JPH01175191A - チップ型アレスタ - Google Patents

チップ型アレスタ

Info

Publication number
JPH01175191A
JPH01175191A JP33429587A JP33429587A JPH01175191A JP H01175191 A JPH01175191 A JP H01175191A JP 33429587 A JP33429587 A JP 33429587A JP 33429587 A JP33429587 A JP 33429587A JP H01175191 A JPH01175191 A JP H01175191A
Authority
JP
Japan
Prior art keywords
cavity
insulator
electrodes
discharge gap
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33429587A
Other languages
English (en)
Inventor
Kazuyoshi Nakamura
和敬 中村
Kunisaburo Tomono
伴野 国三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP33429587A priority Critical patent/JPH01175191A/ja
Publication of JPH01175191A publication Critical patent/JPH01175191A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はチップ型アレスタに関し、特に放電ギャップ
を有したとえば通信用機器を保護するためのチップ型ア
レスタに関する。
(従来技術) この発明の背景となる従来のアレスタには、アルミナ製
のボビンを用いたタイプのアレスタとガラス管を用いた
タイプのアレスタとがあった。
前者のタイプのアレスタでは、ボビン内部に設けられた
カーボン線とボビン外部に設けられた導体キャップとの
間に放電ギャップが形成される。
また、後者のタイプのアレスタでは、ガラス管内に設け
られる導体パターン間に放電ギャップが形成される。
(発明が解決しようとする問題点) ところが、前者のタイプのアレスタでは、カーボン線を
機械的に引っ張ることによってカーボン線と導体キャッ
プとの間の距離を調整して放電ギャップが形成される。
そのため、このタイプのアレスタでは、そのようなカー
ボン線を引っ張るための工程にコストがかかり高価にな
ってしまうだけでなく放電ギャップの長さかはらっき放
電開始電圧の精度がよくなかった。
また、後者のタイプのアレスタでは、導体パタ−ンをレ
ーザーカッティングすることによって放電ギャップが形
成されるので、精度はよいがレーザーカッティングする
ための工程にコストがかかり高価になってしまう。
そこで、本願発明者は、安価に製造することができしか
も精度のよい、新規なチップ型アレスタを考え出した。
第5図はこの新規なチップ型アレスタの一例を示す断面
図である。このチップ型アレスタ1は、その内部に空洞
部2を有する絶縁体3と、その端部が空洞部2内で所定
間隔を隔てて対向するように絶縁体3の内部に形成され
る内部電極4a、4bと、絶縁体3の外表面に形成され
内部電極4a、4bに電気的に接続される外部電極5a
、5bとを含み、絶縁体3の空洞部2が減圧状態にされ
あるいは絶縁体3の空洞部2に不活性ガスが充填された
チップ型アレスタであって、絶縁体3は、空洞部2とな
るべき貫通孔を有するセラミックグリーンシートおよび
このセラミックグリーンシートに積層される別のセラミ
ックグリーンシートを一体的に圧着焼結することによっ
て形成され、内部電極4a、4bは、別のセラミックグ
リーンシートの一方主面に電極材料を印刷しその電極材
料を別のセラミックグリーンシートと一体的に焼結する
ことによって形成される。そして、内部電極4a、4b
間に放電ギャップ6が形成される。
このチップ型アレスタでは、内部電極が電極材料をセラ
ミックグリ−シートに印刷しその電極材料をセラミック
グリーンシートとともに一体的に焼結することによって
形成されるので、すなわち、放電ギャップを形成するた
めにカーボン線を引っ張る工程や導体パターンをレーザ
ーカッティングする工程が不要となるので、安価に製造
することができる。しかも、上述のようにして放電ギャ
ップが形成されるので、放電キャップのばらつきが少な
くその精度もよい。
ところが、このチップ型アレスタでは、その内部電極が
サージによる放電ギャップ間の放電によって劣化しやす
いため、その耐久性が悪かった。
それゆえに、この発明の主たる目的は、安価に製造する
ことができしかも精度および耐久性のよい、チップ型ア
レスタを提供することである。
(問題点を解決するための手段) この発明は、その内部に空洞部を有する絶縁体と、その
端部が空洞部内で間隔を隔てて対向するように絶縁体の
内部に形成される内部電極と、空洞部内で所定間隔を隔
てて対向するように内部電極の少なくとも端部に形成さ
れるカーボン電極と、絶縁体の外表面に形成され内部電
極に電気的に接続される外部電極とを含み、絶縁体の空
洞部が減圧状態にされあるいは絶縁体の空洞部に不活性
ガスが充填されたチップ型アレスタである。
(作用) 絶縁体の空洞部内でカーボン電極間に放電ギャップが形
成される。
(発明の効果) この発明によれば、放電ギャップを形成するためにカー
ボン線を引っ張る工程や導体パターンをレーザーカッテ
ィングする工程が不要となるので、安価にチップ型アレ
スタを製造することができる。
しかも、放電ギャップが上述のようにして形成されるの
で、放電キャップのばらつきが少なくその精度もよい。
さらに、カーボン電極間に放電ギャップが形成されるの
で、サージに対する耐久性もよくなる。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
(実施例) 第1A図および第1B図は、それぞれ、この発明の一実
施例を示し、第1A図はその斜視図であり、第1B図は
第1A図の線IB−IBにおける断面図である。
このチップ型アレスタ10は、たとえばBaO−5i 
Ox  AIZ 03  Cr Of  Bz Ox系
のセラミックからなる薄型の直方体状の絶縁体12を含
む。この絶縁体12の内部には、たとえば直方体状の空
洞部14が形成される。
さらに、この絶縁体12の内部には、たとえば2つの内
部電極16aおよび16bが形成される。
この場合、内部電極16aおよび16bは、それらの一
端部が空洞部14の下部で間隔を隔てて対向するように
形成され、それらの他端部は絶縁体12の一方側面およ
び他方側面からそれぞれ露出するように形成される。
さらに、内部電極16aおよび16bの一端部の表面に
は、カーボンからなるカーボン電極18aおよび18b
がそれぞれ形成される。この場合、カーボン電極18a
および18bは、空洞部14内で所定間隔を隔てて対向
するように形成される。
したがって、カーボン電極18aおよび18b間には、
放電ギャップ20が形成されることになる。
また、絶縁体12の一方側部および他方側部には、外部
電極22aおよび22bがそれぞれ形成される。この場
合、外部電極22aは内部電極16aに、外部電極22
bは内部電極16bに、それぞれ、電気的に接続される
さらに、絶縁体12の空洞部14には、たとえばアルゴ
ンガスなどの不活性ガスが充填される。
そして、この不活性ガスの圧力、放電ギャップ2Oの長
さGなどによって、チップ型アレスタ1゜の放電開始電
圧が調整される。なお、この空洞部14は、そこに不活
性ガスを充填するかわりに、減圧状態にされてもよい。
次に、第2図などを参照して、このチップ型アレスタ1
0の製造方法の一例について説明する。
まず、絶縁体12となるべきたとえば3枚のBao−5
iOz  Algos  CrO2B!0コ系のセラミ
ックグリーンシート13a、13bおよび13cが準備
される。1枚のセラミックグリーンシート1.3aには
、その中央に空洞部14となるべき矩形状の貫通孔15
が形成される。
さらに、別のセラミックグリーンシート13bの一方主
面には、その一端がら中央にわたって、内部電極16a
となるべき電極材料層17aが形成され、その他端から
中央にわたって、内部電極16bとなるべき電極材料J
ii17bが形成される。
この場合、電極材料層17aおよび17bは、それらの
一端部が放電ギャップ2oの長さGより長い間隔を隔て
て対向するように形成される。これらの電極材料層17
aおよび17bは、セラミックグリーンシート13bお
よび13cの一方主面に、たとえばパラジウム、白金、
銀−パラジウム、Cuなどの電極材料を印刷することに
よって形成される。
さらに、電極材料層17aおよび17bの一端部の表面
には、カーボンペーストを印刷することによって、カー
ボン電極18aおよび18bとなるべきカーボンペース
ト層19aおよび19bが形成される。この場合、カー
ボンペース)li19aおよび19bは、放電ギャップ
2oの長さGとほぼ同じ間隔を隔てて対向するように形
成される。
そして、それらのセラミックグリーンシート13a〜1
3cがセラミックグリーンシート13aを別のセラミッ
クグリーンシート13bおよび13Cで挟むように積層
圧着され、さらに、電極材料層17aおよび17bの他
端部が露出するように所定の大きさにカットされて、積
層物が形成される。
それから、その積層物の一方側部および他方側部に、外
部電極22aおよび22bとなるべきたとえばパラジウ
ム、白金2w1−パラジウム、  Cuなどの電極材料
が塗布される。
そして、その積層物が仮焼されて、セラミックグリーン
シート13a〜13c中のバインダがとばされる。
この後、その積層物がたとえば100Torrのアルゴ
ンガス中で一体的に焼結され、それによって、絶縁体1
2.空洞部14.内部電極16a、16b、カーボン電
極18a、18b、放電ギャップ20および外部電極2
2a、22bが同時に形成される。しかも、この場合、
絶縁体12の空洞部14には不活性ガスが充填される。
なお、空洞部14に不活性ガスを充填するがわりに空洞
部14を減圧状態にするためには、セラミックグリーン
シート13a〜13cの積層物を減圧状態で一体的に焼
結すればよい。また、外部電極22aおよび22bは、
それらを絶縁体12などと同時に形成せずに絶縁体12
を形成した後に形成してもよい。この場合、絶縁体12
の一方側部および他方側部にたとえば銀などの電極材料
を焼き付けることによって、外部電極22aおよび22
bを形成すればよい。
このチップ型アレスタ10は、その側部に外部電極22
aおよび22bが形成され、しかも、全体が薄型に形成
されるので、表面実装部品として好適に用いられる。
また、このチップ型アレスタ10は、その内部電極16
a、16b、カーボン電極18a、18bおよび放電ギ
ャップ20が電極材料をセラミックグリーンシートに印
刷しさらにその電極材料の少なくとも端部にカーボンペ
ーストを印刷しそれらをセラミックグリーンシートとと
もに一体的に焼結することによって形成されるので、従
来例に比べて、放電ギャップを形成するためにカーボン
線を引っ張ったり導体パターンをレーザーカッティング
したりする必要がなく安価に製造することができる。
しかも、このチップ型アレスタ10では、上述のように
して放電ギャップ20が形成されるので、放電キャップ
20のばらつきが少なくその精度もよい。
さらに、このチップ型アレスタ10では、カーボン電極
18aおよび18b間に放電ギャップ20が形成される
ので、サージに対する耐久性もよいのである。
凛11舛 まず、上述の実施例と同様のチップ型アレスタを製造し
それをサンプルとした。この場合、内部電極16aおよ
び16bの材料としてCuを用いた。また、内部電極1
6aおよび16bの間隔lを0.5mmにし、カーボン
電極18aおよび18bの間隔すなわち放電ギャップ2
0の長さGを0.1mにした。
さらに、第5図に示すチップ型アレスタと同様のチップ
型アレスタを製造し、それを比較例とした。この場合、
絶縁体3および内部電極4a、4bおよび外部電極5a
、5bの材料として、サンプルと同じ材料を用いた。ま
た、内部電極4a。
4b間すなわち放電ギャップ6の長さG′をサンプルと
同じ0.1鶴にした。
そして、サンプルおよび比較例の初期の放電開始電圧V
tを測定した。この場合、サンプルの放電開始電圧は2
30(V)であり、比較例の放電開始電圧は225(V
)であった。
それから、サンプルおよび比較例に、それぞれ、200
0Aで立ち上がりが8μsecで波尾長が20μsec
のサージ電流を1〜150回程印加し、サージ電流を印
加した後のサンプルおよび比較例の放電開始電圧を測定
した。
そして、サンプルおよび比較例についてのサージ電流の
印加回数と初期の放電開始電圧Vtを基準にした放電開
始電圧の変化率Δvt(V)との関係を第3図のグラフ
に示した。
このグラフの結果より明らかなように、比較例では、サ
ージ電流を10数回以上印加した場合にその印加の回数
に従って放電開始電圧が低下ないしは変動した。このよ
うに放電開始電圧が変動したのは、サージ電流を印加し
た場合に比較例の内部電極がスパッタないしイオン化さ
れ磨耗されてしまうからであると考えられる。
それに対して、サンプルでは、サージ電流を150回印
加してもその放電開始電圧は変わらなかった。これは、
サンプルのカーボン電極18aおよび18bがサージ電
流によってスパッタなとされにくく磨耗されにくいから
であると考えられる。
第4図は第1A図および第1B図に示す実施例の変形例
を示す断面図である。この実施例では、特に、カーボン
電極18aおよび18bが内部電極16aおよび16b
の一端面から延びて形成されている。このように、カー
ボン電極18aおよび18bは、内部電極16aおよび
16bの上面に形成されなくてもよい。
なお、カーボン電極は、内部電極の少なくとも端部に形
成されればよく、内部電極の表面全面に形成されてもよ
い。
【図面の簡単な説明】
第1A図および第1B図は、それぞれ、この発明の一実
施例を示し、第1A図はその斜視図であり、第1B図は
第1A図の線IB−IBにおける断面図である。 第2図は第1A図および第1B図に示す実施例の製造工
程を示す斜視図である。 第3図はこの発明のサンプルおよび比較例についてのサ
ージ電流の印加回数と放電開始電圧の変化率との関係を
示すグラフである。 第4図は第1A図および第1B図に示す実施例の変形例
を示す断面図である。 第5図はこの発明の背景となるチップ型アレスタの一例
を示す断面図である。 図において、10はチップ型アレスタ、12は絶縁体、
14は空洞部、16aおよび16bは内部電極、18a
および18bはカーボン電極、20は放電ギャップ、2
2aおよび22bは外部電極を示す。 特許出願人 株式会社 村田製作所 代理人 弁理士 岡 1) 全 啓 第5図 第3図 嘔 一一一一一1− °す゛−已;JEp力0〔1コに第4
図 1゜

Claims (1)

  1. 【特許請求の範囲】 その内部に空洞部を有する絶縁体、 その端部が前記空洞部内で間隔を隔てて対向するように
    前記絶縁体の内部に形成される内部電極、前記空洞部内
    で所定間隔の隔てて対向するように前記内部電極の少な
    くとも端部に形成されるカーボン電極、および 前記絶縁体の外表面に形成され前記内部電極に電気的に
    接続される外部電極を含み、 前記絶縁体の空洞部が減圧状態にされあるいは前記絶縁
    体の空洞部に不活性ガスが充填されたチップ型アレスタ
JP33429587A 1987-12-28 1987-12-28 チップ型アレスタ Pending JPH01175191A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33429587A JPH01175191A (ja) 1987-12-28 1987-12-28 チップ型アレスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33429587A JPH01175191A (ja) 1987-12-28 1987-12-28 チップ型アレスタ

Publications (1)

Publication Number Publication Date
JPH01175191A true JPH01175191A (ja) 1989-07-11

Family

ID=18275744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33429587A Pending JPH01175191A (ja) 1987-12-28 1987-12-28 チップ型アレスタ

Country Status (1)

Country Link
JP (1) JPH01175191A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242403A (ja) * 2006-03-08 2007-09-20 Mitsubishi Materials Corp サージアブソーバ
WO2013111711A1 (ja) * 2012-01-27 2013-08-01 Tdk株式会社 静電気対策素子
US10271413B2 (en) 2014-10-08 2019-04-23 Tdk Corporation ESD protection device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242403A (ja) * 2006-03-08 2007-09-20 Mitsubishi Materials Corp サージアブソーバ
WO2013111711A1 (ja) * 2012-01-27 2013-08-01 Tdk株式会社 静電気対策素子
JP2013175443A (ja) * 2012-01-27 2013-09-05 Tdk Corp 静電気対策素子
US10271413B2 (en) 2014-10-08 2019-04-23 Tdk Corporation ESD protection device

Similar Documents

Publication Publication Date Title
EP0929084A2 (en) Laminate type varistor
JP4140173B2 (ja) チップ型サージアブソーバおよびその製造方法
JPH08106845A (ja) 超小型チップヒューズ
JPH01175191A (ja) チップ型アレスタ
US5040093A (en) Capacitor and method of manufacturing same
JPH01175190A (ja) チップ型アレスタ
JP2000277229A (ja) 表面実装型サージ吸収素子の製造方法
JPH01102884A (ja) チップ型アレスタ
JP3303025B2 (ja) チップ型マイクロギャップ式サージアブソーバ
JP2001267037A (ja) サージ吸収素子及びその製造方法
JP2001160502A (ja) サージ吸収素子及びその製造方法
JP2001118705A (ja) チップ型抵抗器
JP2741762B2 (ja) 感温抵抗器およびその製造方法
JP3265827B2 (ja) チップ型マイクロギャップ式サージアブソーバ
JP2000077162A (ja) 表面実装型サージ吸収素子およびその製造方法
JP2005251458A (ja) チップ型サージアブソーバ及びその製造方法
JPH09266053A (ja) チップ型サージアブソーバ及びその製造方法
JP3508565B2 (ja) チップ型サージアブソーバ及びその製造方法
JP2000077163A (ja) 表面実装型サージ吸収素子
JP4239422B2 (ja) サージアブソーバ
JPH06260302A (ja) チップ型ptcサーミスタ
JPH0945830A (ja) チップ状電子部品
JP3231350B2 (ja) コンデンサネットワーク
JPH11354248A (ja) 表面実装型サージ吸収素子
JP2000003775A (ja) チップ型サージアブソーバ及びその製造方法