JP2005251458A - チップ型サージアブソーバ及びその製造方法 - Google Patents

チップ型サージアブソーバ及びその製造方法 Download PDF

Info

Publication number
JP2005251458A
JP2005251458A JP2004057439A JP2004057439A JP2005251458A JP 2005251458 A JP2005251458 A JP 2005251458A JP 2004057439 A JP2004057439 A JP 2004057439A JP 2004057439 A JP2004057439 A JP 2004057439A JP 2005251458 A JP2005251458 A JP 2005251458A
Authority
JP
Japan
Prior art keywords
discharge
electrodes
surge absorber
connection
type surge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004057439A
Other languages
English (en)
Inventor
Kazutaka Fujiwara
和崇 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2004057439A priority Critical patent/JP2005251458A/ja
Publication of JP2005251458A publication Critical patent/JP2005251458A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】 容易に放電電極を接続電極側で厚膜かつ放電電極側で薄膜とすることができるチップ型サージアブソーバ及びこの製造方法を提供すること。
【解決手段】 絶縁性基板11の一面11A上に接続電極12、13を形成する接続電極形成工程と、放電間隙14を介して互いに対向し、接続電極12、13のそれぞれに接続される放電電極15、16を形成する放電電極形成工程と、接続電極12、13の基端部を含む絶縁性基板11の外周部上に箱状の蓋体19を固定し、接続電極12、13と導通するように絶縁性基板11の両端部に端子電極21、22を形成する封止工程とを有するチップ型サージアブソーバ1の製造方法において、前記放電電極形成工程が、マスクの開口領域に蒸着法によって前記放電電極を形成する工程であって、前記マスクの開口幅は、接続電極側12、13の方が放電間隙14側よりも大きいことを特徴とする。
【選択図】 図1

Description

本発明は、サージから様々な機器を保護し、事故を未然に防ぐのに使用するチップ型サージアブソーバ及びその製造方法に関する。
電話機、ファクシミリ、モデム等の通信機器用の電子機器が通信線との接続する部分、電源線、アンテナ或いはCRT駆動回路等、雷サージや静電気等の異常電圧(サージ電圧)による電撃を受けやすい部分には、異常電圧によって電子機器やこの機器を搭載するプリント基板の熱的損傷又は発火等による破壊を防止するために、サージアブソーバが接続されている。
従来、例えばマイクロギャップを有するサージ吸収素子を用いたチップ型サージアブソーバが提案されている。このサージアブソーバは、絶縁性基板の表面に、それぞれ異なる縁部まで形成された一対の接続電極と、この一対の接続電極のそれぞれに接続されていわゆるマイクロギャップである放電間隙を介して対向配置された一対の放電電極を備えている。接続電極は放電電極よりも厚く形成されており、接着剤を介してこの接続電極を含む絶縁性基板の外周部上に周縁部を接着した蓋体と、絶縁性基板及び蓋体の両端に一対の接続電極と導通するように一対の端子電極が配されている。(例えば、特許文献1参照)。
特開2002−15832号公報(図1)
このチップ型サージアブソーバでは、所定の位置に矩形状の開口領域を有するマスクを用いるか、放電電極を形成する矩形状の所定位置を除いた部分をレジストで覆い、スパッタ法などの蒸着法によって放電電極を形成している。
近年、このようなチップ型サージアブソーバにおいても、より高いサージ耐量を有すると共に、放電電極における放電開始電圧を低下させることが望まれており、放電電極の膜厚が、接続電極側で厚く、放電間隙側で薄く形成されていることが望ましい。
しかしながら、上記従来のサージアブソーバには、以下の課題が残されている。すなわち、上述した方法で放電電極を形成した際に、短時間で着膜を行った場合には放電電極が全体的に薄膜となり、長時間で着膜すると放電電極が全体的に厚膜となる。そこで、着膜後に薄膜とする部分に再度マスキング処理を行うことで放電電極の膜厚に傾斜を設ける方法などが考えられるが、これは非常に手間がかかり実用性に乏しいという問題があった。
本発明は、前述の課題に鑑みてなされたもので、容易に放電電極を接続電極側で厚膜かつ放電電極側で薄膜とすることができるチップ型サージアブソーバ及びこの製造方法を提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のチップ型サージアブソーバの製造方法は、絶縁性基板の一方の面上に対向配置されそれぞれ該絶縁性基板の異なる縁部まで延在する一対の接続電極を形成する接続電極形成工程と、放電間隙を介して互いに対向し、前記一対の接続電極のそれぞれに接続される一対の放電電極を形成する放電電極形成工程と、接着剤を介して前記一対の接続電極の基端部を含む前記絶縁性基板の外周部上に箱状の蓋体を固定し、前記縁部にて露出した前記一対の接続電極と導通するように前記絶縁性基板の両端部に一対の端子電極を形成する封止工程とを有するチップ型サージアブソーバの製造方法において、前記放電電極形成工程が、マスクの開口領域に蒸着法によって前記放電電極を形成する工程であって、前記マスクの開口幅は、前記接続電極側の方が前記放電間隙側よりも大きいことを特徴とする。
また、本発明のチップ型サージアブソーバは、上記記載のチップ型サージアブソーバの製造方法によって製造されることを特徴とする。
この発明にかかるチップ型サージアブソーバ及びこの製造方法によれば、マスクの開口領域に蒸着法によって放電電極を形成する際、マスクの開口幅が大きいところでは付着して放電電極となる物質の回りこみが多く、マスクの開口幅が小さいところでは回り込みが少なくなる。これより、同じ蒸着時間であってもマスクの開口幅が大きいところでは厚膜で、マスクの開口幅が小さいところでは薄膜となる。よって、開口幅が接続電極側で大きく、放電間隙側で小さいマスクを用いることにより、同じ蒸着時間であっても膜厚が接続電極側で厚く、放電間隙側で薄くされた放電電極が形成される。したがって、容易に放電電極を接続電極側で厚膜かつ放電電極側で薄膜とすることができるチップ型サージアブソーバを容易に製造することができる。
また、接続電極側でのマスクの開口幅が大きいことで放電電極と接続電極との接触部分における放電電極の膜厚が広く、厚く形成される。これにより、放電電極と接続電極との接触面積を増大させることができ、サージ寿命試験において接続箇所における発熱を抑制して放電電極の破損を防止できるので、高いサージ耐量とすることが可能となる。
また、放電間隙側でのマスクの開口幅が小さいことで放電電極が放電間隙側で狭く、薄く形成される。これにより、放電がトリガされやすくなり、放電開始電圧を低くすることができる。
また、放電電極が放電間隙側で狭くできることから、放電間隙と放電空間の側壁である蓋体の側壁との距離が大きくなる。これにより、放電による放電電極の金属飛散に起因する絶縁抵抗の劣化が低減すると考えられ、高いサージ耐量とすることができる。
また、本発明のチップ型サージアブソーバの製造方法は、前記蒸着法が、スパッタ法であることが好ましい。
また、本発明のチップ型サージアブソーバは、上記記載のチップ型サージアブソーバの製造方法によって製造されることが好ましい。
この発明にかかるチップ型サージアブソーバ及びこの製造方法によれば、直進性の高いスパッタ法によって放電電極を形成することで、より顕著に放電電極の膜厚を接続電極側で厚く、放電間隙側で薄くすることができる。
本発明のチップ型サージアブソーバ及びこの製造方法によれば、膜厚が放電間隙側で薄く、接続電極側で厚い放電電極を有するチップ型サージアブソーバを容易に製作することができる。したがって、サージ耐量が高く、放電開始電圧を低くしたチップ型サージアブソーバとすることができる。
以下、本発明にかかるチップ型サージアブソーバの一実施形態を、図1及び図2を参照しながら説明する。
本実施形態によるチップ型サージアブソーバ1は、図1及び図2に示されるように、いわゆるマイクロギャップを使用した放電型サージアブソーバであって、絶縁性基板11と、絶縁性基板11の一面11A上に対向配置されそれぞれ異なる縁部まで形成された一対の接続電極12、13と、これら一対の接続電極12、13に接続されて放電間隙14を介して互いに対向配置された一対の放電電極15、16と、接着剤17を介して一対の接続電極12、13の基端部を含む絶縁性基板11の外周部上と固定されて絶縁性基板11の上部に放電空間18を形成する箱状の蓋体19と、縁部にて露出された一対の接続電極12、13と導通するように絶縁性基板11の両端部に配される一対の端子電極21、22とを備えている。
絶縁性基板11及び蓋体19は、例えばアルミナなどの絶縁性体によって構成されており、蓋体19において、絶縁性基板11の一面11Aと対向される面には蓋体19と一面11Aとの間に放電空間18を形成するための凹部19Aが設けられている。絶縁性基板11と蓋体19とは、凹部19Aの全周を囲むように接着剤17を介して接触されると共に、これらの間に形成される放電空間18が気密に封止されている。
ここで、この放電空間18内には、放電電極15、16間での放電条件を一定にしてチップ型サージアブソーバ1の放電特性を安定させるために、例えばAr(アルゴン)等の不活性ガスと共に封止されている。
接続電極12、13は、スクリーン印刷法によって例えば銀などの導電性材料を印刷することで形成されている。
放電電極15、16は、後述するマスク25を用いて、例えばTiのような導電性材料をスパッタ法によって構成し、中央にレーザカットによって放電間隙14が1本形成されている。
マスク25は、例えば図3に示すように、放電間隙14側となる中央の幅をW1、接続電極12、13側となる両端の幅をW2、放電電極15、16の長さをLとしたときに、両端の幅W2が中央の幅W1よりも大きい開口領域25Aを有している。
このマスク25を用いた蒸着によって、放電電極15、16の膜厚が接続電極12、13側で厚く、放電間隙14側で薄く形成され、平面視において放電電極15、16の幅が接続電極12、13側で広く、放電間隙14側で狭く形成される。
また、端子電極21、22の表面には、メッキ処理が施されている。
以上のように構成された本発明のチップ型サージアブソーバ1について以下にその製造方法を説明する。
先ず、接続電極形成工程を行う。これは、図4(a)に示すように、アルミナ製の絶縁性基板11の一面11A上にスクリーン印刷法によって一対の接続電極12、13を形成する。ここで、一対の接続電極12、13を、絶縁性基板11のそれぞれ異なる縁部まで形成する。
次に、放電電極形成工程を行う。これは、図4(b)に示すように、マスク25を絶縁性基板11及び接続電極12、13上の所定位置に設置し、スパッタ法によって導電性物質を付着させることにより、図4(c)に示すように、一対の接続電極12、13のそれぞれに接続する放電電極15、16を形成する。
スパッタ法によって飛来した導電性物質は、接続電極12、13側とされる開口領域25Aの幅が大きい両端側では、導電性物質の回り込みが多くなるので厚膜となり、放電間隙14側とされる開口領域25Aの幅が小さい中央側では、逆に回りこみが少なくなるので薄膜となる。したがって、放電電極15、16の膜厚は、両端側で厚く、中央側で薄く形成される。
この後、図4(b)に示すように、放電電極15、16の中央にレーザカットによって放電間隙14を形成する。
続いて、封止工程を行う。これは、図4(e)に示すように、絶縁性基板11の周囲にガラス材料を有する接着剤17を印刷にて形成する。この後、図4(f)に示すように、例えばArのような不活性ガスの雰囲気中において、絶縁性材料で形成された蓋体19を、一対の接続電極12、13及び一対の放電電極15、16を覆うようにして絶縁性基板11上に接着剤17により接着する。このとき、形成された放電空間18には、不活性ガスが封入される。
さらに、図4(g)に示すように、絶縁性基板11及び蓋体19の両端に、露出された一対の接続電極15、16と導通するようにディップ法により、例えば、Ag等の導電性材料で構成されたペーストを付着させて端子電極21、22を形成する。そして、端子電極21、22の表面にメッキ処理を施す。
このように構成されたチップ型サージアブソーバ1は、放電電極形成工程において、マスク25の開口領域25Aにスパッタ法によって放電電極15、16を形成する際に、開口幅が接続電極12、13側で大きく、放電間隙14側で小さいマスク25を用いている。これより、同一の着膜時間であっても放電電極15、16の膜厚が接続電極12、13側で厚く、放電間隙14側で薄く形成される。したがって、放電電極15、16が接続電極12、13側で厚膜、放電間隙14側で薄膜であるチップ型サージアブソーバを容易に製造することができる。
また、放電電極15、16が接続電極12、13側で広く、厚く形成されるので、放電電極15、16と接続電極12、13との接触面積を増大させることができる。したがって、サージ寿命試験において接続箇所における発熱を抑制し、放電電極15、16の破損を防止でき、高いサージ耐量とすることができる。
また、放電電極15、16が放電間隙14側で狭く、薄く形成されるので、放電間隙14を介して対向される放電電極15、16の面積を小さくすることができる。したがって、放電がトリガされやすくなり、放電開始電圧を低減することができる。
次に、本発明にかかるチップ型サージアブソーバを、実施例により具体的に説明する。
実施例1として図3に示されるマスク25を用いて放電電極を形成し、実施例2として図5(a)に示されるマスク30を用いて放電電極を形成し、比較例として図5(b)に示されるマスク40を用いて放電電極を形成してチップ型サージアブソーバをそれぞれ製作した。
これら放電電極は、スパッタ法によってTiを10時間蒸着させることにより形成されている。各マスクにおける中央の幅W1、両端の幅W2及び長さLと、放電電極の放電間隙側の膜厚及び接続電極側の膜厚を表1に示す。
Figure 2005251458
表1に示されるように、実施例1と比較例とを比べると、マスクの両端の幅W2を大きくすることで、同じ蒸着時間であっても放電電極の膜厚を接続電極側で厚くすることができることを確認した。また、実施例2のように、マスクの中央の幅W1を小さくすることで、放電間隙側を薄膜とすることができることを確認した。したがって、本発明によれば、マスクの開口領域の中央の幅W1及び両端の幅W2変えることで、同じ蒸着時間であっても放電電極の膜厚を放電間隙側と接続電極側とで差をつけることができることを確認した。
次に、製作した実施例1及び比較例に対して500pF、0Ω、25kVの静電気を印加し、印加回数に対する放電開始電圧を計測した。この結果を図6に示す。
図6に示すように、放電電極と接続電極との接続部分における放電電極の損傷を抑制すると共に、サージ寿命特性も向上したことを確認した。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、放電電極をスパッタ法によって形成したが、CVD法によって形成してもよい。
また、放電電極及び接続電極は、Ag、Ag/Pd合金、SnO、Al、Ni、Cu、Ti、TiN、TiC、Ta、W、SiC、BaAl、Nb、Si、C、Ag/Pt合金、ITO、Ru等の導電性金属、もしくはこれらの混合物によって構成されてもよい。
また、端子電極は、Ag、Pt、Au、Pd、Sn、Ni等の導電性金属、もしくはこれらの混合物によって構成されてもよい。
また、封止する際の雰囲気、すなわち内部の不活性ガスは、放電特性に応じて決定され、例えば、大気(空気)でもよく、N、Ne、He、Xe、H、SF、CF、C、C、CO、及びこれらの混合ガスでもよい。
本発明にかかる一実施形態におけるチップ型サージアブソーバを示す斜視図である。 本発明にかかる一実施形態におけるチップ型サージアブソーバを示す軸方向断面図である。 本発明にかかる一実施形態におけるマスク示す斜視図である。 本発明にかかる一実施形態におけるチップ型サージアブソーバの製造方法を工程順に示す斜視図である。 本発明にかかる実施例1における各マスクを示す斜視図である。 本発明にかかる実施例1におけるサージ印加回数と放電開始電圧との関係を示すグラフである。
符号の説明
1 チップ型サージアブソーバ
11 絶縁性基板
12、13 接続電極
14 放電間隙
15、16 放電電極
17 接着剤
18 放電空間
19 蓋体
21、22 端子電極
25 マスク
25A 開口領域

Claims (3)

  1. 絶縁性基板の一方の面上に対向配置されそれぞれ該絶縁性基板の異なる縁部まで延在する一対の接続電極を形成する接続電極形成工程と、
    放電間隙を介して互いに対向し、前記一対の接続電極のそれぞれに接続される一対の放電電極を形成する放電電極形成工程と、
    接着剤を介して前記一対の接続電極の基端部を含む前記絶縁性基板の外周部上に箱状の蓋体を固定し、前記縁部にて露出した前記一対の接続電極と導通するように前記絶縁性基板の両端部に一対の端子電極を形成する封止工程とを有するチップ型サージアブソーバの製造方法において、
    前記放電電極形成工程が、マスクの開口領域に蒸着法によって前記放電電極を形成する工程であって、
    前記マスクの開口幅は、前記接続電極側の方が前記放電間隙側よりも大きいことを特徴とするチップ型サージアブソーバの製造方法。
  2. 前記蒸着法が、スパッタ法であることを特徴とする請求項1に記載のチップ型サージアブソーバの製造方法。
  3. 請求項1または2に記載のチップ型サージアブソーバの製造方法によって製造されることを特徴とするチップ型サージアブソーバ。
JP2004057439A 2004-03-02 2004-03-02 チップ型サージアブソーバ及びその製造方法 Pending JP2005251458A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004057439A JP2005251458A (ja) 2004-03-02 2004-03-02 チップ型サージアブソーバ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004057439A JP2005251458A (ja) 2004-03-02 2004-03-02 チップ型サージアブソーバ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005251458A true JP2005251458A (ja) 2005-09-15

Family

ID=35031742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004057439A Pending JP2005251458A (ja) 2004-03-02 2004-03-02 チップ型サージアブソーバ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005251458A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242404A (ja) * 2006-03-08 2007-09-20 Mitsubishi Materials Corp サージアブソーバ
JP2007242403A (ja) * 2006-03-08 2007-09-20 Mitsubishi Materials Corp サージアブソーバ
JP2007317541A (ja) * 2006-05-26 2007-12-06 Mitsubishi Materials Corp サージアブソーバ
WO2008108331A1 (ja) * 2007-03-05 2008-09-12 Ohnit Co., Ltd. 低温プラズマ発生体
CN108238582A (zh) * 2018-01-10 2018-07-03 北京理工大学 一种应用于引信的微尺度mems能量疏导器件及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242404A (ja) * 2006-03-08 2007-09-20 Mitsubishi Materials Corp サージアブソーバ
JP2007242403A (ja) * 2006-03-08 2007-09-20 Mitsubishi Materials Corp サージアブソーバ
JP2007317541A (ja) * 2006-05-26 2007-12-06 Mitsubishi Materials Corp サージアブソーバ
WO2008108331A1 (ja) * 2007-03-05 2008-09-12 Ohnit Co., Ltd. 低温プラズマ発生体
CN108238582A (zh) * 2018-01-10 2018-07-03 北京理工大学 一种应用于引信的微尺度mems能量疏导器件及其制备方法
CN108238582B (zh) * 2018-01-10 2020-07-10 北京理工大学 一种应用于引信的微尺度mems能量疏导器件及其制备方法

Similar Documents

Publication Publication Date Title
US7570473B2 (en) Surge absorber
JP4140173B2 (ja) チップ型サージアブソーバおよびその製造方法
JP2007317542A (ja) サージアブソーバ
JP2005251458A (ja) チップ型サージアブソーバ及びその製造方法
EP1648061A1 (en) Surge absorber
JP2007317541A (ja) サージアブソーバ
JP2007242404A (ja) サージアブソーバ
JP4292935B2 (ja) チップ型サージアブソーバ及びその製造方法
TW478229B (en) Chip type surge absorbing device and its manufacturing method
JP4479470B2 (ja) サージアブソーバ
JP2006032090A (ja) サージアブソーバ
JP4802772B2 (ja) サージアブソーバ
JP2004014437A (ja) チップ型サージアブソーバ及びその製造方法
JP4360313B2 (ja) サージアブソーバ
JP2006286251A (ja) サージアブソーバ
JP7227462B2 (ja) サージ防護素子およびその製造方法
JP7320198B2 (ja) サージ防護素子およびその製造方法
JP4687503B2 (ja) サージアブソーバ
JP2006049064A (ja) サージアブソーバ
JP4123981B2 (ja) チップ型サージアブソーバ及びその製造方法
JP4239422B2 (ja) サージアブソーバ
JP2006004776A (ja) サージ吸収素子
JP2000077163A (ja) 表面実装型サージ吸収素子
JP4363180B2 (ja) サージアブソーバ
KR101027122B1 (ko) 정전방전 보호소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060331

A977 Report on retrieval

Effective date: 20081121

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331