JP2000277229A - 表面実装型サージ吸収素子の製造方法 - Google Patents
表面実装型サージ吸収素子の製造方法Info
- Publication number
- JP2000277229A JP2000277229A JP11078211A JP7821199A JP2000277229A JP 2000277229 A JP2000277229 A JP 2000277229A JP 11078211 A JP11078211 A JP 11078211A JP 7821199 A JP7821199 A JP 7821199A JP 2000277229 A JP2000277229 A JP 2000277229A
- Authority
- JP
- Japan
- Prior art keywords
- absorbing element
- surface mount
- mount type
- surge absorbing
- type surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 表面実装型サージ吸収素子を、容易に作製す
る方法を提示すること。 【解決手段】 絶縁性セラミックス5内部に、対向する
内部電極3の間に放電空間1を有する表面実装型サージ
吸収素子の製造方法であって、絶縁性セラミックス5は
粉末冶金法によって、内部電極3は印刷法によってそれ
ぞれ形成し、放電空間1となる部分は、カーボンフィラ
ーによって印刷充填した上で、一体焼結により形成する
ことができる。
る方法を提示すること。 【解決手段】 絶縁性セラミックス5内部に、対向する
内部電極3の間に放電空間1を有する表面実装型サージ
吸収素子の製造方法であって、絶縁性セラミックス5は
粉末冶金法によって、内部電極3は印刷法によってそれ
ぞれ形成し、放電空間1となる部分は、カーボンフィラ
ーによって印刷充填した上で、一体焼結により形成する
ことができる。
Description
【0001】
【発明の属する技術分野】本発明は、電子回路や電子部
品をサージから保護し、とくにプリント基板への自動実
装が有利な表面実装型サージ吸収素子の製造方法に関す
る。
品をサージから保護し、とくにプリント基板への自動実
装が有利な表面実装型サージ吸収素子の製造方法に関す
る。
【0002】
【従来の技術】従来、通信機器等をサージから保護する
サージ吸収素子として、電圧非直線特性を有する高抵抗
体素子からなるバリスタや、気密容器内に封入して放電
空間を形成した放電式サージ吸収素子等が広く利用され
ていた。バリスタは、サージ吸収の応答性に優れ、小型
化や表面実装部品に対応した構造とすることが容易であ
るという利点を有している。しかし、バリスタは静電容
量が大きく、信号系回路に使用しにくいという欠点があ
った。
サージ吸収素子として、電圧非直線特性を有する高抵抗
体素子からなるバリスタや、気密容器内に封入して放電
空間を形成した放電式サージ吸収素子等が広く利用され
ていた。バリスタは、サージ吸収の応答性に優れ、小型
化や表面実装部品に対応した構造とすることが容易であ
るという利点を有している。しかし、バリスタは静電容
量が大きく、信号系回路に使用しにくいという欠点があ
った。
【0003】
【発明が解決しようとする課題】他方、放電式サージ吸
収素子は、静電容量が小さいため、信号系回路にも広く
利用されてきた。図4は、従来の放電式サージ吸収素子
の外観を示す図である。図4に示すように、放電式サー
ジ吸収素子は、ガラス管16内に気密に封止され、その
両端から25mm前後のリード線15がでている。しか
し、従来の放電式サージ吸収素子は、プリント基板への
実装にあたっては、リード線15を適切な長さに切断、
曲げ加工することが必要となり、その後にプリント基板
の穴にリード線15を挿入し半田付けするものであっ
た。これらの問題を解決するために、表面実装型のサー
ジ吸収素子が提案されている。プリント基板に実装する
にあたって、工数がかかり過ぎるため、他の多くの電子
部品も、表面実装型の電子部品へと推移している。
収素子は、静電容量が小さいため、信号系回路にも広く
利用されてきた。図4は、従来の放電式サージ吸収素子
の外観を示す図である。図4に示すように、放電式サー
ジ吸収素子は、ガラス管16内に気密に封止され、その
両端から25mm前後のリード線15がでている。しか
し、従来の放電式サージ吸収素子は、プリント基板への
実装にあたっては、リード線15を適切な長さに切断、
曲げ加工することが必要となり、その後にプリント基板
の穴にリード線15を挿入し半田付けするものであっ
た。これらの問題を解決するために、表面実装型のサー
ジ吸収素子が提案されている。プリント基板に実装する
にあたって、工数がかかり過ぎるため、他の多くの電子
部品も、表面実装型の電子部品へと推移している。
【0004】しかし、放電式サージ吸収素子の作製にお
いて、真空排気し、キャップを封着してマイクロギャッ
プを気密に保つためには、マイクロギャップに絶縁被膜
を形成する等の工数を要し、生産性を高くすることが困
難な問題があった。
いて、真空排気し、キャップを封着してマイクロギャッ
プを気密に保つためには、マイクロギャップに絶縁被膜
を形成する等の工数を要し、生産性を高くすることが困
難な問題があった。
【0005】本発明の目的は、表面実装型サージ吸収素
子を、容易に作製する方法を提示することである。
子を、容易に作製する方法を提示することである。
【0006】
【課題を解決するための手段】本発明は、絶縁体内部
に、対向する内部電極の間に放電空間を有する表面実装
型サージ吸収素子の製造方法であって、絶縁体は粉末冶
金法によって、内部電極は印刷法によってそれぞれ形成
し、放電空間となる部分は、カーボンフィラーによって
印刷充填した後に、一体焼結により形成することができ
る。
に、対向する内部電極の間に放電空間を有する表面実装
型サージ吸収素子の製造方法であって、絶縁体は粉末冶
金法によって、内部電極は印刷法によってそれぞれ形成
し、放電空間となる部分は、カーボンフィラーによって
印刷充填した後に、一体焼結により形成することができ
る。
【0007】放電空間の形成に、PVBなどの樹脂を用
いることは、従来、提案されていた。しかし、樹脂の充
填は、印刷時の空間部の保型性が悪く、また、樹脂の分
解温度が200〜300℃であるため、絶縁体が焼結開
始する以前に空間が潰れてしまう等の問題があった。
いることは、従来、提案されていた。しかし、樹脂の充
填は、印刷時の空間部の保型性が悪く、また、樹脂の分
解温度が200〜300℃であるため、絶縁体が焼結開
始する以前に空間が潰れてしまう等の問題があった。
【0008】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照して説明する。
いて、図面を参照して説明する。
【0009】図1は、本発明によって作製された表面実
装型サージ吸収素子を示す図である。図1(a)は斜視
図、図1(b)は横断面図、図1(c)は縦断面図であ
る。
装型サージ吸収素子を示す図である。図1(a)は斜視
図、図1(b)は横断面図、図1(c)は縦断面図であ
る。
【0010】絶縁性セラミックス5は、Na2O・B2
O3・SiO2を主成分とするガラスを40重量%添加
したステアタイトからなり、内部電極3は、Ag−30
%Pdからなる。放電空間1は、絶縁性セラミックス5
の対向する二つの面から、それぞれ内部に向けて、同一
平面上に構築した一対の内部電極3の間隔を約40μm
にして形成されている。放電空間1となる部分には、予
めカーボンフィラーをスクリーン印刷充填しておく。そ
の後、酸素雰囲気中、温度1100℃において一体焼成
する。焼成過程の900℃前後の温度で、カーボンフィ
ラーは二酸化炭素として放出され、焼結体の内部に放電
空間が形成される。放電空間が潰れない理由は、放電空
間が形成される温度が、絶縁性セラミックス5の焼結温
度に近いためと考えられる。さらに、その後、内部電極
が露出した焼結体の側面に、銀ペーストを用いて外部電
極6を形成し、表面実装型サージ吸収素子が得られる。
O3・SiO2を主成分とするガラスを40重量%添加
したステアタイトからなり、内部電極3は、Ag−30
%Pdからなる。放電空間1は、絶縁性セラミックス5
の対向する二つの面から、それぞれ内部に向けて、同一
平面上に構築した一対の内部電極3の間隔を約40μm
にして形成されている。放電空間1となる部分には、予
めカーボンフィラーをスクリーン印刷充填しておく。そ
の後、酸素雰囲気中、温度1100℃において一体焼成
する。焼成過程の900℃前後の温度で、カーボンフィ
ラーは二酸化炭素として放出され、焼結体の内部に放電
空間が形成される。放電空間が潰れない理由は、放電空
間が形成される温度が、絶縁性セラミックス5の焼結温
度に近いためと考えられる。さらに、その後、内部電極
が露出した焼結体の側面に、銀ペーストを用いて外部電
極6を形成し、表面実装型サージ吸収素子が得られる。
【0011】図2は、本発明によって作製された他の表
面実装型サージ吸収素子を示す図である。図2(a)は
斜視図、図2(b)は横断面図、図2(c)は縦断面図
である。放電空間2は、絶縁性セラミックス5の対向す
る二つの面から、それぞれ内部に向けて、互いに異なる
平面上に対向して構築した一対の内部電極4の間隔を約
40μmにして形成されている。本表面実装型サージ吸
収素子には、図1に示した表面実装型サージ吸収素子と
同じ材料を用いて作製することができる。すなわち、放
電空間2は、予めカーボンフィラーをスクリーン印刷充
填し、その後、酸素雰囲気中、温度1100℃において
一体焼成することによって形成される。さらに、その
後、図1に示した表面実装型サージ吸収素子と同様に、
銀ペーストを用いて外部電極6を形成し、表面実装型サ
ージ吸収素子を得た。
面実装型サージ吸収素子を示す図である。図2(a)は
斜視図、図2(b)は横断面図、図2(c)は縦断面図
である。放電空間2は、絶縁性セラミックス5の対向す
る二つの面から、それぞれ内部に向けて、互いに異なる
平面上に対向して構築した一対の内部電極4の間隔を約
40μmにして形成されている。本表面実装型サージ吸
収素子には、図1に示した表面実装型サージ吸収素子と
同じ材料を用いて作製することができる。すなわち、放
電空間2は、予めカーボンフィラーをスクリーン印刷充
填し、その後、酸素雰囲気中、温度1100℃において
一体焼成することによって形成される。さらに、その
後、図1に示した表面実装型サージ吸収素子と同様に、
銀ペーストを用いて外部電極6を形成し、表面実装型サ
ージ吸収素子を得た。
【0012】本発明による製造方法は、図4に示した従
来のマイクロギャップ11をもつサージ吸収素子に比べ
て、電極断面積を大きくとることができ、放電時の熱放
散が優れた表面実装型サージ吸収素子の作製に適してい
る。
来のマイクロギャップ11をもつサージ吸収素子に比べ
て、電極断面積を大きくとることができ、放電時の熱放
散が優れた表面実装型サージ吸収素子の作製に適してい
る。
【0013】図3は、本発明の製造方法によって得た表
面実装型サージ吸収素子の静電気吸収特性を示す図であ
る。大気雰囲気において、静電気が吸収されることがわ
かる。本発明の製造方法によって得た表面実装型サージ
吸収素子の放電開始電圧は、約460Vであった。ま
た、1000回以上の繰り返し静電気放電をおこなった
結果、スパッタリング等による電極材の堆積や、内部電
極の大きな損傷は見られず、また放電開始電圧は変化し
ないことを確認した。
面実装型サージ吸収素子の静電気吸収特性を示す図であ
る。大気雰囲気において、静電気が吸収されることがわ
かる。本発明の製造方法によって得た表面実装型サージ
吸収素子の放電開始電圧は、約460Vであった。ま
た、1000回以上の繰り返し静電気放電をおこなった
結果、スパッタリング等による電極材の堆積や、内部電
極の大きな損傷は見られず、また放電開始電圧は変化し
ないことを確認した。
【0014】なお、絶縁性セラミックスは、ガラスを4
0重量%添加したステアタイトに限定するものではな
く、また、内部電極材は、Ag−30%Pd等に限定す
るものではない。本発明は、対象とするサージに応じ
て、絶縁性セラミックスに複数の放電空間をもつ表面実
装型サージ吸収素子にも、そのまま適用することができ
る。
0重量%添加したステアタイトに限定するものではな
く、また、内部電極材は、Ag−30%Pd等に限定す
るものではない。本発明は、対象とするサージに応じ
て、絶縁性セラミックスに複数の放電空間をもつ表面実
装型サージ吸収素子にも、そのまま適用することができ
る。
【0015】本発明によって作製される表面実装型サー
ジ吸収素子では、放電が空間を介するため、スパッタリ
ング現象によっておきる電極材の堆積が少なく、短絡が
生じにくく、優れた耐久性を示す。また、本発明によれ
ば、たとえば、図2に示した表面実装型サージ吸収素子
のように、面を対向させ、その間に放電空間を形成する
内部電極の面積を制御することにより、静電容量を小さ
くすることも容易となる。
ジ吸収素子では、放電が空間を介するため、スパッタリ
ング現象によっておきる電極材の堆積が少なく、短絡が
生じにくく、優れた耐久性を示す。また、本発明によれ
ば、たとえば、図2に示した表面実装型サージ吸収素子
のように、面を対向させ、その間に放電空間を形成する
内部電極の面積を制御することにより、静電容量を小さ
くすることも容易となる。
【0016】
【発明の効果】以上説明したように、本発明によれば、
表面実装型サージ吸収素子を、容易に作製することがで
きる。
表面実装型サージ吸収素子を、容易に作製することがで
きる。
【図1】本発明によって作製された表面実装型サージ吸
収素子を示す図。図1(a)は斜視図。図1(b)は横
断面図。図1(c)は縦断面図。
収素子を示す図。図1(a)は斜視図。図1(b)は横
断面図。図1(c)は縦断面図。
【図2】本発明によって作製された他の表面実装型サー
ジ吸収素子を示す図。図2(a)は斜視図。図2(b)
は横断面図。図2(c)は縦断面図。
ジ吸収素子を示す図。図2(a)は斜視図。図2(b)
は横断面図。図2(c)は縦断面図。
【図3】本発明の製造方法によって得た表面実装型サー
ジ吸収素子の静電気吸収特性を示す図。
ジ吸収素子の静電気吸収特性を示す図。
【図4】従来の放電式サージ吸収素子の外観を示す図。
1、2 放電空間 3、4 内部電極 5 絶縁性セラミックス 6 外部電極 11 マイクロギャップ 13 補助電極 14 主電極 15 リード線 16 ガラス管
Claims (1)
- 【請求項1】 絶縁体内部に、対向する内部電極の間に
放電空間を有する表面実装型サージ吸収素子の製造方法
において、前記絶縁体は粉末冶金法によって、前記内部
電極は印刷法によってそれぞれ形成し、前記放電空間と
なる部分は、カーボンフィラーによって印刷充填した後
に、一体焼結により形成することを特徴とした表面実装
型サージ吸収素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11078211A JP2000277229A (ja) | 1999-03-23 | 1999-03-23 | 表面実装型サージ吸収素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11078211A JP2000277229A (ja) | 1999-03-23 | 1999-03-23 | 表面実装型サージ吸収素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000277229A true JP2000277229A (ja) | 2000-10-06 |
Family
ID=13655724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11078211A Pending JP2000277229A (ja) | 1999-03-23 | 1999-03-23 | 表面実装型サージ吸収素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000277229A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008060612A (ja) * | 2005-02-08 | 2008-03-13 | Murata Mfg Co Ltd | 表面実装型負特性サーミスタ |
JP2008177611A (ja) * | 2005-02-08 | 2008-07-31 | Murata Mfg Co Ltd | 表面実装型負特性サーミスタ |
WO2010061550A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
WO2010061519A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
WO2010061522A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス |
JP2010129320A (ja) * | 2008-11-26 | 2010-06-10 | Murata Mfg Co Ltd | Esd保護デバイス及びその製造方法 |
JP2010129323A (ja) * | 2008-11-26 | 2010-06-10 | Murata Mfg Co Ltd | Esd保護デバイスの製造方法及びesd保護デバイス |
US8760830B2 (en) | 2010-05-20 | 2014-06-24 | Murata Manufacturing Co., Ltd. | ESD protection device |
JP2015135981A (ja) * | 2011-07-08 | 2015-07-27 | ケメット エレクトロニクス コーポレーション | 過電圧保護構成要素 |
-
1999
- 1999-03-23 JP JP11078211A patent/JP2000277229A/ja active Pending
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008060612A (ja) * | 2005-02-08 | 2008-03-13 | Murata Mfg Co Ltd | 表面実装型負特性サーミスタ |
JP2008177611A (ja) * | 2005-02-08 | 2008-07-31 | Murata Mfg Co Ltd | 表面実装型負特性サーミスタ |
US7548149B2 (en) | 2005-02-08 | 2009-06-16 | Murata Manufacturing Co., Ltd. | Surface-mount negative-characteristic thermistor |
JP5003985B2 (ja) * | 2008-11-26 | 2012-08-22 | 株式会社村田製作所 | Esd保護デバイス |
US8426889B2 (en) | 2008-11-26 | 2013-04-23 | Murata Manufacturing Co., Ltd. | ESD protection device and method for manufacturing the same |
WO2010061522A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス |
JP2010129320A (ja) * | 2008-11-26 | 2010-06-10 | Murata Mfg Co Ltd | Esd保護デバイス及びその製造方法 |
JP2010129323A (ja) * | 2008-11-26 | 2010-06-10 | Murata Mfg Co Ltd | Esd保護デバイスの製造方法及びesd保護デバイス |
CN102224648A (zh) * | 2008-11-26 | 2011-10-19 | 株式会社村田制作所 | Esd保护器件及其制造方法 |
CN102224649A (zh) * | 2008-11-26 | 2011-10-19 | 株式会社村田制作所 | Esd保护器件及其制造方法 |
JPWO2010061519A1 (ja) * | 2008-11-26 | 2012-04-19 | 株式会社村田製作所 | Esd保護デバイス及びその製造方法 |
JPWO2010061550A1 (ja) * | 2008-11-26 | 2012-04-19 | 株式会社村田製作所 | Esd保護デバイス及びその製造方法 |
WO2010061550A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
JP5093361B2 (ja) * | 2008-11-26 | 2012-12-12 | 株式会社村田製作所 | Esd保護デバイス及びその製造方法 |
WO2010061519A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
US8437114B2 (en) | 2008-11-26 | 2013-05-07 | Murata Manufacturing Co., Ltd. | ESD Protection Device |
US8455918B2 (en) | 2008-11-26 | 2013-06-04 | Murata Manufacturing Co., Ltd. | ESD protection device and method for manufacturing the same |
KR101283521B1 (ko) * | 2008-11-26 | 2013-07-15 | 가부시키가이샤 무라타 세이사쿠쇼 | Esd 보호 디바이스 및 그 제조방법 |
US8779466B2 (en) | 2008-11-26 | 2014-07-15 | Murata Manufacturing Co., Ltd. | ESD protection device and method for manufacturing the same |
US8760830B2 (en) | 2010-05-20 | 2014-06-24 | Murata Manufacturing Co., Ltd. | ESD protection device |
JP2015135981A (ja) * | 2011-07-08 | 2015-07-27 | ケメット エレクトロニクス コーポレーション | 過電圧保護構成要素 |
JP2017050557A (ja) * | 2011-07-08 | 2017-03-09 | ケメット エレクトロニクス コーポレーション | 過電圧保護構成要素 |
JP2018191002A (ja) * | 2011-07-08 | 2018-11-29 | ケメット エレクトロニクス コーポレーション | 過電圧保護構成要素 |
JP2018191001A (ja) * | 2011-07-08 | 2018-11-29 | ケメット エレクトロニクス コーポレーション | 過電圧保護構成要素 |
EP2729942B1 (en) * | 2011-07-08 | 2021-11-03 | Kemet Electronics Corporation | Overvoltage protection component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000277229A (ja) | 表面実装型サージ吸収素子の製造方法 | |
JP3265898B2 (ja) | チップ型サージアブソーバの製造方法 | |
JP4140173B2 (ja) | チップ型サージアブソーバおよびその製造方法 | |
JPH08106845A (ja) | 超小型チップヒューズ | |
US4538205A (en) | Means and method for fabricating planar terminated capacitors | |
JP2001143846A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
JP3303025B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
JP2000077163A (ja) | 表面実装型サージ吸収素子 | |
JP2001267037A (ja) | サージ吸収素子及びその製造方法 | |
JP2000077162A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
JP5304998B2 (ja) | サージアブソーバ及びその製造方法 | |
JPH01102884A (ja) | チップ型アレスタ | |
KR101607727B1 (ko) | 서지 업소버 | |
JPH11265808A (ja) | サージ吸収素子及びその製造方法 | |
JP2000353583A (ja) | サージ吸収素子及びその製造方法 | |
JP2001006840A (ja) | サージ吸収素子及びその製造方法 | |
JP2001076840A (ja) | 積層チップ型サージ吸収素子 | |
JPH11354248A (ja) | 表面実装型サージ吸収素子 | |
JP3489627B2 (ja) | チップ型サージアブソーバ | |
JP4292935B2 (ja) | チップ型サージアブソーバ及びその製造方法 | |
JP2001185322A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
JPH11354247A (ja) | 表面実装型サージ吸収素子 | |
JP2001217057A (ja) | チップ型サージ吸収素子およびその製造方法 | |
JP2001210445A (ja) | チップ型サージ吸収素子およびその製造方法 | |
JP3265827B2 (ja) | チップ型マイクロギャップ式サージアブソーバ |