JP5221794B1 - 静電気保護素子とその製造方法 - Google Patents
静電気保護素子とその製造方法 Download PDFInfo
- Publication number
- JP5221794B1 JP5221794B1 JP2012176964A JP2012176964A JP5221794B1 JP 5221794 B1 JP5221794 B1 JP 5221794B1 JP 2012176964 A JP2012176964 A JP 2012176964A JP 2012176964 A JP2012176964 A JP 2012176964A JP 5221794 B1 JP5221794 B1 JP 5221794B1
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- gap
- pair
- auxiliary electrode
- forming layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0067—Devices for protecting against damage from electrostatic discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/20—Means for starting arc or facilitating ignition of spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/24—Selection of materials for electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T2/00—Spark gaps comprising auxiliary triggering means
- H01T2/02—Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T21/00—Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0073—Shielding materials
- H05K9/0079—Electrostatic discharge protection, e.g. ESD treated surface for rapid dissipation of charges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Abstract
【課題】簡単な構成で、小型で高性能の電子機器や高速通信に用いられる電子機器に対して、十分な静電気保護機能を安定に発揮することができる低静電容量で低放電開始電圧の静電気保護素子とその製造方法を提供する。
【解決手段】絶縁基板12上に設けられた一対の放電電極15,16と、放電電極15,16の放電ギャップDをつなぐように放電電極15,16間を接続する放電補助電極14を備える。放電補助電極14は、酸化亜鉛を主成分としてバリスタ機能を有し、厚膜印刷により形成される。放電ギャップDを覆うように空洞部18を形成した絶縁体のドーム形成層20を備える。ドーム形成層20は、ガラスセラミックスにより形成され、保護層22で被覆されている。
【選択図】図1
【解決手段】絶縁基板12上に設けられた一対の放電電極15,16と、放電電極15,16の放電ギャップDをつなぐように放電電極15,16間を接続する放電補助電極14を備える。放電補助電極14は、酸化亜鉛を主成分としてバリスタ機能を有し、厚膜印刷により形成される。放電ギャップDを覆うように空洞部18を形成した絶縁体のドーム形成層20を備える。ドーム形成層20は、ガラスセラミックスにより形成され、保護層22で被覆されている。
【選択図】図1
Description
この発明は、電子回路内のICやその中の素子等を、静電気放電等による過電圧から保護する為の静電気保護素子とその製造方法に関する。
近年、電子機器の小型化・高性能化、及び伝送速度の高速化・低駆動電圧化のため、電子機器に用いられる電子部品の耐電圧は低下している。これにより、人体と電子機器の端子が接触した際に、人体に発生している静電気パルス等が電子機器に流れ、その過電圧からの電子部品の保護が、重要な技術的課題となっている。
従来、このような過電圧から電子部品を保護するために、一般に、過電圧が入るラインとグランドとの間にバリスタを設ける対策が採られている。しかしながら、従来のバリスタを用いた静電気保護素子は、放電開始電圧は低いが静電容量が大きく、小型高性能の電子機器や通信機器には有効な対策にはならないものであった。一方、伝送速度の高速化に対応するため、静電容量を小さくすることに特化した放電型素子も存在するが、静電容量を小さくした結果放電開始電圧が高くなり、小型高性能の電子機器には不向きなものであった。
そのため、放電開始電圧の低いESD(Electrostatic
Discharge:静電気放電)対策部品として、特許献1に開示されているような素子があった。この素子は、絶縁性セラミック基板上に設けられた熱硬化性樹脂硬化物層を備え、熱硬化性樹脂硬化物層と絶縁性セラミック基板との界面に、空洞が設けられている。絶縁性セラミック基板上には、先端同士がギャップを有して対向し、ャップが空洞に露出するように設けられた第1,第2の放電電極と、第1,第2の放電電極を電気的に接続するように設けられた放電補助電極を備えている。放電補助電極は、表面が無機絶縁性材料粉末によりコーティングされた金属粒子と、セラミックスとを含む材料により形成されている。
Discharge:静電気放電)対策部品として、特許献1に開示されているような素子があった。この素子は、絶縁性セラミック基板上に設けられた熱硬化性樹脂硬化物層を備え、熱硬化性樹脂硬化物層と絶縁性セラミック基板との界面に、空洞が設けられている。絶縁性セラミック基板上には、先端同士がギャップを有して対向し、ャップが空洞に露出するように設けられた第1,第2の放電電極と、第1,第2の放電電極を電気的に接続するように設けられた放電補助電極を備えている。放電補助電極は、表面が無機絶縁性材料粉末によりコーティングされた金属粒子と、セラミックスとを含む材料により形成されている。
さらに、低静電容量の素子として特許文献2,3に開示されているように、静電気保護の機能膜材料として、絶縁性の無機材料から成る粒子の表面に導電性の無機材料を被覆した材料粉末、及びそれを用いた静電気保護素子も提案されている。この静電気保護素子は、絶縁性表面を有する基体と、該絶縁性表面上において相互に離間して対向配置された電極と、少なくとも該電極間に配置された機能層とを備え、前記機能層は、表面が導電性の導電性無機粒子と、該導電性無機粒子の外周の少なくとも一部に形成された絶縁性無機材料からなる被膜とを有する複合粒子を含むものである。
しかしながら、特許文献1〜3に開示された、金属粒子等の導電性無機粒子の外周に絶縁性無機材料からなる被膜を設けた無機材料粉末の製造は、専用の設備を必要とし、コストがかかるものであった。しかも、数十V〜100V程度では放電しにくく、低電圧での静電気保護が求められる静電気保護素子としては、まだ放電開始電圧が高いという問題があった。さらに、対向配置された電極材料のガラス成分が電極表面に被覆されて、電極間の放電開始を阻害し、この点でも放電開始電圧を高めてしまうものであった。
この発明は、上記背景技術に鑑みて成されたもので、簡単な構成で、小型で高性能の電子機器や高速通信に用いられる電子機器に対して、十分な静電気保護機能を安定に発揮することができる低静電容量で低放電開始電圧の静電気保護素子とその製造方法を提供することを目的とする。
この発明は、絶縁基板上に30〜200μmの放電ギャップを有して設けられた一対の放電電極と、この放電電極の放電ギャップをつなぐように前記放電電極間を接続し、酸化亜鉛を主成分としてバリスタ機能を有し厚膜印刷により設けられた放電補助電極と、前記放電ギャップを覆うように空洞部を形成した絶縁体のドーム形成層とを備えた静電気保護素子である。
前記放電補助電極は、酸化亜鉛を主成分とし、コバルト、ニッケル、クロム、プラセオジウム、アルミニウム、アンチモン、及びチタンの各酸化物のうち、少なくとも2種類を、0.7〜10mol%含むセラミックス粉末からなるものである。
またこの発明は、絶縁基板上に30〜200μmのギャップを有して厚膜印刷により設けられたセラミックスの一対の多孔質膜と、前記多孔質膜に積層され前記ギャップよりも広い放電ギャップを空けて設けられた一対の放電電極と、前記放電ギャップを覆うように空洞部を形成した絶縁体のドーム形成層とを備えたものである。前記多孔質膜は、セラミックスからなるものである。
前記ドーム形成層は、ガラスセラミックスにより形成され、保護層で被覆されているものである。前記ガラスセラミックスは、アルミナとホウケイ酸系ガラス成分から成るものである。
またこの発明は、絶縁基板上に、酸化亜鉛を主成分としてバリスタ機能を有しコバルト、ニッケル、クロム、プラセオジウム、アルミニウム、アンチモン、及びチタンの各酸化物のうち、少なくとも2種類を、0.7〜10mol%含むセラミックス粉末からなる放電補助電極材料のペーストを印刷し焼成して放電補助電極を形成し、30〜200μmの放電ギャップが前記放電補助電極と重なるようにして一対の放電電極材料のペーストを前記放電補助電極上及び前記絶縁基板両端部に印刷し、前記放電補助電極の焼成温度より低い温度で焼成して、前記放電補助電極上に放電ギャップを有して積層された一対の放電電極を形成し、前記放電ギャップを覆うように空洞部を形成する絶縁体のドーム形成層を設ける静電気保護素子の製造方法である。
またこの発明は、絶縁基板上に、30〜200μmのギャップを有して一対の多孔質膜一対の多孔質膜を形成するセラミックス粉のペーストを所定形状で印刷し、そのセラミックスの融点よりも100℃以上低い温度であって焼成可能な温度で焼成して前記一対の多孔質膜を形成し、前記一対の多孔質膜端縁間のギャップより広い放電ギャップを有して、前記多孔質膜に積層される一対の放電電極材料のペーストを前記多孔質膜上及び前記絶縁基板両端部に印刷し、前記多孔質膜の焼成温度よりも低い温度で焼成して、放電ギャップを有して前記多孔質膜上に積層された一対の放電電極を形成し、前記放電ギャップを覆うように空洞部を形成する絶縁体のドーム形成層を設ける静電気保護素子の製造方法である。
前記空洞部は、前記放電電極間のギャップを覆うように樹脂材料を設けて硬化させ、この樹脂材料上に前記ドーム形成層の形成材料を塗布して、前記放電電極の焼成温度より低い温度で焼成し、前記樹脂材料を蒸発させて前記空洞部を形成するものである。
前記ドーム形成層は、ガラスセラミックスのペーストを前記樹脂材料上に印刷形成して焼成するものである。
この発明の静電気保護素子は、放電開始電圧がきわめて低く安定に動作し、静電容量も小さいものである。これにより、小型の電子機器や、高速通信に用いられる回路やその他ICの保護を確実に行うことが出来、電子機器の性能や通信品質等を低下させることもない。さらに、製造工程が簡易であり、製造が容易でコストも抑えることができる。
また、この発明の静電気保護素子の製造方法は、印刷工程により静電気吸収体及びこれに積層される各層を形成することができ、厚膜印刷法によって、放電開始電圧が低く、静電容量が極めて小さく静電気保護素子を容易に作成可能となる。
以下、この発明の実施の形態について説明する。図1、図2は、この発明の第一実施形態の静電気静電気保護素子10を示す。この静電気保護素子10は、表面実装型のチップ型素子であって、例えば純度96%のアルミナから成り、平板状の長方形の絶縁基板12が用いられている。絶縁基板12には、表面中央部から両端部にかけて適宜全長の1/2から3/4程度の長さに放電補助電極14が設けられている。放電補助電極14は、バリスタ機能を有するもので、酸化亜鉛(ZnO)を主成分とし、コバルト(Co)、ニッケル(Ni)、クロム(Cr)、プラセオジウム(Pr)、アルミニウム(Al)、アンチモン(Sb)、及びチタン(Ti)の各酸化物のうち少なくとも2種類を、0.7〜10mol%含むものである。放電補助電極14の厚さは、5〜40μm程度で、用途や放電開始電圧等により適宜設定される。
放電補助電極14は、具体的には、例えば酸化亜鉛/酸化コバルト/酸化ビスマス=90〜99.4mol%/0.1〜5.0mol%/0.5〜5.0mol%の範囲で含有するセラミックス材料である。その他、酸化亜鉛/酸化マンガン/酸化プラセオジウム=90〜99.4mol%/0.1〜3.0mol%/0.5〜5.0mol%の範囲で含有するセラミックス材料、又は酸化亜鉛/酸化コバルト/酸化ニッケル/酸化ビスマス=90〜99.3mol%/0.1〜3.5mol%/0.1〜1.5mol%/0.5〜5.0mol%の範囲で含有するセラミックス材料から成る。
放電補助電極14の両端部から絶縁基板12の両端部にかけて、一対の放電電極15,16が、対向して配置されている。放電電極15,16の絶縁基板12の中央部での対向間隔は、放電ギャップDを形成するもので、D=30〜200μm程度で、用途や放電開始電圧等により適宜設定される。放電電極15,16は、Au,Ag,Pd等の貴金属及びCu,Ni等の卑金属の粉末と、ガラスフリットを含有した導電体ペーストにより形成されている。この導電体ペーストは、後述する製造工程において、放電補助電極14の焼成温度よりも低い温度で焼成可能な材料、好ましくは100℃以上低い温度で焼成可能な材料から成るもので、例えば質量比でAg:Pd=80:20の導電体ペーストを用いる。
一対の放電電極15,16の放電ギャップDは、ドーム形成層20により形成された空洞部18で囲まれている。ドーム形成層20は絶縁体であり、アルミナとホウケイ酸系ガラス成分から成るガラスセラミックスである。ドーム形成層20により形成された空洞部18は、高さが15〜100μm、好ましくは30〜50μm程度で、ギャップD全体を囲んでいる。
ドーム形成層20は、絶縁体の保護層22により全体が覆われている。保護層22は、ドーム形成層20と同様のガラスセラミックス又はエポキシ樹脂により形成され、ドーム形成層20及び放電補助電極14が形成された範囲を覆うように、放電電極15,16上に形成されている。
絶縁基板12の両端部には、放電電極15,16に各々接続した外部電極23,24が形成されている。外部電極23,24は、表面にニッケルめっき、及び半田めっき或いは錫めっき等が施されている。
次に、この実施形態の静電気保護素子10の製造方法について、図2を基にして説明する。まず、放電補助電極14を形成するための酸化亜鉛(ZnO)を主成分とした放電補助電極用ペーストを作成する。放電補助電極14に用いる材料としては、上述の通り、酸化亜鉛(ZnO)を主成分とし、コバルト(Co)、ニッケル(Ni)、クロム(Cr)、プラセオジウム(Pr)、アルミニウム(Al)、アンチモン(Sb)、又はチタン(Ti)の各酸化物のうち少なくとも2種類を、0.7〜10mol%含むセラミックス粉末であり、有機バインダと混合して、スクリーン印刷可能な粘度に調整した厚膜印刷用ペーストにする。このペーストの形成は、酸化亜鉛(ZnO)と添加材料の混合粉を、粉砕装置によりさらに細かく微粉砕し、その微粉末と有機バインダ成分からなるビヒクルと混合し混練して、厚膜印刷用ペーストとする。
絶縁基板12は、後に分割して個々の絶縁基板12とするもので、多数個取りの大型の絶縁基板上に、図2(a)に示すように、スクリーン印刷で所定の箇所に複数の放電補助電極14用の厚膜印刷用ペーストを塗布する。塗布厚は、焼成後の厚さが5〜40μm内の所定の厚さとなるように印刷する。
この後、絶縁基板12を1050〜1250℃で、0.5〜3時間焼成する。これにより、所望の厚さの放電補助電極14が各絶縁基板12表面に形成される。
次に、Ag−Pd等の導電体ペーストを用い、絶縁基板12の大型基板上に、図2(b)に示すように、放電電極15,16用の電極材料の導電体ペーストを、スクリーン印刷し、放電電極15,16を印刷形成する。放電電極15,16用の導電体ペーストは、絶縁基板12の中央部の放電補助電極14上で、放電ギャップDが形成されるように、対向間隔を空けて形成される。そして、800〜950℃で焼成し、放電電極15,16を形成する。
一対の放電電極15,16には、放電ギャップDを囲む空洞部18を形成するためのエチルセルロースやPVBなどの熱硬化性の樹脂材料であって、250〜700℃で蒸発して消失する樹脂材料17を、図2(c)に示すように、スクリーン印刷又はディスペンス等により塗布する。この樹脂材料17の塗布厚は、空洞部18の高さを設定するもので、15〜100μm、好ましくは30〜50μm程度で、ギャップD全体を囲むように塗布する。この後、空洞部18形成用の樹脂材料17を、150〜250℃で硬化させる。
空洞部18形成用の樹脂材料17を硬化させた後、その上にドーム形成層20を形成するガラスセラミックスのペーストを、図2(d)に示すように、空洞部18形成用の樹脂材料17全体を覆うように形成する。ドーム形成層20を形成するガラスセラミックスペーストは、スクリーン印刷により設けられる。この後、ガラスセラミックスペーストは、600〜850℃の温度で焼成され、空洞部18を形成するドーム形成層20が設けられる。このとき、先ず、250〜700℃で、空洞部18形成用の樹脂材料の脱脂工程を行い、空洞部18形成用の樹脂材料を蒸発させ、その後ドーム形成層20の焼成を行う。
次に、図2(e)に示すように、ドーム形成層20を覆うように保護層22を、ガラスガラスセラミックス又はエポキシ樹脂により形成し、焼成する。
続いて、大型基板に形成された横分割溝を用いて、横並びに一列に静電気保護素子10が連続したブロック単位に分割する分割工程を行う。この後、分割工程により分離したブロックの分断面、及び絶縁基板12上の放電電極15,16の露出面に、外部電極23,24をメッキ等により形成する。最後に、前記分割工程で、分割処理したブロックを更に、個片毎に分割する。以上の工程により、チップ型の静電気保護素子10が完成する。この時のチップサイズは、例えば1.0mm×0.5mmである。
この実施形態の静電気保護素子10とその製造方法は、放電電極15,16間に放電補助電極14が位置し、放電補助電極14中を静電気の電荷が通過し、数十V程度の低電圧で、放電補助電極14の結晶粒界による抵抗によりESD保護が行われる。一方、高電圧では、放電補助電極14の沿面放電により、ESD保護が行われる。
また、この実施形態の静電気保護素子10は、放電補助電極14等を印刷工程で形成することができ、幅や厚みの調整が容易であり、製造工程が簡易で、所望の性能の素子を安定な品質で形成することができる。さらに、低電圧での放電は、放電補助電極14中を電荷が通過するため、絶縁コーティングを省くことができ、この点でも製造コストを抑えることができる。
次のこの発明の第二実施形態について、図3,図4を基にして説明する。ここで、上記実施形態と同様の部材は同一の符号を付して、詳しい説明を省略する。この実施形態の静電気保護素子30は、表面実装型のチップ型素子であって、絶縁基板12には、表面中央部に、ギャップd=30〜200μm程度の間隔を空けて、多孔質膜31,32が形成されている。多孔質膜31,32は、酸化アルミニウム(Al2O3)や酸化亜鉛(ZnO)等のセラミックスであり、焼成状態で多孔質に形成されている。多孔質膜31,32の対向する端縁間のギャップdの値は、用途や放電開始電圧等により適宜設定され、多孔質膜31,32の厚さも、5〜40μm程度で、用途や放電開始電圧等により適宜設定される。
多孔質膜31,32の成分は、酸化アルミニウムや酸化亜鉛の他、酸化ストロンチウム、酸化チタン、酸化マグネシウム等の酸化物、炭化ケイ素、炭化アルミニウム、炭化モリブデン、炭化ジルコニウム等の炭化物、ホウ化チタン、ホウ化ジルコニウム等のホウ化物等を用いることも可能である。
多孔質膜31,32の表面側には、一対の放電電極15,16が、対向して配置されている。放電電極15,16端縁の絶縁基板12中央部での対向間隔は、放電ギャップDを形成するもので、D=30〜200μm程度で、多孔質膜31,32のギャップdよりも広く形成されている。
一対の放電電極15,16の放電ギャップD及び多孔質膜31,32のギャップdは、ドーム形成層20により形成された空洞部18で囲まれている。ドーム形成層20は、アルミナとホウケイ酸系ガラス成分から成るガラスセラミックスにより形成されている。
ドーム形成層20は、保護層22により全体が覆われ、保護層22は、ドーム形成層20と同様のガラスガラスセラミックス、又はエポキシ樹脂により形成されている。また、絶縁基板12の両端部には、放電電極15,16の両端部に各々接続した外部電極23,24がメッキ等により形成されている。
次に、この実施形態の静電気保護素子30の製造方法について説明する。まず、多孔質膜31,32を形成するためのセラミックス材料のペーストを作成する。材料としては、上述の通り、酸化アルミニウム(Al2O3)や酸化亜鉛(ZnO)であり、有機バインダと混合して、スクリーン印刷可能な粘度に調整した厚膜印刷用ペーストにする。
絶縁基板12は、後に分割して個々の絶縁基板12とするもので、多数個取りの大型の絶縁基板上に、スクリーン印刷で所定の箇所に、図4(a)に示すように、複数対の多孔質膜31,32を形成する厚膜印刷用ペーストを塗布する。塗布厚は、焼成後の厚さが5〜40μm内の所定の厚さとなるように印刷する。
この後、多孔質膜31,32を形成するペーストが印刷形成された絶縁基板12を、1100〜1300℃、好ましくは1150〜1250℃で、0.5〜3時間焼成する。このときの焼成温度は、多孔質膜31,32を形成するセラミックスの融点よりも200〜50℃、好ましくは150〜100℃低い温度であって、多孔質膜31,32を焼成可能な温度に設定する。これにより、多孔質のセラミックス層が焼成される。焼成温度は、そのセラミックスの融点に近い温度では、多孔質に形成されず、そのセラミックスの融点よりも200℃以上低い温度では、良好な多孔質セラミックスが形成されないことから、最適な温度に設定される。さらに、後述する放電電極15,16用の焼成温度以上の温度でなければならない。
次に、Ag−Pd等の導電体ペーストを用い、絶縁基板12の大型基板上に、図4(b)に示すように、放電電極15,16用の電極材料である導電体ペーストをスクリーン印刷により形成する。放電電極15,16用の導電体ペーストは、絶縁基板12の中央部の放電補助電極14上で、放電ギャップDが形成されるように、対向間隔を空けて形成される。そして、800〜950℃で焼成し、放電電極15,16を形成する。
一対の放電電極15,16には、放電ギャップDを囲む空洞部18を形成するためのエチルセルロースやPVBなどの熱硬化性の樹脂材料であって、250〜700℃で蒸発し消失する樹脂材料17を、図4(c)に示すように、スクリーン印刷又はディスペンス等により塗布する。この後、空洞部18形成用の樹脂材料17を、150〜250℃で硬化させる。
空洞部18形成用の樹脂材料17を硬化させた後、その上にドーム形成層20を形成するガラスセラミックスのペーストを、図4(d)に示すように、空洞部18形成用の樹脂材料17全体を覆うように形成する。ドーム形成層20を形成するガラスセラミックスは、スクリーン印刷により、樹脂材料17上に設けられる。ガラスセラミックスペーストは、600〜850℃の温度で焼成され、空洞部18を形成するドーム形成層20が形成される。このとき、先ず、250〜700℃で、空洞部18形成用の樹脂材料の脱脂工程を行い、空洞部18形成用の樹脂材料を蒸発させ、その後ドーム形成層20の焼成を行う。
次に、図4(e)に示すように、ドーム形成層20を覆うように保護層22を、ガラスガラスセラミックス又はエポキシ樹脂により形成し、焼成又は硬化させる。ガラスガラスセラミックスの焼成温度は、500〜850℃の温度、エポキシ樹脂の硬化温度は、150〜250℃で硬化させる。
続いて、大型基板に形成された横分割溝を用いて、横並びに一列に静電気保護素子30が連続したブロック単位に分割する分割工程を行う。この後、分割工程により分離したブロックの分断面、及び絶縁基板12上の放電電極15,16の露出面に、外部電極23,24をメッキ等により形成する。最後に、前記分割工程で、分割し処理したブロックを更に、個片毎に分割する。以上の工程により、チップ型の静電気保護素子30が完成する。この時のチップサイズは、例えば1.0mm×0.5mmである。
この実施形態の静電気保護素子30とその製造方法は、放電電極15,16の下層に多孔質膜31,32が位置し、放電電極15,16中のガラス成分を多孔質膜31,32の多孔中に吸収するため、放電電極15,16の抵抗値を下げ、初期(1回〜3回)放電電圧を下げることができる。さらに、放電電極15,16をレーザーカット等で後処理する必要がなく、製造コストを抑えることができる。また、多孔質膜31,32間にギャップdが形成されているので、放電電極15,16間を接続した機能膜のように経時的に膜性能の劣化がなく、長期間に亘り安定した性能を維持することができる。
なお、この発明の静電気保護素子とその製造方法は、上記実施形態に限定されるものではなく、放電補助電極や多孔質膜の材料や成分割合は、目的とする放電電圧や電子機器の性能により、適宜設定可能なものである。
10 静電気保護素子
12 絶縁基板
14 放電補助電極
15,16 放電電極
18 空洞部
20 ドーム形成層
22 保護層
23,24 外部電極
D 放電ギャップ
12 絶縁基板
14 放電補助電極
15,16 放電電極
18 空洞部
20 ドーム形成層
22 保護層
23,24 外部電極
D 放電ギャップ
Claims (6)
- 絶縁基板上に30〜200μmの放電ギャップを有して設けられた一対の放電電極と、この放電電極の放電ギャップをつなぐように前記放電電極間を接続し、酸化亜鉛を主成分としてバリスタ機能を有し厚膜印刷により設けられた放電補助電極と、前記放電ギャップを覆うように空洞部を形成した絶縁体のドーム形成層とを備え、
前記放電補助電極は、酸化亜鉛を主成分とし、コバルト、ニッケル、クロム、プラセオジウム、アルミニウム、アンチモン、及びチタンの各酸化物のうち、少なくとも2種類を、0.7〜10mol%含むセラミックス粉末からなり、
前記ドーム形成層は、ガラスセラミックスにより形成され、保護層で被覆されていることを特徴とする静電気保護素子。 - 絶縁基板上に30〜200μmのギャップを有して厚膜印刷により設けられたセラミックスの一対の多孔質膜と、前記多孔質膜に積層され前記ギャップよりも広い放電ギャップを空けて設けられた一対の放電電極と、前記放電ギャップを覆うように空洞部を形成した絶縁体のドーム形成層とを備え、
前記ドーム形成層は、ガラスセラミックスにより形成され、保護層で被覆されていることを特徴とする静電気保護素子。 - 前記ガラスセラミックスは、アルミナとホウケイ酸系ガラス成分から成る請求項1又は2記載の静電気保護素子。
- 前記多孔質膜は、酸化アルミニウム、酸化亜鉛、酸化ストロンチウム、酸化チタン、酸化マグネシウム、炭化ケイ素、炭化アルミニウム、炭化モリブデン、炭化ジルコニウム、ホウ化チタン、又はホウ化ジルコニウムである請求項2記載の静電気保護素子。
- 絶縁基板上に、酸化亜鉛を主成分としてバリスタ機能を有しコバルト、ニッケル、クロム、プラセオジウム、アルミニウム、アンチモン、及びチタンの各酸化物のうち、少なくとも2種類を、0.7〜10mol%含むセラミックス粉末からなる放電補助電極材料のペーストを印刷し焼成して放電補助電極を形成し、
30〜200μmの放電ギャップが前記放電補助電極と重なるようにして、一対の放電電極材料のペーストを前記放電補助電極上及び前記絶縁基板両端部に印刷し、
前記放電補助電極の焼成温度より低い温度で焼成して、前記放電補助電極上に前記放電ギャップを有して積層された一対の放電電極を形成し、
前記放電ギャップを覆うように空洞部を形成する絶縁体のドーム形成層を設け、
前記空洞部は、前記放電電極間の前記放電ギャップを覆うように樹脂材料を設けて硬化させ、この樹脂材料上に、前記ドーム形成層を形成するガラスセラミックスのペーストを塗布し、前記放電電極の焼成温度より低い温度で焼成し、前記樹脂材料を蒸発させて前記空洞部を形成することを特徴とする静電気保護素子の製造方法。 - 絶縁基板上に、30〜200μmのギャップを有して一対の多孔質膜を形成するセラミックス粉のペーストを所定形状で印刷し、そのセラミックスの融点よりも100℃以上低い温度であって焼成可能な温度で焼成して前記一対の多孔質膜を形成し、前記一対の多孔質膜端縁間の前記ギャップより広い放電ギャップを有して、前記多孔質膜に積層される一対の放電電極材料のペーストを前記多孔質膜上及び前記絶縁基板両端部に印刷し、前記多孔質膜の焼成温度よりも低い温度で焼成して、放電ギャップを有して前記多孔質膜上に積層された一対の放電電極を形成し、前記放電ギャップを覆うように空洞部を形成する絶縁体のドーム形成層を設け、
前記空洞部は、前記放電電極間の前記放電ギャップを覆うように樹脂材料を設けて硬化させ、この樹脂材料上に、前記ドーム形成層を形成するガラスセラミックスのペーストを塗布し、前記放電電極の焼成温度より低い温度で焼成し、前記樹脂材料を蒸発させて前記空洞部を形成することを特徴とする静電気保護素子の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012176964A JP5221794B1 (ja) | 2012-08-09 | 2012-08-09 | 静電気保護素子とその製造方法 |
PCT/JP2013/070570 WO2014024730A1 (ja) | 2012-08-09 | 2013-07-30 | 静電気保護素子とその製造方法 |
CN201380034520.8A CN104396103B (zh) | 2012-08-09 | 2013-07-30 | 静电保护元件及其制造方法 |
US14/419,927 US20150223369A1 (en) | 2012-08-09 | 2013-07-30 | Electrostatic protection element and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012176964A JP5221794B1 (ja) | 2012-08-09 | 2012-08-09 | 静電気保護素子とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5221794B1 true JP5221794B1 (ja) | 2013-06-26 |
JP2014036135A JP2014036135A (ja) | 2014-02-24 |
Family
ID=48778764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012176964A Expired - Fee Related JP5221794B1 (ja) | 2012-08-09 | 2012-08-09 | 静電気保護素子とその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20150223369A1 (ja) |
JP (1) | JP5221794B1 (ja) |
CN (1) | CN104396103B (ja) |
WO (1) | WO2014024730A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9953749B2 (en) * | 2016-08-30 | 2018-04-24 | Samsung Electro-Mechanics Co., Ltd. | Resistor element and resistor element assembly |
CN109060160B (zh) * | 2018-06-25 | 2021-01-08 | 泗阳君子兰激光科技发展有限公司 | 耐高压的温度传感器 |
EP3852181A4 (en) * | 2018-09-14 | 2022-06-22 | Murata Manufacturing Co., Ltd. | SOLID STATE BATTERY AND SOLID STATE BATTERY GROUP |
KR102139772B1 (ko) * | 2018-11-27 | 2020-07-31 | 삼성전기주식회사 | 바리스터 및 바리스터 제조 방법 |
CN113613481B (zh) * | 2021-08-06 | 2023-10-13 | 苏州晶讯科技股份有限公司 | 一种低触发、低容值片式静电抑制器的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010061519A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
WO2011040437A1 (ja) * | 2009-09-30 | 2011-04-07 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
WO2011065043A1 (ja) * | 2009-11-26 | 2011-06-03 | 釜屋電機株式会社 | 静電気保護用ペースト、静電気保護部品及びその製造方法 |
WO2012043576A1 (ja) * | 2010-09-30 | 2012-04-05 | Tdk株式会社 | 静電気対策素子 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2843559A (en) * | 1957-12-02 | 1958-07-15 | Kornbluth Murray | Heat-resistant enameling paint containing silicone resin |
JP2594853B2 (ja) * | 1991-09-30 | 1997-03-26 | 岡谷電機産業株式会社 | 放電型サージ吸収素子 |
JPH0594761A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 電界放出型真空管及びその製造方法 |
JP3838184B2 (ja) * | 2002-04-19 | 2006-10-25 | 松下電器産業株式会社 | 静電気対策部品の製造方法 |
JPWO2010067503A1 (ja) * | 2008-12-10 | 2012-05-17 | 株式会社村田製作所 | Esd保護デバイス |
JP5439888B2 (ja) * | 2009-03-25 | 2014-03-12 | パナソニック株式会社 | 複合磁性材料およびその製造方法 |
-
2012
- 2012-08-09 JP JP2012176964A patent/JP5221794B1/ja not_active Expired - Fee Related
-
2013
- 2013-07-30 WO PCT/JP2013/070570 patent/WO2014024730A1/ja active Application Filing
- 2013-07-30 CN CN201380034520.8A patent/CN104396103B/zh not_active Expired - Fee Related
- 2013-07-30 US US14/419,927 patent/US20150223369A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010061519A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
WO2011040437A1 (ja) * | 2009-09-30 | 2011-04-07 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
WO2011065043A1 (ja) * | 2009-11-26 | 2011-06-03 | 釜屋電機株式会社 | 静電気保護用ペースト、静電気保護部品及びその製造方法 |
WO2012043576A1 (ja) * | 2010-09-30 | 2012-04-05 | Tdk株式会社 | 静電気対策素子 |
Also Published As
Publication number | Publication date |
---|---|
CN104396103B (zh) | 2016-09-14 |
JP2014036135A (ja) | 2014-02-24 |
WO2014024730A1 (ja) | 2014-02-13 |
CN104396103A (zh) | 2015-03-04 |
US20150223369A1 (en) | 2015-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101072673B1 (ko) | Esd 보호 디바이스 | |
KR100674385B1 (ko) | 적층형 칩 배리스터 | |
TWI427880B (zh) | Electrostatic countermeasure components | |
US8711537B2 (en) | ESD protection device and method for producing the same | |
JP5221794B1 (ja) | 静電気保護素子とその製造方法 | |
US9590417B2 (en) | ESD protective device | |
JP2007266479A (ja) | 保護素子とその製造方法 | |
WO2011065043A1 (ja) | 静電気保護用ペースト、静電気保護部品及びその製造方法 | |
EP3109868B1 (en) | Preparation method for electronic components with an alloy electrode layer | |
JP4074299B2 (ja) | 積層型チップバリスタ | |
JP5079394B2 (ja) | 静電気保護素子とその製造方法 | |
US8263432B2 (en) | Material composition having core-shell microstructure used for varistor | |
JP2005353845A (ja) | 積層型チップバリスタ | |
JP3832071B2 (ja) | 積層バリスタ | |
JP4683068B2 (ja) | 積層型チップバリスタ | |
KR101775921B1 (ko) | 서지 보호 디바이스, 그 제조방법 및 그것을 포함하는 전자부품 | |
JP5079632B2 (ja) | 静電気保護素子 | |
JPH11265808A (ja) | サージ吸収素子及びその製造方法 | |
JP2000311764A (ja) | サージ吸収素子及びその製造方法 | |
TWI384500B (zh) | 突波吸收器的陶瓷材料配方組成及使用這種材料的突波吸收器製法 | |
JP2007266478A (ja) | 静電気保護素子とその製造方法 | |
EP1993108B1 (en) | Material composition having a core-shell microstructure used for a varisator | |
CN1841577B (zh) | 可变电阻及其制造方法 | |
WO2013111711A1 (ja) | 静電気対策素子 | |
WO2013137032A1 (ja) | 静電気対策素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |