JP2000353583A - サージ吸収素子及びその製造方法 - Google Patents
サージ吸収素子及びその製造方法Info
- Publication number
- JP2000353583A JP2000353583A JP11165248A JP16524899A JP2000353583A JP 2000353583 A JP2000353583 A JP 2000353583A JP 11165248 A JP11165248 A JP 11165248A JP 16524899 A JP16524899 A JP 16524899A JP 2000353583 A JP2000353583 A JP 2000353583A
- Authority
- JP
- Japan
- Prior art keywords
- surge absorbing
- absorbing element
- insulating ceramic
- resistor
- ceramic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【課題】 実装面積が小さく、かつ、表面実装が容易
で、更に製造も容易であるサージ吸収素子及びその製造
方法を提供すること。 【解決手段】 外部電極１９間に抵抗体１８及びマイク
ロギャップ２１を直列に設けて、放電空間２０を有する
サージ吸収素子。
で、更に製造も容易であるサージ吸収素子及びその製造
方法を提供すること。 【解決手段】 外部電極１９間に抵抗体１８及びマイク
ロギャップ２１を直列に設けて、放電空間２０を有する
サージ吸収素子。
Description
【０００１】
【発明の属する技術分野】本発明は、通信機器の電子回
路や電子部品をサージから保護するためのサージ吸収素
子及びその製造方法に関し、特に、プリント基板への自
動装着に有利な表面実装型のサージ吸収素子及びその製
造方法に関するものである。
路や電子部品をサージから保護するためのサージ吸収素
子及びその製造方法に関し、特に、プリント基板への自
動装着に有利な表面実装型のサージ吸収素子及びその製
造方法に関するものである。
【０００２】
【従来の技術】従来、通信機器の電子回路や電子部品を
サージから保護するためのサージ吸収素子として、電圧
非直線性を有する高抵抗素子よりなるバリスタや放電空
間を気密容器内に封入した放電式サージ吸収素子が広く
利用されてきた。
サージから保護するためのサージ吸収素子として、電圧
非直線性を有する高抵抗素子よりなるバリスタや放電空
間を気密容器内に封入した放電式サージ吸収素子が広く
利用されてきた。
【０００３】バリスタは、サージ吸収の応答性に優れる
とともに、素子の小型化や表面実装部品に対応した構造
とすることが容易である。しかし、静電容量が大きく、
信号系回路に使用しにくいという欠点があった。
とともに、素子の小型化や表面実装部品に対応した構造
とすることが容易である。しかし、静電容量が大きく、
信号系回路に使用しにくいという欠点があった。
【０００４】また、従来の放電式サージ吸収素子は、静
電容量が小さいため、信号系回路に使用されてきた。し
かし、その構造が、図１０に示すように、マイクロギャ
ップ５を設けて対向する主電極３及び補助電極４を、ガ
ラス管１でガラス封入し、リード線２を引き出す構造の
ため、プリント基板への実装にあたっては、リード線２
の切断、曲げ加工、プリント基板穴への挿入、半田付け
など、工程が煩雑であり表面実装に向かないという欠点
があった。
電容量が小さいため、信号系回路に使用されてきた。し
かし、その構造が、図１０に示すように、マイクロギャ
ップ５を設けて対向する主電極３及び補助電極４を、ガ
ラス管１でガラス封入し、リード線２を引き出す構造の
ため、プリント基板への実装にあたっては、リード線２
の切断、曲げ加工、プリント基板穴への挿入、半田付け
など、工程が煩雑であり表面実装に向かないという欠点
があった。
【０００５】図１１、図１２に、従来の制限抵抗型サー
ジ吸収素子を示す。これは、従来の放電式サージ吸収素
子に抵抗体７を直列に接続して対応したものである。
ジ吸収素子を示す。これは、従来の放電式サージ吸収素
子に抵抗体７を直列に接続して対応したものである。
【０００６】
【発明が解決しようとする課題】しかし、この従来の放
電型サージ吸収素子は、表面実装するための工程が煩雑
であるという欠点に加え、部品点数が増え、実装面積が
大きくなるという欠点があった。
電型サージ吸収素子は、表面実装するための工程が煩雑
であるという欠点に加え、部品点数が増え、実装面積が
大きくなるという欠点があった。
【０００７】従って、本発明は、放電型サージ吸収素子
と抵抗体を接続して使用する従来の制限抵抗型サージ吸
収素子の欠点を解消し、実装面積が小さく、かつ表面実
装が容易で、かつ、製造も容易なサージ吸収素子及びそ
の製造方法を提供することを目的とする。
と抵抗体を接続して使用する従来の制限抵抗型サージ吸
収素子の欠点を解消し、実装面積が小さく、かつ表面実
装が容易で、かつ、製造も容易なサージ吸収素子及びそ
の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、外部電極間の
素子内部に、放電空間を有するサージ吸収素子におい
て、前記放電空間はマイクロギャップにより形成され、
該マイクロギャップと直列に接続する抵抗体を設けたサ
ージ吸収素子である。
素子内部に、放電空間を有するサージ吸収素子におい
て、前記放電空間はマイクロギャップにより形成され、
該マイクロギャップと直列に接続する抵抗体を設けたサ
ージ吸収素子である。
【０００９】また、本発明は、シート状の絶縁性セラミ
ック層を、グリーンシート法または印刷法により形成
し、次に、絶縁性セラミック層上に内部電極、及び抵抗
体を印刷法により形成し、放電空間となる孔を剪断加工
またはレーザー加工によって形成し、その各々のシート
を圧着後、一体焼結する上記サージ吸収素子の製造方法
である。
ック層を、グリーンシート法または印刷法により形成
し、次に、絶縁性セラミック層上に内部電極、及び抵抗
体を印刷法により形成し、放電空間となる孔を剪断加工
またはレーザー加工によって形成し、その各々のシート
を圧着後、一体焼結する上記サージ吸収素子の製造方法
である。
【００１０】
【発明の実施の形態】以下、発明の実施の形態について
図面を参照しながら説明する。
図面を参照しながら説明する。
【００１１】（第１の実施の形態）まず、図１、図２、
図３により、本発明の第１の実施の形態のサージ吸収素
子について説明する。
図３により、本発明の第１の実施の形態のサージ吸収素
子について説明する。
【００１２】図１は、本発明のサージ吸収素子１１の外
観斜視図を示す。図２は、このサージ吸収素子の分解図
を示す。また、図３は、サージ吸収素子の断面図を示
し、図３（ａ）はサージ吸収素子の横断面図を示し、図
３（ｂ）はサージ吸収素子の縦断面図を示す。
観斜視図を示す。図２は、このサージ吸収素子の分解図
を示す。また、図３は、サージ吸収素子の断面図を示
し、図３（ａ）はサージ吸収素子の横断面図を示し、図
３（ｂ）はサージ吸収素子の縦断面図を示す。
【００１３】図１、図２、図３より、上下の絶縁セラミ
ックス層１２および抵抗・内部電極を印刷した絶縁性セ
ラミックス層１４は、主成分Ｎａ２０・Ｂ２０３・Ｓｉ
０２のガラスを６０重量％添加したステアタイトを用い
た。これら絶縁性セラミックス層１２，１４は、グリー
ンシート法で作製した。内部電極２２は、主電極１６と
してＡｇ−３０％Ｐｄ、補助電極１７として導電生酸化
物のＬａ−Ｓｒ−ＭｎＯ３を使用し、印刷法で作製し
た。
ックス層１２および抵抗・内部電極を印刷した絶縁性セ
ラミックス層１４は、主成分Ｎａ２０・Ｂ２０３・Ｓｉ
０２のガラスを６０重量％添加したステアタイトを用い
た。これら絶縁性セラミックス層１２，１４は、グリー
ンシート法で作製した。内部電極２２は、主電極１６と
してＡｇ−３０％Ｐｄ、補助電極１７として導電生酸化
物のＬａ−Ｓｒ−ＭｎＯ３を使用し、印刷法で作製し
た。
【００１４】抵抗体１８は、酸化ルテニウムを使用し、
図に示したパターンでスクリーン印刷した。また、孔１
５は、せん断加工で作製した。その各々を１１０℃で熱
圧着し、その後、酸素雰囲気中において８５０℃で一体
焼成した。外部電極１９には、Ａｇ電極を用い６００℃
で焼きつけた。
図に示したパターンでスクリーン印刷した。また、孔１
５は、せん断加工で作製した。その各々を１１０℃で熱
圧着し、その後、酸素雰囲気中において８５０℃で一体
焼成した。外部電極１９には、Ａｇ電極を用い６００℃
で焼きつけた。
【００１５】なお、絶縁性セラミックス材、内部電極
材、外部電極材、ガラス材、抵抗材は、実施の形態に記
載したものに限るものではない。第１の実施の形態にお
いて、マイクロギャップ２１は１つであるが、対象とな
るサージによってマイクロギャップの数を増加すること
が可能である。このようにして、表面実装可能なサージ
吸収素子を得た。
材、外部電極材、ガラス材、抵抗材は、実施の形態に記
載したものに限るものではない。第１の実施の形態にお
いて、マイクロギャップ２１は１つであるが、対象とな
るサージによってマイクロギャップの数を増加すること
が可能である。このようにして、表面実装可能なサージ
吸収素子を得た。
【００１６】この第１の実施の形態において、マイクロ
ギャップ２１のギャップ長は約１００μｍで、直流放電
開始電圧は約１０００Ｖであった。また、この素子に５
００ｐＦ−５００Ω−１０ｋＶの静電気を２０００回印
加したところ、放電開始電圧のばらつきは、±３０％以
内に収まり、絶縁抵抗も１０１０Ω以上であった。
ギャップ２１のギャップ長は約１００μｍで、直流放電
開始電圧は約１０００Ｖであった。また、この素子に５
００ｐＦ−５００Ω−１０ｋＶの静電気を２０００回印
加したところ、放電開始電圧のばらつきは、±３０％以
内に収まり、絶縁抵抗も１０１０Ω以上であった。
【００１７】（第２の実施の形態）次に、本発明の第２
の実施の形態によるサージ吸収素子について説明する。
の実施の形態によるサージ吸収素子について説明する。
【００１８】図４は、抵抗体１８をサージ吸収素子の上
部に引き出したサージ吸収素子２３の斜視図を示す。図
５は、抵抗体１８をサージ吸収素子の上部に引き出した
サージ吸収素子２３の分解図である。また、図６は、サ
ージ吸収素子の断面図を示し、図６（ａ）は、サージ吸
収素子の横断面図を示し、図６（ｂ）は、サージ吸収素
子の縦断面図を示す。
部に引き出したサージ吸収素子２３の斜視図を示す。図
５は、抵抗体１８をサージ吸収素子の上部に引き出した
サージ吸収素子２３の分解図である。また、図６は、サ
ージ吸収素子の断面図を示し、図６（ａ）は、サージ吸
収素子の横断面図を示し、図６（ｂ）は、サージ吸収素
子の縦断面図を示す。
【００１９】図４、図５、図６より、抵抗体１８を印刷
した絶縁セラミックス層２４、孔１５により、空き抵抗
体１８を印刷した絶縁セラミックス層２５、抵抗・内部
電極を印刷した絶縁性セラミックス層２６、及び絶縁性
セラミックス層１２は、主成分Ｎａ２０・Ｂ２０３・Ｓ
ｉ０２のガラスを６０重量％添加したステアタイトを用
い、印刷法で作製した。また、孔１５は、せん断加工に
より作製した。
した絶縁セラミックス層２４、孔１５により、空き抵抗
体１８を印刷した絶縁セラミックス層２５、抵抗・内部
電極を印刷した絶縁性セラミックス層２６、及び絶縁性
セラミックス層１２は、主成分Ｎａ２０・Ｂ２０３・Ｓ
ｉ０２のガラスを６０重量％添加したステアタイトを用
い、印刷法で作製した。また、孔１５は、せん断加工に
より作製した。
【００２０】内部電極２２は、主電極１６としてＡｇ−
３０％Ｐｄ、補助電極１７として導電性酸化物のＬａ−
Ｓｒ−ＭｎＯ３を使用した。抵抗体１８は、酸化ルテニ
ウムを使用し、図に示したパターンでスクリーン印刷し
た。その各々を１１０℃で熱圧着した。その後、酸素雰
囲気中において８５０℃で一体焼成した。外部電極１９
は、Ａｇ電極を６００℃で焼きつけた。
３０％Ｐｄ、補助電極１７として導電性酸化物のＬａ−
Ｓｒ−ＭｎＯ３を使用した。抵抗体１８は、酸化ルテニ
ウムを使用し、図に示したパターンでスクリーン印刷し
た。その各々を１１０℃で熱圧着した。その後、酸素雰
囲気中において８５０℃で一体焼成した。外部電極１９
は、Ａｇ電極を６００℃で焼きつけた。
【００２１】なお、絶縁性セラミックス層材、内部電極
材、外部電極材、ガラス材、抵抗体材は、本実施の形態
に限るものではない。また、マイクロギャップ２１は１
つであるが、対象となるサージによってマイクロギャッ
プの数を増加することが可能である。
材、外部電極材、ガラス材、抵抗体材は、本実施の形態
に限るものではない。また、マイクロギャップ２１は１
つであるが、対象となるサージによってマイクロギャッ
プの数を増加することが可能である。
【００２２】上記の本実施の形態において、ギャップ長
は約１００μｍで、直流放電開始電圧は約１０００Ｖで
あった。また、この素子に５００ｐＦ−５００Ω−１０
ｋＶの静電気を２０００回印加したところ、放電開始電
圧のばらつきは±３０％以内に収まり、絶縁抵抗も１０
１０Ω以上であった。
は約１００μｍで、直流放電開始電圧は約１０００Ｖで
あった。また、この素子に５００ｐＦ−５００Ω−１０
ｋＶの静電気を２０００回印加したところ、放電開始電
圧のばらつきは±３０％以内に収まり、絶縁抵抗も１０
１０Ω以上であった。
【００２３】また、抵抗体１８を外部に引き出すことに
より、サージ吸収側と制限抵抗側の区別が明瞭となり、
実装する際の取り付け方向の過ちを大幅に削減できる効
果も有している。
より、サージ吸収側と制限抵抗側の区別が明瞭となり、
実装する際の取り付け方向の過ちを大幅に削減できる効
果も有している。
【００２４】（第３の実施の形態）次に、本発明の第３
の実施の形態によるサージ吸収素子について説明する。
の実施の形態によるサージ吸収素子について説明する。
【００２５】図７は、放電電極が上下対向するサージ吸
収素子の外観斜視図を示す。また、図８は、図７のサー
ジ吸収素子の分解図を示す。また、図９は、本実施の形
態のサージ吸収素子の断面図を示し、図９（ａ）は、そ
の横断面図を示し、図９（ｂ）は、縦断面図を示す。
収素子の外観斜視図を示す。また、図８は、図７のサー
ジ吸収素子の分解図を示す。また、図９は、本実施の形
態のサージ吸収素子の断面図を示し、図９（ａ）は、そ
の横断面図を示し、図９（ｂ）は、縦断面図を示す。
【００２６】上下の絶縁性セラミックス層１２、内部電
極２２を印刷した絶縁性セラミックス層２８、及び抵抗
体１８及び内部電極２２を印刷した絶縁性セラミックス
層２９は、主成分Ｎａ２０・Ｂ２Ｏ３・Ｓｉ０２のガラ
スを６０重量％添加したステアタイトを用い、印刷法で
作製した。孔１５は、せん断加工により作製した。内部
電極２２は、Ａｇ−３０％Ｐｄを使用し、抵抗体１８は
酸化ルテニウムを使用し、図に示したパターンでスクリ
ーン印刷した。その各々を１１０℃で熱圧着し、その
後、酸素雰囲気中において８５０℃で一体焼成した。外
部電極１９は、Ａｇ電極を６００℃で焼きつけた。
極２２を印刷した絶縁性セラミックス層２８、及び抵抗
体１８及び内部電極２２を印刷した絶縁性セラミックス
層２９は、主成分Ｎａ２０・Ｂ２Ｏ３・Ｓｉ０２のガラ
スを６０重量％添加したステアタイトを用い、印刷法で
作製した。孔１５は、せん断加工により作製した。内部
電極２２は、Ａｇ−３０％Ｐｄを使用し、抵抗体１８は
酸化ルテニウムを使用し、図に示したパターンでスクリ
ーン印刷した。その各々を１１０℃で熱圧着し、その
後、酸素雰囲気中において８５０℃で一体焼成した。外
部電極１９は、Ａｇ電極を６００℃で焼きつけた。
【００２７】なお、絶縁性セラミックス層材、内部電極
材、外部電極材、ガラス材、抵抗体材は、本実施の形態
に限るものではない。本実施の形態において、マイクロ
ギャップ２１は１つであるが、対象となるサージによっ
てマイクロギャップの数を増加することが可能である。
材、外部電極材、ガラス材、抵抗体材は、本実施の形態
に限るものではない。本実施の形態において、マイクロ
ギャップ２１は１つであるが、対象となるサージによっ
てマイクロギャップの数を増加することが可能である。
【００２８】本実施の形態において、ギャップ長さは約
５０μｍで、直流放電開始電圧は約６００Ｖであった。
また、この素子に５００ｐＦ−５００Ω−１０ｋＶの静
電気を２０００回印加したところ、放電開始電圧のぱら
つきは±３０％以内に収まり、絶縁抵抗も１０１０Ω以
上あった。
５０μｍで、直流放電開始電圧は約６００Ｖであった。
また、この素子に５００ｐＦ−５００Ω−１０ｋＶの静
電気を２０００回印加したところ、放電開始電圧のぱら
つきは±３０％以内に収まり、絶縁抵抗も１０１０Ω以
上あった。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
従来サージ吸収素子と同等のサージ寿命特性を有し、安
価で、しかも、従来品よりも実装面積の小さい、表面実
装型のサージ吸収素子及びその製造方法が提供できる。
従来サージ吸収素子と同等のサージ寿命特性を有し、安
価で、しかも、従来品よりも実装面積の小さい、表面実
装型のサージ吸収素子及びその製造方法が提供できる。
【図１】本発明の第１の実施の形態によるサージ吸収素
子の外観斜視図。
子の外観斜視図。
【図２】本発明の第１の実施の形態によるサージ吸収素
子の分解図。
子の分解図。
【図３】本発明の第１の実施の形態によるサージ吸収素
子の断面図。図３（ａ）は、本サージ吸収素子の横断面
図、図３（ｂ）は、本サージ吸収素子の縦断面図。
子の断面図。図３（ａ）は、本サージ吸収素子の横断面
図、図３（ｂ）は、本サージ吸収素子の縦断面図。
【図４】本発明の第２の実施の形態によるサージ吸収素
子の外観斜視図。
子の外観斜視図。
【図５】本発明の第２の実施の形態によるサージ吸収素
子の分解図。
子の分解図。
【図６】本発明の第２の実施の形態によるサージ吸収素
子の断面図。図６（ａ）は、本サージ吸収素子の横断面
図、図６（ｂ）は、本サージ吸収素子の縦断面図。
子の断面図。図６（ａ）は、本サージ吸収素子の横断面
図、図６（ｂ）は、本サージ吸収素子の縦断面図。
【図７】本発明の第３の実施の形態によるサージ吸収素
子の外観斜視図。
子の外観斜視図。
【図８】本発明の第３の実施の形態によるサージ吸収素
子の分解図。
子の分解図。
【図９】本発明の第３の実施の形態によるサージ吸収素
子の断面図。図９（ａ）は、本サージ吸収素子の横断面
図、図９（ｂ）は、本サージ吸収素子の縦断面図。
子の断面図。図９（ａ）は、本サージ吸収素子の横断面
図、図９（ｂ）は、本サージ吸収素子の縦断面図。
【図１０】従来のマイクロギャップ式サージ吸収素子を
示す図。
示す図。
【図１１】従来の制限抵抗付きサージ吸収素子を示す
図。
図。
【図１２】従来の制限抵抗付きサージ吸収素子を示す
図。
図。
１ ガラス管 ２ リード線 ３，１６ 主電極 ４，１７ 補助電極 ５，２１ マイクロギャップ ６ ケース ７，１８ 抵抗素子 ８ 放電式サージ吸収素子 ９ 充填材 １１，２３，２７ サージ吸収素子 １２，１３，１４，２４，２５，２６，２８，２９
絶縁性セラミックス層 １５ 孔 １９ 外部電極 ２０ 放電空間 ２２ 内部電極
絶縁性セラミックス層 １５ 孔 １９ 外部電極 ２０ 放電空間 ２２ 内部電極
Claims (2)
- 【請求項１】 外部電極間の素子内部に、放電空間を有
するサージ吸収素子において、前記放電空間はマイクロ
ギャップにより形成され、該マイクロギャップと直列に
接続する抵抗体を設けたことを特徴とするサージ吸収素
子。 - 【請求項２】 シート状の絶縁性セラミック層を、グリ
ーンシート法または印刷法により形成し、次に、絶縁性
セラミック層上に内部電極、及び抵抗体を印刷法により
形成し、放電空間となる孔を剪断加工またはレーザー加
工によって形成し、その各々のシートを圧着後、一体焼
結すること特徴とする請求項１記載のサージ吸収素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11165248A JP2000353583A (ja) | 1999-06-11 | 1999-06-11 | サージ吸収素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11165248A JP2000353583A (ja) | 1999-06-11 | 1999-06-11 | サージ吸収素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000353583A true JP2000353583A (ja) | 2000-12-19 |
Family
ID=15808705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11165248A Pending JP2000353583A (ja) | 1999-06-11 | 1999-06-11 | サージ吸収素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000353583A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008220146A (ja) * | 2007-03-02 | 2008-09-18 | Giga-Byte Technology Co Ltd | サージ保護回路およびコネクタ並びにそれを用いる電子機器 |
| WO2009136535A1 (ja) * | 2008-05-08 | 2009-11-12 | 株式会社 村田製作所 | Ｅｓｄ保護機能内蔵基板 |
| CN108238582A (zh) * | 2018-01-10 | 2018-07-03 | 北京理工大学 | 一种应用于引信的微尺度mems能量疏导器件及其制备方法 |
-
1999
- 1999-06-11 JP JP11165248A patent/JP2000353583A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008220146A (ja) * | 2007-03-02 | 2008-09-18 | Giga-Byte Technology Co Ltd | サージ保護回路およびコネクタ並びにそれを用いる電子機器 |
| WO2009136535A1 (ja) * | 2008-05-08 | 2009-11-12 | 株式会社 村田製作所 | Ｅｓｄ保護機能内蔵基板 |
| EP2280458A1 (en) * | 2008-05-08 | 2011-02-02 | Murata Manufacturing Co. Ltd. | Substrate incorporating esd protection function |
| CN102017339A (zh) * | 2008-05-08 | 2011-04-13 | 株式会社村田制作所 | 内置esd保护功能的基片 |
| KR101199681B1 (ko) | 2008-05-08 | 2012-11-08 | 가부시키가이샤 무라타 세이사쿠쇼 | Ｅｓｄ 보호 기능 내장 기판 |
| JP5093345B2 (ja) * | 2008-05-08 | 2012-12-12 | 株式会社村田製作所 | Ｅｓｄ保護機能内蔵基板 |
| EP2280458A4 (en) * | 2008-05-08 | 2013-03-06 | Murata Manufacturing Co | SUBSTRATE WITH INTEGRATED PROTECTION AGAINST ELECTROSTATIC DISCHARGE |
| US8693157B2 (en) | 2008-05-08 | 2014-04-08 | Murata Manufacturing Co., Ltd. | Substrate including an ESD protection function |
| CN108238582A (zh) * | 2018-01-10 | 2018-07-03 | 北京理工大学 | 一种应用于引信的微尺度mems能量疏导器件及其制备方法 |
| CN108238582B (zh) * | 2018-01-10 | 2020-07-10 | 北京理工大学 | 一种应用于引信的微尺度mems能量疏导器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001043954A (ja) | サージ吸収素子及びその製造方法 | |
| JP2006295080A (ja) | 積層型チップバリスタ | |
| JP2001143846A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| JP2000277229A (ja) | 表面実装型サージ吸収素子の製造方法 | |
| JP2000353583A (ja) | サージ吸収素子及びその製造方法 | |
| JP2001076840A (ja) | 積層チップ型サージ吸収素子 | |
| JP3303025B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| JPH11265808A (ja) | サージ吸収素子及びその製造方法 | |
| JP2000188169A (ja) | サ―ジ吸収素子 | |
| JP2000311764A (ja) | サージ吸収素子及びその製造方法 | |
| JP2000077162A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JP2000077163A (ja) | 表面実装型サージ吸収素子 | |
| JP2001185322A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JP2001267037A (ja) | サージ吸収素子及びその製造方法 | |
| JP2001006840A (ja) | サージ吸収素子及びその製造方法 | |
| JP5304998B2 (ja) | サージアブソーバ及びその製造方法 | |
| JP2001143845A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| JP3885965B2 (ja) | 面実装型チップネットワーク部品 | |
| JPH0883670A (ja) | チップ型サージアブソーバ | |
| JP3231350B2 (ja) | コンデンサネットワーク | |
| JPH06260302A (ja) | チップ型ｐｔｃサーミスタ | |
| JPH11354248A (ja) | 表面実装型サージ吸収素子 | |
| JP2001210445A (ja) | チップ型サージ吸収素子およびその製造方法 | |
| JP2000268935A (ja) | 表面実装型サージ吸収素子 | |
| JPH11354247A (ja) | 表面実装型サージ吸収素子 |