JP5971416B2 - Esd保護装置 - Google Patents
Esd保護装置 Download PDFInfo
- Publication number
- JP5971416B2 JP5971416B2 JP2015523917A JP2015523917A JP5971416B2 JP 5971416 B2 JP5971416 B2 JP 5971416B2 JP 2015523917 A JP2015523917 A JP 2015523917A JP 2015523917 A JP2015523917 A JP 2015523917A JP 5971416 B2 JP5971416 B2 JP 5971416B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- insulating layer
- esd protection
- via conductor
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/20—Means for starting arc or facilitating ignition of spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
- H05F3/00—Carrying-off electrostatic charges
- H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/026—Spark gaps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、ESD保護装置に関するものである。「ESD」とは静電気放電(Electro-Static Discharge)である。ESDは、帯電した導電性の物体、たとえば人体が他の導電性の物体に接触したり十分に接近したりしたときに激しい放電が発生する現象である。「ESD保護装置」とは、静電気放電が生じた際に電荷をGNDに逃がし、回路を保護するための装置である。
従来、ESDすなわち静電気放電から電子機器を保護するためにESD保護装置が広く用いられている。
ESD保護装置が使用される回路の一例を図13に示す。保護されるべき回路(以下「被保護回路」という。)502と端子503とが電気的に接続されている。被保護回路502は、たとえばIC(Integrated Circuit)などである。端子503は、コネクタなどにおいて導電体が外部に露出した部分を意味する。被保護回路502と端子503とを接続する配線の途中から分岐する配線の先にESD保護装置501が接続されている。ESD保護装置501および被保護回路502はそれぞれ接地されている。図13に示すように、ESD保護装置501の内部の放電電極間は、通常状態では電流が流れない状態となっている。端子503にたとえば人体が接触または十分に接近したことによってESDが生じた場合、端子503に高電圧が印加されることとなる。このとき、このままでは、過電圧が被保護回路502に印加され、矢印92に示すように電流が流れてしまう。しかし、ESD保護装置501の放電電極間で放電が生じれば、その放電によって矢印91の向きに電流が流れるので、被保護回路502には過電圧は印加されないこととなる。すなわち、被保護回路502は守られることとなる。
たとえば特開2009−238563号公報(特許文献1)には、「過電圧保護部品」と称して、絶縁体からなる基体の内部に放電部としての空洞が形成され、この空洞の内部で放電電極同士が対向している構造が記載されている。特許文献1には、放電電極は、印刷、めっきなどによって形成されるものであることが記載されている。
たとえば特開2001−217057号公報(特許文献2)には、「チップ型サージ吸収素子」と称して、絶縁性セラミック焼結体の内部で内部電極が対向している構造が記載されている。内部電極同士に挟まれるように放電空間が形成されている。特許文献2には、放電空間にカーボンペーストをスクリーン印刷で充填し、焼結時に焼失させたことが記載されている。
特許文献1では、放電電極は印刷、めっきなどによって形成されるものであるので、放電電極は絶縁体の表面に付着した薄い導電膜である。放電時には、この放電電極に電子が衝突することとなるが、電子が衝突した衝撃によって放電電極が剥がれるおそれがある。特許文献1では、絶縁シートに開口部を設けて、この開口部に放電部形成材としてアクリル樹脂を充填し、焼成工程においてこのアクリル樹脂が蒸発することによって、空洞を得ている。このように空洞が形成され、なおかつ、空洞を挟んで対向する放電電極は印刷などによって形成されているので、放電電極間のギャップを小さくすること、すなわち、狭ギャップ化は十分に図ることができていなかった。
特許文献2においても、チップ型サージ吸収素子は、印刷法、グリーンシート法によって作製されることとなっており、放電電極間の狭ギャップ化は十分に図ることができていなかった。
そこで、本発明は、放電電極間のさらなる狭ギャップ化を図ることができ、放電電極の剥がれの問題を低減することができるようなESD保護装置を提供することを目的とする。
上記目的を達成するため、本発明に基づくESD保護装置は、第1絶縁層と、上記第1絶縁層に隣接して重ねられた第2絶縁層と、上記第1絶縁層を厚み方向に貫通する第1ビア導体と、上記第1絶縁層と上記第2絶縁層との間において上記第1ビア導体に接するように設けられた空洞を含む放電ギャップ部と、上記第1絶縁層の上記放電ギャップ部とは反対側の面に配置され、上記第1ビア導体に電気的に接続されている第1配線と、上記第2絶縁層のいずれかの面に配置され、少なくとも上記放電ギャップ部を挟んで上記第1ビア導体に対向する部分を含む第2配線とを備え、上記第1ビア導体の厚みは、上記第1絶縁層の厚みよりも小さい。
本発明によれば、放電電極間のさらなる狭ギャップ化を図ることができ、放電電極の剥がれの問題を低減することができる。
絶縁シートを積層してESD保護装置を作製する場合、絶縁シートの1層分を空洞として、放電部を形成することが考えられる。しかし、これでは、絶縁シートの厚みによって空洞の厚みがほぼ決まってしまい、十分な狭ギャップ化を図ることができない。
同一面内において隣接する放電電極を配置することによって左右に並ぶ放電電極同士の間にギャップを形成することも考えられるが、このような放電電極を印刷で形成する場合、印刷のにじみによって、放電電極の平面的に見た外形線が安定しないので、短絡を避けるためにクリアランスを大きくとらざるを得ず、その結果、小さなギャップを正確に形成することはできなかった。特に、ギャップとして20μm程度より小さなギャップを狙う場合には、安定して正確に形成することができなかった。
一方、印刷によって膜を形成する場合のその膜の厚みに関しては、ばらつきが少ない。厚み方向にはにじみの問題もほぼない。印刷によって形成される膜の厚みは、ペーストの固形分量や、ペーストの吐出量によって制御することが可能である。
これらの事情を考慮して、発明者は、以下の発明をなすに至った。
(実施の形態1)
図1を参照して、本発明に基づく実施の形態1におけるESD保護装置について説明する。
(実施の形態1)
図1を参照して、本発明に基づく実施の形態1におけるESD保護装置について説明する。
図1に示すように、本実施の形態におけるESD保護装置101は、第1絶縁層2aと、第1絶縁層2aに重ねられた第2絶縁層2bと、第1絶縁層2aを厚み方向に貫通する第1ビア導体6aと、第1絶縁層2aと第2絶縁層2bとの間において第1ビア導体6aに接するように設けられた放電ギャップ部10と、第1絶縁層2aの放電ギャップ部10とは反対側の面に配置され、第1ビア導体6aに電気的に接続されている第1配線7aと、第2絶縁層2bのいずれかの面に配置され、少なくとも放電ギャップ部10を挟んで第1ビア導体6aに対向する部分を含む第2配線7bとを備える。
第1絶縁層2aおよび第2絶縁層2bは、たとえばセラミック層である。図1に示した例では、放電ギャップ部10は、放電補助電極4と空洞5とを含む。
本実施の形態におけるESD保護装置101の構成であれば、後述するように、放電ギャップ部の構造をペーストの印刷によって作成することができる。この構成であれば、放電ギャップ部の厚みを、印刷する層の厚みによって制御することができる。第1ビア導体6aと第2ビア導体6bとがそれぞれ放電電極に相当する。放電電極の形態はこれに限るものではなく、放電電極同士は放電ギャップ部10を挟んで互いに対向する構造となっていればよい。ここで例示しているESD保護装置101においては、一方の放電電極としての第1ビア導体6aと他方の放電電極としての第2ビア導体6bとが放電ギャップ部10を挟んで互いに対向する構造となっている。放電ギャップ部10の詳細については後述する。
放電電極となる第1ビア導体6aは、印刷ではなく孔への導電ペーストの充填という方法により形成することができるので、十分な厚みを有するものとなる。したがって、放電電極として印刷された薄膜が付着している構成と異なり、放電が繰り返されたとしても放電電極が容易に剥がれてなくなるものではない。
本実施の形態では、放電電極間のさらなる狭ギャップ化を図ることができ、さらに放電電極の剥がれの問題を低減することができる。
本実施の形態で示したように、第1ビア導体6aは、放電ギャップ部10に近い側が細くなったテーパ形状を有することが好ましい。この構成を採用することにより、第1ビア導体6aの内部のうち放電ギャップ部10に近い側で電荷密度を高めることができ、その結果、放電電極間の放電が生じやすくなるからである。また、このテーパ形状の向きにより、放電電極の剥がれはさらに抑えられる。
本実施の形態で示したように、第2絶縁層2bを厚み方向に貫通し、厚み方向の一方の端が第2配線7bに電気的に接続され、他方の端が放電ギャップ部10に接する第2ビア導体6bを備え、第2ビア導体6bは、放電ギャップ部10を介して第1ビア導体6aに対向し、第2配線7bは、第2絶縁層2bの放電ギャップ部10とは反対側の面に配置されることが好ましい。この構成を採用することにより、放電電極となる2つのビア導体で放電ギャップ部10を挟み込む構造が得られるので、放電電極間の放電が生じやすくなる。
本実施の形態で示したように、第2ビア導体6bは、放電ギャップ部10に近い側が細くなったテーパ形状を有することが好ましい。この構成を採用することにより、第2ビア導体6bの内部のうち放電ギャップ部10に近い側で電荷密度を高めることができ、その結果、放電電極間の放電が生じやすくなるからである。
本実施の形態で示したように、放電ギャップ部10には、放電補助電極4が配置されていることが好ましい。この構成を採用することにより、放電補助電極4の作用により放電が生じやすくなるからである。放電ギャップ部10のさらなる詳細については、この後の製造方法の説明の中で述べる。
放電ギャップ部10は、平面的に見て空洞5を中心としてその周囲を放電補助電極4が取り囲んだ構造を含むことが好ましい。また、放電補助電極4は、半導体セラミック粒子を含むことが好ましい。さらに、放電補助電極4は、絶縁性材料で被覆された導電性粒子を含むことが好ましい。これらの構成を採用することにより、放電ギャップ部10に放電が生じやすくなるからである。
図1に示したESD保護装置101の製造方法について説明する。ESD保護装置101の積層する前の状態を図2に示す。ESD保護装置101は、複数の絶縁体シートを積層することによって作製する。絶縁体シートは、たとえばセラミックシートであるが、セラミックシートに限らず、他の種類の絶縁体シートであってもよい。以下では、ESD保護装置101に含まれる絶縁層がセラミック層である場合を例にとって説明する。
第1絶縁層2aとなるべきセラミックシートに孔をあけて導電ペースト16aを充填する。導電ペースト16aはのちに第1ビア導体6aとなるべきものである。一方、第2絶縁層2bとなるべきセラミックシートに孔をあけて導電ペースト16bを充填する。セラミックシートに対してどちらの面から孔をあけるかによって、形成される孔のテーパ形状の向きが定まるので、どちらの面から孔をあけるかによって、最終的に形成されるビア導体のテーパ形状の向きは適宜選択することができる。導電ペースト16a,16bは、たとえば金属ペーストである。
第1絶縁層2aの上面に、放電補助電極材料14を印刷する。第2絶縁層2bの下面に、空洞形成ペースト15を印刷する。このようにして、第1絶縁層2aおよび第2絶縁層2bは、図2に示される状態となる。図2に示した例では、放電補助電極材料14は環状に印刷され、空洞形成ペースト15は、放電補助電極材料14の環の内側に入るような位置に印刷されている。
なお、放電補助電極材料14とは、焼成することによって放電補助電極を形成しうる材料である。これは、たとえば絶縁性のセラミック粉末に半導体セラミック粉末を混合したものであってもよい。あるいは、放電補助電極材料14は、絶縁性材料で被覆された導電性粒子であってもよい。「絶縁性材料で被覆された導電性粒子」といった場合、「被覆」は完全な被覆であっても不完全な被覆であってもよい。被覆は、導電性粒子の表面に非常に小さな絶縁性粒子が付着している構成であってもよい。あるいは、絶縁性皮膜内に導電性粒子が収納されている、いわゆるコア−シェル構造の粒子であってもよい。「導電性粒子」とは、たとえばCuの粒子であってもよい。この他に、たとえばAu、Al、Ag、Niなどの導電性材料の粒子を適宜用いることができる。導電性粒子を被覆する「絶縁性材料」とは、たとえばAl2O3であってもよい。「半導体セラミック粉末」としては、たとえばSiCのような炭化物や、MnO、NiO、CoO、CuOなどのような遷移金属の酸化物などの半導体セラミックスからなるセラミック粉末を好適に用いることができる。半導体セラミック粉末は、たとえばSiCの粒子をSiO2で被覆したものであってもよい。放電補助電極材料14は、半導体セラミック粉末と、絶縁性材料で被覆された導電性粒子とを混合したものであってもよい。
空洞形成ペースト15とは、焼成温度において消失しうる材料である。これは、たとえば焼成温度において消失しうる樹脂のビーズを主材料として含む材料であってもよい。このような条件を満たす樹脂としては、たとえばアクリル樹脂、ポリスチレン樹脂などを挙げることができる。空洞形成ペースト15は、これらの合成樹脂ビーズを必要に応じてバインダ樹脂、溶媒などを混合することによって得ることができる。
空洞形成ペースト15の主材料は、樹脂には限定されない。焼成温度において消失しうる固体の材料であれば樹脂以外であってもよい。たとえばある程度の硬度を有するワックスなどを用いてもよい。また、空洞形成ペースト15の主材料はビーズ状のものに限定されない。たとえば柱状の樹脂材料を用いることもでき、形状は限定されない。
図2に示したように、第1絶縁層2aの下側には絶縁層2cが重ねられる。第2絶縁層2bの上側には絶縁層2dが重ねられる。ここで示す例では、絶縁層2c,2dも第1絶縁層2a、第2絶縁層2bと同様にセラミックシートである。
絶縁層2cの上面には、のちに第1配線7aとなるべき導電ペースト層17aを形成しておく。絶縁層2dの下面には、のちに第2配線7bとなるべき導電ペースト層17bを形成しておく。導電ペースト層17a,17bは、絶縁層の表面に導電ペーストを印刷することによって形成することができる。
この例では、合計4層のセラミックシートを積層することによって、ESD保護装置を作製することが前提となっていたが、全体の層数はこれに限らない。
図2に示すように、下から順に絶縁層2c、第1絶縁層2a、第2絶縁層2b、絶縁層2dと積層して、これらを一体的に焼成する。その結果、全体が一体化し、図1に示したようなESD保護装置101を得ることができる。
焼成の際に、放電補助電極材料14は放電補助電極4となり、空洞形成ペースト15は消失して空洞5となる。焼成の際に、導電ペースト層17aは、第1配線7aとなり、導電ペースト層17bは、第2配線7bとなる。
(実施の形態2)
図3を参照して、本発明に基づく実施の形態2におけるESD保護装置について説明する。
図3を参照して、本発明に基づく実施の形態2におけるESD保護装置について説明する。
図3に示すように、本実施の形態におけるESD保護装置102は、基本的には実施の形態1で説明したESD保護装置101と同様の構成となっている。放電ギャップ部10において、実施の形態1のESD保護装置101では、空洞5は下方にいくにつれて細くなる形状であったが、本実施の形態では、空洞5は逆に上方にいくにつれて細くなる形状となっている。本実施の形態では、放電補助電極4の形状も実施の形態1に比べて若干異なっている。ただし、本実施の形態においても、放電ギャップ部10は、平面的に見て空洞5を中心としてその周囲を放電補助電極4が取り囲んだ構造となっている。
本実施の形態で示したESD保護装置102においても、実施の形態1と同様の効果を得ることができる。
本実施の形態におけるESD保護装置102の積層する前の状態を図4に示す。実施の形態1で図2によって示したものと類似しているが、本実施の形態では、放電ギャップ部10となるべき材料を別々の面に印刷するのではなく、1つの面に合わせて印刷している。すなわち、放電補助電極材料14および空洞形成ペースト15がいずれも第1絶縁層2aの上面に印刷されている。この場合、第1絶縁層2aの上面のうち導電ペースト16aの上面に対応する位置の平面的に見た中心にまず空洞形成ペースト15を印刷し、その後、空洞形成ペースト15を取り囲む環状となるように放電補助電極材料14を印刷している。図4に示すように、各絶縁層を用意し、これらを積層し、一体的に焼成することによって、図3に示したようなESD保護装置102を得ることができる。
(実施の形態3)
図5を参照して、本発明に基づく実施の形態3におけるESD保護装置について説明する。
図5を参照して、本発明に基づく実施の形態3におけるESD保護装置について説明する。
図5に示すように、本実施の形態におけるESD保護装置103は、基本的には実施の形態2で説明したESD保護装置102と同様の構成となっている。ただし、ESD保護装置102と異なって、第2絶縁層2bに設けられた第2ビア導体6bが上方にいくほど細くなる向きのテーパ形状を有している。すなわち、第2ビア導体6bは、放電ギャップ部10に近い側が太くなったテーパ形状を有する。
本実施の形態では、第2ビア導体6bの放電ギャップ部10側の端における電荷の集中度合いに関しては、実施の形態2に比べて劣るが、それ以外の点においては、本発明の実施の形態としてある程度の効果を得ることができる。
本実施の形態におけるESD保護装置103は、図6に示すように複数の絶縁層を積層することによって作製することができる。この場合、第1絶縁層2aの第1ビア導体6aと第2絶縁層2bの第2ビア導体6bとでテーパ形状の向きを揃えることができる。したがって、積層時に一方の絶縁層を反転させる必要がないので、積層作業が容易である。
(実施の形態4)
図7を参照して、本発明に基づく実施の形態4におけるESD保護装置について説明する。
図7を参照して、本発明に基づく実施の形態4におけるESD保護装置について説明する。
図7に示すように、本実施の形態におけるESD保護装置104は、基本的には実施の形態1で説明したESD保護装置101と同様の構成となっている。ただし、放電ギャップ部10の全体が放電補助電極4となっている。
本実施の形態によっても、放電電極間のさらなる狭ギャップ化を図ることができ、放電電極の剥がれの問題を低減することができる。
本実施の形態のような構成は、積層前の第1絶縁層2aの上面に十分な量の放電補助電極材料14を印刷し、空洞形成ペーストは印刷しないでおくことにより、得ることができる。放電補助電極材料14は、第1絶縁層2aの上面の代わりに、第2絶縁層2bの下面に印刷することとしてもよい。あるいは、第1絶縁層2aの上面と第2絶縁層2bの下面との両方に印刷することとしてもよい。
なお、本実施の形態で示したように、放電ギャップ部10の全体が放電補助電極4となっている構成よりも、実施の形態1で示したように、放電ギャップ部10の中に放電補助電極4と空洞5との両方を設けた構成の方が、放電補助電極4にかかる負荷を軽減することができるので、好ましい。
(実施の形態5)
図8を参照して、本発明に基づく実施の形態5におけるESD保護装置について説明する。
図8を参照して、本発明に基づく実施の形態5におけるESD保護装置について説明する。
図8に示すように、本実施の形態におけるESD保護装置105は、基本的には実施の形態1で説明したESD保護装置101と同様の構成となっている。ただし、放電ギャップ部10の全体が空洞5となっている。本実施の形態で示したように、放電ギャップ部10が空洞5であってもよい。
本実施の形態によっても、放電電極間のさらなる狭ギャップ化を図ることができ、放電電極の剥がれの問題を低減することができる。実施の形態1のように放電補助電極4を設けた方が、放電が生じやすくなり、放電開始電圧を下げることができるので好ましいが、本実施の形態においても、本発明の一応の効果を得ることができる。
本実施の形態のような構成は、積層前の第1絶縁層2aの上面に十分な量の放空洞形成ペースト15を印刷し、放電補助電極材料は印刷しないでおくことにより、得ることができる。空洞形成ペースト15は、第1絶縁層2aの上面の代わりに、第2絶縁層2bの下面に印刷することとしてもよい。あるいは、第1絶縁層2aの上面と第2絶縁層2bの下面との両方に印刷することとしてもよい。
ここまでの各実施の形態で説明してきたように、第1ビア導体6aと第2ビア導体6bとが放電ギャップ部10を介して互いに対向する構造は、第1絶縁層2aと第2絶縁層2bとを合わせた絶縁層2層分の厚みの中に、厚み方向に並ぶようにして収まっていることが好ましい。この構成を採用することにより、装置全体の厚みを抑えつつ、狭ギャップ化を図ることができる。さらに、この場合の放電ギャップ部10には、放電補助電極4が配置されていることが好ましい。本発明によれば、放電補助電極を含めても絶縁層2層分の厚みの中に収めることも可能である。
ここまで、第1ビア導体6aの他に第2ビア導体6bを備える構成のものについて説明してきたが、本発明にとって第2ビア導体6bは必須ではない。次に、第2ビア導体6bがない実施の形態について説明する。
(実施の形態6)
図9を参照して、本発明に基づく実施の形態6におけるESD保護装置について説明する。
図9を参照して、本発明に基づく実施の形態6におけるESD保護装置について説明する。
図9に示すように、本実施の形態におけるESD保護装置106は、第1絶縁層2aと、第1絶縁層2aに重ねられた第2絶縁層2bと、第1絶縁層2aを厚み方向に貫通する第1ビア導体6aと、第1絶縁層2aと第2絶縁層2bとの間において第1ビア導体6aに接するように設けられた放電ギャップ部10と、第1絶縁層2aの放電ギャップ部10とは反対側の面に配置され、第1ビア導体6aに電気的に接続されている第1配線7aと、第2絶縁層2bのいずれかの面に配置され、少なくとも放電ギャップ部10を挟んで第1ビア導体6aに対向する部分を含む第2配線7bとを備える。
第2配線7bが「第2絶縁層2bのいずれかの面に配置されている」というのは、実施の形態1〜5で示したように第2絶縁層2bを貫通するように第2ビア導体6bが存在する場合には、第2配線7bが第2絶縁層2bの上面にあってもよいが、本実施の形態で示すように第2絶縁層2bに第2ビア導体6bが存在しない場合には、第2配線7bが第2絶縁層2bの下面にあるという趣旨である。すなわち、少なくとも本実施の形態においては、第2配線7bは第2絶縁層2bの下面に配置されている。
本実施の形態では、第1ビア導体6aと第2配線7bとがそれぞれ放電電極に相当する。ここで例示しているESD保護装置106においては、一方の放電電極としての第1ビア導体6aと他方の放電電極としての第2配線7bとが放電ギャップ部10を挟んで互いに対向する構造となっている。
放電ギャップ部10の内容については、実施の形態1〜5で説明したいずれの考え方を適用してもよい。
本実施の形態によっても、放電電極間のさらなる狭ギャップ化を図ることができ、放電電極の剥がれの問題を低減することができる。
実施の形態1〜5で示したように第2絶縁層2bを貫通するように第2ビア導体6bを設けてこれを放電電極とし、ビア導体同士が対向する構成とした方が、ビア導体の厚み方向に突出した形状を利用して先端に電荷を集中させやすいので、放電が生じやすい。すなわち、そのようにした方が開始電圧を下げやすく好ましい。しかし、本実施の形態で示したようにビア導体が放電ギャップ部の片側にのみ存在する構成であっても、本発明としてのある程度の効果を得ることができる。
本実施の形態におけるESD保護装置106は、図10に示すように複数の絶縁層を積層することによって作製することができる。この場合、第2絶縁層2bには孔をあけたり導電ペーストを充填したりする必要がない。したがって、工程数を減らすことができるという点で好都合である。
(実験例)
ESDに対する放電応答性を調べるために、本発明または従来技術に基づく複数通りのESD保護装置を試料I〜Vとして用意し、IEC(International Electrotechnical Commission)の規格の一種であるIEC61000−4−2に定められている静電気放電イミュニティ試験を行なった。
ESDに対する放電応答性を調べるために、本発明または従来技術に基づく複数通りのESD保護装置を試料I〜Vとして用意し、IEC(International Electrotechnical Commission)の規格の一種であるIEC61000−4−2に定められている静電気放電イミュニティ試験を行なった。
試料Iは、実施の形態1で示したESD保護装置101である。
試料IIは、実施の形態2で示したESD保護装置102である。
試料IIは、実施の形態2で示したESD保護装置102である。
試料IIIは、実施の形態3で示したESD保護装置102である。
試料IVは、実施の形態6で示したESD保護装置106である。
試料IVは、実施の形態6で示したESD保護装置106である。
試料Vは、従来技術に基づくESD保護装置であり、図11に示すESD保護装置100である。ESD保護装置100は、絶縁層としてセラミック層を積層したものであり、ESD保護装置100は、第1配線7aと第2配線7bとを含んでいる。第1配線7aの先端と第2配線7bの先端とは貫通孔9の内部空間を介して互いに対向するようになっている。図11に示した構造は、図12に示すように、絶縁層を積層して得た。すなわち、貫通孔9を形成した絶縁層2fを用意し、導電ペースト17a,17bをそれぞれ印刷した絶縁層2c,2dの間に絶縁層2fを挟み込むように配置する。さらに、絶縁層2dの上側に何も形成していない絶縁層2eを重ね、これら合計4層を一体的に焼成した。こうして、図11に示したESD保護装置100を得た。
静電気放電イミュニティ試験として、接触放電にて8kVの電圧を印加して試料の放電電極間で放電が生じるか否かを調べた。試料の放電電極間で放電が生じたか否かは、被保護回路に電圧が印加されるか否かで判断することができる。試料の放電電極間の放電開始電圧の程度は、被保護回路で検出されるピーク電圧によって判断することができる。被保護回路で検出されるピーク電圧が小さいほど、試料の働きが優れていることを意味する。
評価結果としては、以下のようにそれぞれ表示することとした。
ピーク電圧が350V未満のものを、特に良好であるとして「A」とランク付けする。
ピーク電圧が350V未満のものを、特に良好であるとして「A」とランク付けする。
ピーク電圧が350V以上500V未満のものを、良好であるとして「B」とランク付けする。
ピーク電圧が500V以上600V未満のものを、「C」とランク付けする。
ピーク電圧が600Vを超えるものを、不良であるとして「D」とランク付けする。
ピーク電圧が600Vを超えるものを、不良であるとして「D」とランク付けする。
評価結果を表1の「ESD放電応答性」の欄に示す。
さらに、ESDに対する繰返し耐性を調べるために、入力端子503への接触放電で8kVの電圧の印加を100回行なって、その後で再び静電気放電イミュニティ試験によって放電応答性を調べた。このときの評価結果を表1の「ESD繰返し耐性」の欄に示す。
総合判定は、ESD放電応答性とESD繰返し耐性との2つの評価結果に基づいて、優、良、可、不可の4段階で評価した。
表1に示すように、試料I〜IIIは、初期状態において放電応答性が特に良好であった。試料IおよびIIは、繰返し耐性も特に良好であった。したがって、試料IおよびIIは、総合判定を「優」とした。
試料IIIは、初期状態における放電応答性は特に良好であるが、繰返し耐性は、試料IおよびIIに比べて劣っていた。そこで、試料IIIの総合判定は「良」とした。試料IIIは試料IおよびIIに次いで優れているといえる。
試料IVは、総合判定は「可」であり、試料I〜IIIに比べて劣るが、従来技術に基づく試料Vに比べれば優れているので、この場合もある程度は本発明の効果が得られているといえる。
試料Vは、初期状態における放電応答性は600V未満であったが、繰返し耐性が不良であり、総合判定としては「不可」となった。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
本発明は、ESD保護装置に利用することができる。
2a 第1絶縁層、2b 第2絶縁層、2c,2d,2e 絶縁層、4 放電補助電極、5 空洞、6a 第1ビア導体、6b 第2ビア導体、7a 第1配線、7b 第2配線、10 放電ギャップ部、14 放電補助電極材料、15 空洞形成ペースト、16a,16b 導電ペースト、17a,17b 導電ペースト層、91,92 矢印、100 (従来技術に基づく)ESD保護装置、101,102,103,104,105,106 ESD保護装置、501 (一般的な)ESD保護装置、502 被保護回路、503 端子。
Claims (11)
- 第1絶縁層と、
前記第1絶縁層に隣接して重ねられた第2絶縁層と、
前記第1絶縁層を厚み方向に貫通する第1ビア導体と、
前記第1絶縁層と前記第2絶縁層との間において前記第1ビア導体に接するように設けられた空洞を含む放電ギャップ部と、
前記第1絶縁層の前記放電ギャップ部とは反対側の面に配置され、前記第1ビア導体に電気的に接続されている第1配線と、
前記第2絶縁層のいずれかの面に配置され、少なくとも前記放電ギャップ部を挟んで前記第1ビア導体に対向する部分を含む第2配線とを備え、
前記第1ビア導体の厚みは、前記第1絶縁層の厚みよりも小さい、ESD保護装置。 - 前記第1ビア導体は、前記放電ギャップ部に近い側が細くなったテーパ形状を有する、請求項1に記載のESD保護装置。
- 前記第2絶縁層を厚み方向に貫通し、厚み方向の一方の端が前記第2配線に電気的に接続され、他方の端が前記放電ギャップ部に接する第2ビア導体を備え、前記第2ビア導体は、前記放電ギャップ部を介して第1ビア導体に対向し、前記第2配線は、前記第2絶縁層の前記放電ギャップ部とは反対側の面に配置される、請求項1または2に記載のESD保護装置。
- 前記第2ビア導体は、前記放電ギャップ部に近い側が細くなったテーパ形状を有する、請求項3に記載のESD保護装置。
- 前記放電ギャップ部が空洞である、請求項1から4のいずれかに記載のESD保護装置。
- 前記放電ギャップ部には、放電補助電極が配置されている、請求項1から4のいずれかに記載のESD保護装置。
- 前記放電ギャップ部は、平面的に見て空洞を中心としてその周囲を放電補助電極が取り囲んだ構造を含む、請求項1から4のいずれかに記載のESD保護装置。
- 前記放電補助電極は、半導体セラミック粒子を含む、請求項6または7に記載のESD保護装置。
- 前記放電補助電極は、絶縁性材料で被覆された導電性粒子を含む、請求項6または7に記載のESD保護装置。
- 前記第1ビア導体と前記第2ビア導体とが前記放電ギャップ部を介して互いに対向する構造は、前記第1絶縁層と前記第2絶縁層とを合わせた絶縁層2層分の厚みの中に、厚み方向に並ぶようにして収まっている、請求項3または4に記載のESD保護装置。
- 前記放電ギャップ部には、放電補助電極が配置されている、請求項10に記載のESD保護装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013131771 | 2013-06-24 | ||
JP2013131771 | 2013-06-24 | ||
PCT/JP2014/063166 WO2014208215A1 (ja) | 2013-06-24 | 2014-05-19 | Esd保護装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5971416B2 true JP5971416B2 (ja) | 2016-08-17 |
JPWO2014208215A1 JPWO2014208215A1 (ja) | 2017-02-23 |
Family
ID=52141567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015523917A Active JP5971416B2 (ja) | 2013-06-24 | 2014-05-19 | Esd保護装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9826611B2 (ja) |
JP (1) | JP5971416B2 (ja) |
CN (3) | CN107257087B (ja) |
WO (1) | WO2014208215A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6102579B2 (ja) * | 2013-07-03 | 2017-03-29 | 株式会社村田製作所 | Esd保護装置 |
CN107112726B (zh) * | 2015-02-10 | 2019-01-29 | 株式会社村田制作所 | 静电放电保护构造体以及其制造方法 |
CN207368416U (zh) * | 2015-06-15 | 2018-05-15 | 株式会社村田制作所 | Esd保护装置 |
WO2016208383A1 (ja) * | 2015-06-22 | 2016-12-29 | 株式会社村田製作所 | Esd保護装置およびesd保護装置の製造方法 |
JP6274361B2 (ja) * | 2015-07-01 | 2018-02-07 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
JP6399226B2 (ja) * | 2015-07-28 | 2018-10-03 | 株式会社村田製作所 | Esd保護デバイス |
CN108695685A (zh) * | 2017-03-29 | 2018-10-23 | 卓英社有限公司 | 芯片型过电压吸收器 |
JP2022185854A (ja) * | 2021-06-03 | 2022-12-15 | Tdk株式会社 | 過渡電圧保護デバイス |
CN114243455B (zh) * | 2021-12-08 | 2023-07-04 | 北京纳米能源与系统研究所 | 一种应用于能量管理电路的薄膜放电开关 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102355A (ja) * | 1994-09-30 | 1996-04-16 | Mitsubishi Materials Corp | 放電型サージアブソーバ |
JP2001185322A (ja) * | 1999-12-28 | 2001-07-06 | Tokin Corp | 表面実装型サージ吸収素子およびその製造方法 |
WO2011096335A1 (ja) * | 2010-02-04 | 2011-08-11 | 株式会社 村田製作所 | Esd保護装置の製造方法及びesd保護装置 |
WO2012043576A1 (ja) * | 2010-09-30 | 2012-04-05 | Tdk株式会社 | 静電気対策素子 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185332A (ja) * | 1999-12-28 | 2001-07-06 | Nok Corp | 面状発熱体の製造方法 |
JP2001217057A (ja) | 2000-02-07 | 2001-08-10 | Tokin Corp | チップ型サージ吸収素子およびその製造方法 |
JP2009238563A (ja) | 2008-03-27 | 2009-10-15 | Panasonic Corp | 過電圧保護部品、これを用いた電気回路および過電圧保護方法 |
WO2010061550A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
JP2011119568A (ja) | 2009-12-07 | 2011-06-16 | Panasonic Corp | 過電圧保護部品およびその製造方法 |
JP5521830B2 (ja) * | 2010-06-30 | 2014-06-18 | 株式会社村田製作所 | Esd保護デバイス |
WO2012090730A1 (ja) * | 2010-12-27 | 2012-07-05 | 株式会社村田製作所 | Esd保護装置及びその製造方法 |
JP5459295B2 (ja) * | 2011-03-14 | 2014-04-02 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
US9228451B2 (en) * | 2011-05-03 | 2016-01-05 | Pratt & Whitney Canada Corp. | Gas turbine engine module adapter to a carrier |
-
2014
- 2014-05-19 CN CN201710645908.1A patent/CN107257087B/zh active Active
- 2014-05-19 WO PCT/JP2014/063166 patent/WO2014208215A1/ja active Application Filing
- 2014-05-19 CN CN201710645903.9A patent/CN107394587B/zh active Active
- 2014-05-19 CN CN201480035868.3A patent/CN105324891B/zh active Active
- 2014-05-19 JP JP2015523917A patent/JP5971416B2/ja active Active
-
2015
- 2015-11-24 US US14/950,565 patent/US9826611B2/en active Active
-
2017
- 2017-10-16 US US15/784,280 patent/US10219362B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102355A (ja) * | 1994-09-30 | 1996-04-16 | Mitsubishi Materials Corp | 放電型サージアブソーバ |
JP2001185322A (ja) * | 1999-12-28 | 2001-07-06 | Tokin Corp | 表面実装型サージ吸収素子およびその製造方法 |
WO2011096335A1 (ja) * | 2010-02-04 | 2011-08-11 | 株式会社 村田製作所 | Esd保護装置の製造方法及びesd保護装置 |
WO2012043576A1 (ja) * | 2010-09-30 | 2012-04-05 | Tdk株式会社 | 静電気対策素子 |
Also Published As
Publication number | Publication date |
---|---|
CN107394587B (zh) | 2019-05-10 |
CN107257087B (zh) | 2020-01-03 |
US20180049302A1 (en) | 2018-02-15 |
CN107257087A (zh) | 2017-10-17 |
US10219362B2 (en) | 2019-02-26 |
US9826611B2 (en) | 2017-11-21 |
US20160081172A1 (en) | 2016-03-17 |
WO2014208215A1 (ja) | 2014-12-31 |
JPWO2014208215A1 (ja) | 2017-02-23 |
CN107394587A (zh) | 2017-11-24 |
CN105324891A (zh) | 2016-02-10 |
CN105324891B (zh) | 2017-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5971416B2 (ja) | Esd保護装置 | |
US8724284B2 (en) | Electrostatic protection component | |
KR101254212B1 (ko) | Esd 보호 디바이스 | |
US8711537B2 (en) | ESD protection device and method for producing the same | |
JP5167967B2 (ja) | 静電気対策部品の製造方法 | |
KR20120062821A (ko) | Esd 보호 디바이스 및 그 제조 방법 | |
JP5877317B2 (ja) | 過電圧保護部品および過電圧保護部品用の過電圧保護材料 | |
JP2007265713A (ja) | 静電気保護材料ペーストおよびそれを用いた静電気対策部品 | |
JPWO2009069270A1 (ja) | 静電気対策部品およびその製造方法 | |
JP2009117735A (ja) | 静電気対策部品およびその製造方法 | |
JP5757372B2 (ja) | Esd保護デバイス | |
JP6102579B2 (ja) | Esd保護装置 | |
JP2010027636A (ja) | 静電気対策部品 | |
JP6428938B2 (ja) | Esd保護装置 | |
JP2010097791A (ja) | 過電圧保護部品 | |
CN107112726B (zh) | 静电放电保护构造体以及其制造方法 | |
JP5614563B2 (ja) | Esd保護デバイスの製造方法 | |
JP2013219019A (ja) | 静電気対策素子 | |
JP2010231909A (ja) | 過電圧保護部品およびその製造方法 | |
JP2011258490A (ja) | 過電圧保護部品およびその製造方法 | |
JP2009147315A (ja) | 静電気対策部品 | |
JP2009194130A (ja) | 静電気対策部品 | |
JP2010232246A (ja) | 過電圧保護部品 | |
JP2010086841A (ja) | 過電圧保護部品およびその製造方法 | |
JP2016058183A (ja) | 静電気対策素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5971416 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |