JP3489627B2

JP3489627B2 - チップ型サージアブソーバ

Info

Publication number: JP3489627B2
Application number: JP2001077909A
Authority: JP
Inventors: 恒太郎能勢
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2001-03-19
Filing date: 2001-03-19
Publication date: 2004-01-26
Anticipated expiration: 2019-01-26
Also published as: JP2001291573A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電話機、ファクシミ
リ、電話交換機、モデム等の通信機器用の電子機器に印
加されるサージ電圧を吸収する、プリント回路基板に表
面実装可能なチップ型サージアブソーバに関する。更に
詳しくは、マイクロギャップを有する一対の対向電極が
不活性ガスとともに封止（hermetic seal）されたチッ
プ型サージアブソーバに関するものである。

【０００２】

【従来の技術】従来、ハーメチックシールしたマイクロ
ギャップ式サージアブソーバとして、図７及び図８に示
すようなサージアブソーバ９ａ及び９ｂが知られてい
る。２つのサージアブソーバ９ａ及び９ｂに内蔵される
ギャップ式サージ吸収素子１は、導電性皮膜１ａで被包
した円柱状のセラミック素体１ｂの中央に円周方向に皮
膜１ａを２分割する幅数１０μｍのマイクロギャップ１
ｃを形成し、このセラミック素体１ｂの両端に一対のキ
ャップ電極１ｄ，１ｅを冠着して作られる。マイクロギ
ャップ１ｃにより２分割した皮膜間に電気的絶縁が図ら
れる。図７に示すように、サージアブソーバ９ａは、サ
ージ吸収素子１を絶縁性を保つ管４内に収容してサージ
吸収素子１の両端に一対の封止電極２，３を配置し、こ
れらの封止電極２，３をキャップ電極１ｄ，１ｅに電気
的に接続し同時に管４の内部にＡｒガスのような不活性
ガス５を封入して作られる。封止電極２，３にはそれぞ
れリード線６，７が接続される。

【０００３】図８に示すように、サージアブソーバ９ｂ
は、ギャップ式サージ吸収素子１をその両端のキャップ
電極１ｄ，１ｅに接続したリード線６，７とともにガラ
ス管８で封止して作られる。ガラス管８にはＡｒガスの
ような不活性ガス５が封入される。上記サージアブソー
バ９ａ又は９ｂでは雷サージ等に起因してリード線６，
７に異常電圧が印加すると、最初に円柱状のセラミック
素体１ｂを被包する導電性皮膜１ａに沿ってグロー放電
が起こり、最終的に一対のキャップ電極１ｄ，１ｅ間で
のアーク放電に移行してサージ電圧を吸収する。

【０００４】上記サージアブソーバ９ａ又は９ｂは、電
子機器の一対の入力線路にこの電子機器に並列に接続さ
れ、電子機器の使用電圧より高い電圧で動作するように
構成される。即ち、上記サージアブソーバはその放電開
始電圧より低い電圧では抵抗値の高い抵抗体であるが、
印加電圧がその放電開始電圧以上のときには数１０Ω以
下の抵抗値の低い抵抗体になる。電子機器に雷サージ等
の数ｋＶ〜数１０ｋＶのサージ電圧が瞬間的に印加され
ると、上記サージアブソーバが放電し、このサージ電圧
を吸収して電子機器を保護するようになっている。電子
機器の前段にこの種のサージアブソーバを設けないと、
異常電圧（サージ）が電子機器内に侵入し、絶縁破壊等
を起こさせ、電子機器の動作不良等を発生させる。

【０００５】

【発明が解決しようとする課題】しかし、上記サージア
ブソーバ９ａ及び９ｂは形状が円筒になるためにチップ
化が非常に困難であって、プリント回路基板の表面に実
装できない欠点があった。またサージ吸収素子１を絶縁
管４やガラス管８で封止するため、形状が大きくなる不
具合があった。更にカッタやレーザビームで導電性皮膜
１ａでカットすることにより、マイクロギャップ１ｃを
形成するため、放電開始電圧、応答電圧等を所望の値に
調整することが比較的困難であって、量産しにくい問題
点があった。本発明の目的は、雷サージのような瞬間的
なサージ電圧を吸収することに加えて、マイクロギャッ
プの調整が容易で放電開始電圧、応答電圧を所望の値に
調整し得るチップ型サージアブソーバを提供することに
ある。本発明の別の目的は、プリント回路基板に表面実
装可能であって、製造が簡単で、小型化し易く量産性に
優れたチップ型サージアブソーバを提供することにあ
る。

【０００６】

【課題を解決するための手段】請求項１に係る発明は、
図１、図２、図５及び図６に示すように、絶縁性のある
第１チップ体１１と絶縁性のある第２チップ体１２とが
一体的に接合された接合チップ体１３と、接合チップ体
１３の接合界面にマイクロギャップ１４を有するように
形成された一対の対向電極１６，１７と、第１チップ体
１１又は第２チップ体１２のマイクロギャップ１４に臨
む位置に形成され内部に不活性ガスが封入された凹部１
１ａ又は１２ａとを備えたチップ型サージアブソーバの
改良である。

【０００７】その特徴ある構成は、更に図３に示すよう
に、第１チップ体１１又は第２チップ体１２に凹部１１
ａ又は１２ａを挟むように形成された一対の貫通孔２１
ａ，２１ａ又は２２ａ，２２ａと、一対の対向電極１
６，１７に接続するように一対の貫通孔２１ａ，２１ａ
又は２２ａ，２２ａに充填された導電性材料２５と、一
対の貫通孔２１ａ，２１ａ又は２２ａ，２２ａを含む孔
周辺部を被覆するように接合チップ体１３の外面両端部
に設けられ導電性材料２５を介して一対の対向電極１
６，１７にそれぞれ接続された一対の電極層１８ａ，１
９ａと、一対の電極層１８ａ，１９ａ上に形成されたＳ
ｎ又はＳｎ／Ｐｂからなるはんだバンプ１８ｂ，１９ｂ
とを備え、一対の対向電極１６，１７の対向する各端部
の形状が櫛形に形成され、その櫛形端部がかみ合うよう
に配置されたところにある。

【０００８】ここで、図１及び図２は、第２チップ体１
２に凹部１２ａが形成され、第１チップ体１１に一対の
貫通孔２１ａ，２１ａが形成されたチップ型サージアブ
ソーバ１０を示す。また、図５は、第２チップ体１２に
凹部１２ａと一対の貫通孔２２ａ，２２ａがそれぞれ形
成されたチップ型サージアブソーバ２０を示し、図６
は、第１チップ体１１に凹部１１ａと一対の貫通孔２１
ａ，２１ａがそれぞれ形成されたチップ型サージアブソ
ーバ３０を示す。図３（ｂ）は電極１６及び１７の対向
する各端部の形状が櫛形であり、図３（ｄ）は電極１６
及び１７が櫛形とヤリ形の複合形である場合を示す。ま
た図３（ｆ）に示す例では図３（ｂ）の櫛形の各先端を
鈍らせた電極１６及び１７を示す。この請求項１に係る
チップ型サージアブソーバ１０、２０及び３０では、一
対の端子電極１８及び１９が接続された線路に継続して
過電圧又は過電流が侵入すると、凹部１４内に位置する
対向電極１６及び１７のマイクロギャップ間で放電を生
じる。この放電の発熱による対向電極の損傷程度が甚だ
しくなり、ギャップ間隔が広がる。この結果、サージア
ブソーバ１０〜３０は致命的な熱損傷になり得る前にそ
の抵抗値は高まって放電開始電圧及び放電維持電圧が過
電圧より高くなり、放電は停止する。そして、電極１６
及び１７の対向する各端部の形状を櫛形にすることによ
りその電極１６，１７間の対向距離を長くして、局部高
電圧による電極破壊を防止する。

【０００９】請求項２に係る発明は、請求項１に係る発
明であって、第１チップ体１１及び第２チップ体１２の
いずれか一方又は双方が透明又は半透明のチップ体から
なる請求チップ型サージアブソーバである。この請求項
２に係るチップ型サージアブソーバ１０、２０及び３０
では、サージアブソーバの放電状況をサージアブソーバ
の外部から観察できる。

【００１０】

【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて詳しく説明する。 (a) 第１基板及び第２基板本発明の第１チップ体１１及び第２チップ体１２をそれ
ぞれ作り出す第１基板２１及び第２基板は絶縁性のある
基板である。これらの基板としては、絶縁性ガラス基
板、アルミナ、ムライト等の絶縁性セラミック基板、又
はシリコンウェーハが例示される。このシリコンウェー
ハはドーパントを実質的に含まない抵抗率が１０００〜
１００００ｃｍΩのものが選ばれる。このシリコンウェ
ーハを用いれば既存の半導体チップの製造装置を利用し
て安価にチップ型サージアブソーバを作製することがで
きる。第１基板及び第２基板のいずれか一方又は双方に
上記例示した基板が用いられる。第１基板及び第２基板
は一方又は双方が透明又は半透明体からなることが、サ
ージアブソーバの放電状況をサージアブソーバの外部か
ら観察できるので、好ましい。この透明体としてはガラ
ス基板の他、ＰＬＺＴ、透明アルミナのような可視光線
を透過するセラミック焼結体から作られたセラミック基
板が挙げられる。

【００１１】(b) 凹部及び貫通孔基板の凹部１１ａ，１２ａ及び貫通孔２１ａ，２２ａ
は、凹部や貫通孔を形成しようとする部分を残してそれ
以外をマスキングした後、スパッタリング、レーザ光等
のドライエッチングにより形成するか、或いは凹部や貫
通孔を形成しようとする部分を残してそれ以外をレジス
ト膜で被覆した後、基板を浸食するエッチャントにより
ウエットエッチングにより形成する。また基板がシリコ
ンウェーハの場合、凹部や貫通孔を同様にレーザドリル
もしくはケミカル（化学）エッチング、又はこれらを複
合することにより形成することができる。これらの凹部
及び貫通孔は、図１や図５に示す接合チップ体１３が得
られるように、基板に所定の間隔で複数個形成される。
即ち第１基板と第２基板を接合したときに１個の凹部を
中心にしてこの凹部を一対の貫通孔が挟むように形成さ
れる（図４（ａ）〜（ｇ））。

【００１２】(c) 第１電極パターン及び第２電極パター
ン第１電極パターン２６及び第２電極パターン２７はＡ
ｕ，Ａｇ，Ａｇ／Ｐｄ，Ｃｕ等を含む導電性ペーストを
スクリーン印刷等によりコーティングする厚膜形成法に
より、又はこれらの金属をスパッタリング法、蒸着法、
イオンプレーティング法、めっき法、ＣＶＤ法等の薄膜
形成法により形成する。これらの厚膜又は薄膜形成法に
より一対の対向電極１６及び１７となる第１電極パター
ンを形成することにより、マイクロギャップ１４の調整
が容易になり、そのマイクロギャップ１４を調整するこ
とにより放電開始電圧、応答電圧を所望の値に調整する
ことができる。

【００１３】一対の対向電極１６及び１７となる第１電
極パターンは、上記厚膜又は薄膜形成法により、図３
（ｂ），（ｄ）及び（ｆ）に示すような種々の電極パタ
ーンが形成される。これらの電極１６，１７の間に形成
されるマイクロギャップ１４のギャップ幅ｗ（図３
（ａ））はギャップの形状に応じてまた所望の放電開始
電圧、応答電圧の値に応じて０．１μｍ〜１０００μｍ
の範囲から決められる。ギャップ１４の形状、即ちギャ
ップを形成する電極１６及び１７の対向する各端部の形
状は、図３（ｂ）では櫛形であり、図３（ｄ）は図３
（ｂ）と図３（ｃ）に示すヤリ形の複合形である。図３
（ｆ）に示す例では図３（ｂ）の櫛形の各先端を鈍らせ
ることにより電極１６，１７間の対向距離を長くして、
局部高電圧による電極破壊を防止する。

【００１４】(d) 基板の接合と不活性ガスの封入第１基板２１及び第２基板２２の接合は、先ずマイクロ
ギャップ１４が凹部１１ａ又は１２ａの中心に位置する
ように位置決めして行われる。接合方法としては、第一
の方法では第１電極パターンをＡｕ導体で作り、同時に
気密封止するために両基板の接合面をメタライズした
後、両基板を４００℃程度の温度で熱圧着する。第二の
方法では基板にガラス基板を用いる場合、両基板を重ね
合わせた後、これをカーボンヒータにより熱軟化させる
ことにより接合する。また第三の方法では両基板をエポ
キシ系接着剤、はんだ、ろう材等により接合する。凹部
に不活性ガスを封入するため、接合時の雰囲気は不活性
ガス雰囲気で行われる。この凹部に封入される不活性ガ
スは、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，Ｎ₂及びＣＯ₂ガ
スからなる群から１種又は２種以上選ばれたガスであ
る。

【００１５】(e) チップ化と端子電極の形成接合した両基板は、凹部が中央に位置するようにかつ凹
部を形成した間隔でダイヤモンドブレードによりダイシ
ングしてチップ化される。得られた接合チップ体１３は
直方体を形成する。このチップ化により第２電極パター
ン２７からは一対の電極層１８ａ及び１９ａが作り出さ
れる。そして、図１、図２、図５及び図６に示すように
この電極層１８ａ及び１９ａの上にはＳｎ又はＳｎ／Ｐ
ｂからなるはんだバンプ１８ｂ及び１９ｂが設けられ、
この一対の電極層１８ａ及び１９ａ及びはんだバンプ１
８ｂ及び１９ｂにより一対の端子電極１８及び１９が形
成される。なお、これらのはんだバンプは第２電極パタ
ーンを形成した直後にダイシングする前に形成しておい
てもよい。

【００１６】このように構成された本発明のチップ型サ
ージアブソーバ１０〜３０は、一対の端子電極１８及び
１９が接続された線路に継続して過電圧又は過電流が侵
入すると、凹部１４内に位置する対向電極１６及び１７
のマイクロギャップ間で放電を生じる。この放電の発熱
による対向電極の損傷程度が甚だしくなり、ギャップ間
隔が広がる。この結果、サージアブソーバ１０〜３０は
致命的な熱損傷になり得る前にその抵抗値は高まって放
電開始電圧及び放電維持電圧が過電圧より高くなり、放
電は停止する。

【００１７】

【実施例】次に、本発明の実施例を比較例とともに図面
に基づいて詳しく説明する。＜比較例１＞図１及び図２に示すギャップ式のチップ型サージアブソ
ーバ１０を図４に基づいて製造した。先ず、絶縁性のあ
る厚さ０．６ｍｍのシリコンウェーハ２２の表面にｔ＝
１．５７ｍｍの等間隔で複数の凹部１２ａを形成した。
この間隔ｔｍｍが接合チップ体１３の長さに相応する。
具体的には図４（ａ）及び（ｂ）に示すようにシリコン
ウェーハ２２の表面に凹部を形成しようとする部分に窓
孔２８ａが明けられたマスク２８をウェーハ２２の表面
を被覆し、ドライエッチングした。図４（ａ）におい
て、ｔ₁は０．５ｍｍ、ｔ₂は１．０７ｍｍである。一
方、絶縁性のある厚さ０．２ｍｍのガラス基板２１にｔ
＝１．５７ｍｍの間隔で複数対の貫通孔２１ａを形成し
た。具体的には図４（ｃ）及び（ｄ）に示すように貫通
孔を形成しようとする部分にレーザドリルとケミカルエ
ッチングを行うことにより直径０．２ｍｍの貫通孔２１
ａをあけた。図４（ｃ）において、２９はレジスト膜、
２９ａはその孔であり、ｔ₃は０．６１ｍｍ、ｔ₄は０．
９６ｍｍである。

【００１８】図４（ｅ)に示すように、複数の貫通孔２
１ａに導電性材料であるＡｇポリイミド接着剤ペースト
２５を厚膜技術で充填印刷し、１８０℃３０分で硬化し
た。次いでガラス基板２１の表面にそれぞれ幅１０μｍ
のマイクロギャップ１４を有するように複数の第１電極
パターン２６を形成した。これは薄膜技術で導体膜を形
成した後、フォトエッチングでパターンニングすること
により行った。図４（ｆ）に示すように、ガラス基板２
１を裏返して、基板２１の裏面に貫通孔２１ａを含む孔
周辺部を被覆するように間隔をあけて第１電極パターン
と同じ方法で複数の第２電極パターン２７を形成した。
次いで、図４（ｇ）に示すように電極パターン２６，２
７をそれぞれ形成したガラス基板２１と凹部１２ａを形
成したシリコンウェーハ２２を凹部１２ａとマイクロギ
ャップ１４が対向するようにＡｒガスからなる不活性ガ
ス雰囲気中で一体的に接合した。接合にはエポキシ系接
着剤を用いた。これにより凹部１２内にＡｒガスが封入
された。図４（ｇ）の破線に示すように、接合したガラ
ス基板２１とシリコンウェーハ２２を凹部１２ａ毎にダ
イシングした。

【００１９】図４（ｈ）及び図１に示すように、このダ
イシングにより第１チップ体１１と第２チップ体１２か
らなる接合チップ体１３を作製した。第２電極パターン
２７により形成した電極層１８ａ，１９ａ（図２）の上
にははんだバンプ１８ｂ，１９ｂをそれぞれ形成した。
これにより接合チップ体１３の接合界面に一対の対向電
極１６，１７と、第１チップ体１１の外面両端部に電極
層１８ａ，１９ａとはんだバンプ１８ｂ，１９ｂからな
る一対の端子電極１８，１９とを形成した。一対の端子
電極１８，１９は貫通孔に充填された導電性材料を介し
て一対の対向電極１６，１７にそれぞれ接続された。こ
のチップ型サージアブソーバ１０は長さが約１．４２ｍ
ｍ、幅が約１．４２ｍｍ、高さが約０．８ｍｍであっ
た。

【００２０】＜比較例２＞図３（ａ）に示すギャップ幅ｗが１０μｍの電極パター
ンにより一対の対向電極１６，１７を形成した以外は、
比較例１と同一にしてチップ型サージアブソーバを作製
した。＜実施例１＞図３（ｂ）に示すギャップ幅ｗが１０μｍの電極パター
ンにより一対の対向電極１６，１７を形成した以外は、
比較例１と同一にしてチップ型サージアブソーバを作製
した。

【００２１】＜比較例３＞図７に示すギャップ式サージアブソーバ９ａを比較例３
とした。このサージアブソーバ９ａは導電性皮膜１ａで
被包した円柱状のセラミック素体１ｂの中央に円周方向
に皮膜１ａを２分割する幅３０μｍのマイクロギャップ
１ｃを形成し、このセラミック素体１ｂの両端に一対の
キャップ電極１ｄ，１ｅを冠着して作られた。サージア
ブソーバ９ａは、サージ吸収素子１を絶縁性を保つ管４
内に収容してサージ吸収素子１の両端に一対の封止電極
２，３を配置し、これらの封止電極２，３をキャップ電
極１ｄ，１ｅに電気的に接続し同時に管４の内部にＡｒ
ガス５を８００Ｔｏｒｒの圧力で封入して作られた。封
止電極２，３にはそれぞれリード線６，７が接続され
た。

【００２２】＜比較試験と評価＞実施例１と比較例１〜３のサージアブソーバについて、
それぞれ放電開始電圧、（１．２×５０）μｓｅｃ
１０ｋＶサージ電圧に対する応答電圧、絶縁抵抗及び
静電容量を測定し、過電圧・過電流の印加試験及び
サージ耐量試験を行った。過電圧・過電流の印加試
験はＡＣ６００Ｖ−３００ｍＡの過電圧・過電流を５分
間印加した。またサージ耐量試験は（８×２０）μｓ
ｅｃサージにて耐え得る電流値を測定した。その結果を
表１に示す。

【表１】

【００２３】表１から明らかなように、実施例１及び比
較例１及び比較例２のチップ型サージアブソーバは従来
のサージアブソーバ９ａと比べて放電性能は同等であっ
た。特にギャップ幅及びギャップ形状を変えることによ
り、放電開始電圧及び応答電圧を変えることができた。

【００２４】

【発明の効果】以上述べたように、本発明によれば、雷
サージのような瞬間的なサージ電圧を吸収することに加
えて、継続的な過電圧又は過電流の侵入があった場合に
は導電性セラミック薄膜の導電性皮膜が熱損傷して、ギ
ャップ間隔が広がることにより放電開始電圧及び放電維
持電圧が上昇し、サージアブソーバの異常発熱のみなら
ず、電子機器及びこの機器を搭載するプリント基板の熱
的損傷、発火等を防止することができる。また本発明の
サージアブソーバは従来のような円筒状の絶縁管でない
ため、チップ化が容易で小型化でき、占有スペースが僅
かで済み、組立が簡便で量産性に優れる。これによりプ
リント回路基板の表面に容易に実装することができる。
更にマイクロギャップをレーザ光やダイヤモンドブレー
ドで形成する従来法と比べて、本発明では薄膜又は厚膜
形成技術により形成するため、ギャップ形成時間を短縮
できるだけでなく、ギャップ幅及びギャップ形状を所望
の放電特性に応じて容易に最適なものにすることができ
る。

【図面の簡単な説明】

【図１】本発明のチップ型サージアブソーバの図２のＡ
−Ａ線断面図。

【図２】その平面図。

【図３】本発明の種々のギャップの形状を示す一対の対
向電極の平面図。

【図４】図１及び図２のチップ型サージアブソーバの製
造方法を示す断面図。

【図５】本発明の別のチップ型サージアブソーバを示す
図１に対応する断面図。

【図６】本発明の更に別のチップ型サージアブソーバを
示す図１に対応する断面図。

【図７】従来例のギャップ式サージアブソーバの中央縦
断面図。

【図８】別の従来例のギャップ式サージアブソーバの中
央縦断面図。

【符号の説明】

１０，２０，３０チップ型サージアブソーバ１１第１チップ体１１ａ，１２ａ凹部１２第２チップ体１３接合チップ体１４マイクロギャップ１６，１７対向電極１８ａ，１９ａ電極層１８ｂ，１９ｂはんだバンプ２１ａ，２２ａ貫通孔２５導電性材料

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01T 4/10 H01T 4/12

Claims

(57)【特許請求の範囲】

【請求項１】絶縁性のある第１チップ体(11)と絶縁性
のある第２チップ体(12)とが一体的に接合された接合チ
ップ体(13)と、前記接合チップ体(13)の接合界面にマイ
クロギャップ(14)を有するように形成された一対の対向
電極(16,17)と、前記第１チップ体(11)又は前記第２チ
ップ体(12)の前記マイクロギャップ(14)に臨む位置に形
成され内部に不活性ガスが封入された凹部(11a又は12a)
とを備えたチップ型サージアブソーバにおいて、前記第１チップ体(11)又は前記第２チップ体(12)に前記
凹部(11a又は12a)を挟むように形成された一対の貫通孔
(21a,21a又は22a,22a)と、前記一対の対向電極(16,17)に接続するように前記一対
の貫通孔(21a,21a又は22a,22a)に充填された導電性材料
(25)と、前記一対の貫通孔(21a,21a又は22a,22a)を含む孔周辺部
を被覆するように前記接合チップ体(13)の外面両端部に
設けられ前記導電性材料(25)を介して前記一対の対向電
極(16,17)にそれぞれ接続された一対の電極層(18a,19a)
と、前記一対の電極層(18a,19a)上に形成されたＳｎ又はＳ
ｎ／Ｐｂからなるはんだバンプ(18b,19b)とを備え、前記一対の対向電極(16,17)の対向する各端部の形状が
櫛形に形成され、その櫛形端部がかみ合うように配置されたことを特徴と
するチップ型サージアブソーバ。
【請求項２】第１チップ体(11)及び第２チップ体(12)
のいずれか一方又は双方が透明又は半透明のチップ体か
らなる請求項１記載のチップ型サージアブソーバ。