JP2004172207A - チップ型サージアブソーバ及びその製造方法 - Google Patents

チップ型サージアブソーバ及びその製造方法 Download PDF

Info

Publication number
JP2004172207A
JP2004172207A JP2002333666A JP2002333666A JP2004172207A JP 2004172207 A JP2004172207 A JP 2004172207A JP 2002333666 A JP2002333666 A JP 2002333666A JP 2002333666 A JP2002333666 A JP 2002333666A JP 2004172207 A JP2004172207 A JP 2004172207A
Authority
JP
Japan
Prior art keywords
transient voltage
substrate
hole
voltage protection
surge absorber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002333666A
Other languages
English (en)
Other versions
JP4292788B2 (ja
Inventor
Yasuhiro Shiyatou
康弘 社藤
Yoshiyuki Tanaka
芳幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2002333666A priority Critical patent/JP4292788B2/ja
Publication of JP2004172207A publication Critical patent/JP2004172207A/ja
Application granted granted Critical
Publication of JP4292788B2 publication Critical patent/JP4292788B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】過渡電圧保護材を形成した上面を平坦化して良好な実装性を確保しつつ、しかも、土手部を不要にして過渡電圧保護材を段差のない状態で絶縁基板上に形成することを可能にする。
【解決手段】絶縁性樹脂またはセラミックス等からなる複数の絶縁材23を積層して、少なくとも二つの積層境界面25a、25bが形成された素子本体26とする。この素子本体26を、二つの積層境界面25a、25bに亘って穿設された穴27を有する構成とする。この穴27内に、過渡電圧保護材29を充填する。二つの積層境界面25a、25bのそれぞれには、放電電極31a、31bが形成されており、これら放電電極31a、31bは、穴27内に充填される過渡電圧保護材29を挟んで対向配置させる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、電子回路を雷サージや静電気等の過渡電圧から保護するチップ型サージアブソーバ(以下、単にサージアブソーバとする)及びその製造方法に関し、さらに詳しくは、過渡電圧保護材を設けた絶縁基板上面の平坦化を高める改良技術に関する。
【0002】
【従来の技術】
サージアブソーバは、電話機、モデムなどの電子機器が通信線と接続する部分、或いはCRT駆動回路など、雷サージや静電気等の異常電圧による電撃を受けやすい部分に接続され、異常電圧によって電子機器が破壊されるのを防ぐために使用されている。
【0003】
この種のサージアブソーバとしては、後述する特許文献1に従来技術として記載されているサージアブソーバ1がある。すなわち、図3に示すように、絶縁基板3の表面に一対の放電電極5、5が、その裏面に回路基板の信号線と接地線に各々接続される一対の下電極7、7がそれぞれ形成されていて、これらの電極5、7は互いに絶縁基板3の両端面に形成されている図示しないターミネート電極によって電気的に接続されている。
【0004】
絶縁基板3上の中央部には、放電間隙9を隔てて対向する放電電極5、5の対向先端を覆うように過渡電圧保護層11が形成されている。また、図中、12は、過渡電圧保護層11を覆う保護層である。サージアブソーバ1は、静電気等の過渡電圧が基板回路に侵入すると、この過渡電圧保護層11が低インピーダンスに低下し、過渡電圧を下電極7を通じて回路基板の接地線に回避させるようになっている。
【0005】
ところが、過渡電圧保護層11は、熱硬化性ラバーや合成樹脂等に導電性微粉末を混入し、これを有機溶媒で溶解した液状の過渡電圧保護材を、放電間隙9を位置目標としてディスペンス又はスクリーン印刷によって連続的に滴下又は印刷していき、これらを乾燥硬化することで形成するので、表面張力、また絶縁基板3と放電電極5、5とのぬれ性に応じて丸くドーム状に盛り上がってしまうことがある。このような盛り上がりが生じると、サージアブソーバ1を回路基板へ実装する際に、実装装置の吸着ノズルをちょうどドーム形状の頂部に位置決めしなくてはならず、少しでも吸着位置がずれると、エアリークが生じてサージアブソーバ1が傾斜して吸着保持され、吸着保持のやり直しが発生したり、実装が不能となって実装効率を低下させる。
【0006】
このため、例えば特許文献1に発明として開示されているサージ吸収素子は、図4(a)、(b)に示すように、基材3の上部に、水平面方向で上端部の高さ位置が均一な枠状の土手部13を形成し、図4(c)、(d)に示すように、この土手部13の内側に液状の過渡電圧保護材を付着硬化させて、上面が平坦となった過渡電圧保護層11を形成することで、吸着ノズルの高い位置決め精度を不要にし且つエアリークを生じさせることなく確実に吸着できるようにして、回路基板への実装効率を改善できるようにしている。
【0007】
【特許文献1】
特開2001−230046号公報、段落0002、請求項3、図1、図5
【0008】
【発明が解決しようとする課題】
しかしながら、図4に示した従来のサージアブソーバは、過渡電圧保護材の上面が平坦となるので、回路基板への実装効率は改善できるものの、絶縁基板の上部に枠状の土手部を形成して、過渡電圧保護材の上面を平坦にするため、土手部を形成する分、製造工程が増え且つ製造が煩雑となって、製品コストが増大した。また、土手部を絶縁基板上に形成して、その中に過渡電圧保護材を付着硬化させるため、土手部と共に過渡電圧保護材が絶縁基板上から突出して、サージアブソーバの厚みが厚くなる不利があった。
【0009】
本発明は、上記事情に鑑みてなされたものであって、過渡電圧保護材を形成した上面を平坦化して良好な実装性を確保しつつ、しかも、土手部を不要にして過渡電圧保護材を段差のない状態で絶縁基板上に形成できるサージアブソーバ及びその製造方法を提供し、もって、実装効率の向上、サージアブソーバの薄厚化、及び低コスト化を図ることを目的としている。
【0010】
【課題を解決するための手段】
上記の課題を解決するため、本発明にかかるサージアブソーバは、複数の絶縁材が積層されて少なくとも二つの積層境界面が形成された素子本体を有し、該素子本体には、前記二つの積層境界面に亘って穴が穿設され、該穴内には過渡電圧保護材が充填され、前記二つの積層境界面のそれぞれには、前記積層境界面の端部まで通じる放電電極が、前記過渡電圧保護材を隔てて対向させて設けられていることを特徴としている。
【0011】
このように構成されるサージアブソーバにおいては、過渡電圧保護材は、素子本体に設けられた穴内に充填されており、素子本体の表面に露出されない。このため、素子本体の表面形状を、例えば平面など、チャッキング等に適した形状にすることができる。
また、このように素子本体の表面に過渡電圧保護材の盛り上がりがないため、サージアブソーバが薄厚となる。さらに、過渡電圧保護材を平坦化させるための枠状の土手部が不要になる。
【0012】
ここで、このサージアブソーバにおいて、絶縁材はセラミックス等の任意の絶縁体によって構成することができるが、絶縁材を絶縁性樹脂、絶縁性樹脂複合体、セラミックス焼結体のうちのいずれかによって構成し、絶縁材同士を接着剤によって接合した構成とすることで、製造時に高温プロセスが必要なくなり、熱に弱い過渡電圧保護材の劣化を防止することができる。また、このように高温プロセスがなくなることで、高温加熱のための設備やその燃料費をなくし、また温度管理の手間もなくして製造コストを低減することができる。
【0013】
本発明にかかるサージアブソーバの製造方法は、絶縁材からなる第一、第二の基板上のそれぞれに一端が基板端面に至る帯状の放電電極を形成する放電電極形成工程と、絶縁材からなる第三の基板に、その厚み方向に貫通する穴を穿設する穿設工程と、前記第一の基板において前記放電電極が形成される側に、該放電電極が前記穴に対向するようにして前記第三の基板を積層する第一の積層工程と、前記穴内に過渡電圧保護材を充填する充填工程と、前記第三の基板において前記第一の基板と積層される側とは反対側に、前記第二の基板を、その放電電極が前記穴に対向するようにして積層して素子本体を得る第二の積層工程とを有していることを特徴としている。
【0014】
このように構成されるサージアブソーバの製造方法では、放電電極が形成された第一の基板と穴が形成された第三の基板とを積層することで穴の一方が閉じられるとともにこの穴内に放電電極が露出される。
この状態で穴内に過渡電圧保護材を充填し、第二の基板を、その放電電極が第三の基板の穴に対向するようにして第三の基板に積層することで、過渡電圧保護材が密封されるとともに、放電電極同士が過渡電圧保護材を挟んで対向配置される。
この工程順序によって、素子本体に対する過渡電圧保護材の埋入が容易になるとともに、素子本体の表面に過渡電圧保護材が露出しないので、素子本体の表面形状を、例えば平面など、チャッキング等に適した形状にすることができる。
【0015】
【発明の実施の形態】
以下、本発明にかかるサージアブソーバ及びその製造方法の好適な実施の形態を図面を参照して詳細に説明する。
図1は本実施形態にかかるサージアブソーバの縦断面図、図2は本実施の形態にかかるサージアブソーバの製造方法を示す図である。
【0016】
本実施の形態によるサージアブソーバ21は、絶縁性樹脂や絶縁性樹脂複合体、セラミックス焼結体等からなる複数の絶縁材23が積層されて少なくとも二つの積層境界面25a、25bが形成された素子本体26を有している。この素子本体26の上面は平坦面とされており、この素子本体26の上面が、実装装置における吸着ノズルの吸着面となる。
【0017】
この素子本体26には、二つの積層境界面25a、25bに亘って穿設された穴27が形成されている。本実施の形態において、穴27は丸穴とされるが、これに限定されるものではなく、その他、楕円穴、三角形以上の多角形断面形状の穴としてもよい。また、穴27は複数箇所に設けてもよい。
この穴27内には、過渡電圧保護材29が充填されている。過渡電圧保護材29は、熱硬化性ラバーや合成樹脂等に導電性微粉末を混入したものであって、有機溶媒で溶解した状態で穴27内に充填される。過渡電圧保護材29は、非常に大きな絶縁抵抗を持っているが、静電気等の過渡電圧が印加されると、低インピーダンスに低下し、過渡電圧を通電させるものである。
【0018】
二つの積層境界面25a、25bのそれぞれには、放電電極31a、31bが形成されており、これら放電電極31a、31bは、穴27内に充填される過渡電圧保護材29を挟んで対向している。
これら放電電極31a、31bは、それぞれ素子本体26の端面まで達しており、素子本体26において放電電極31a、31bが表出する端部には、サージアブソーバ21が実装される回路基板との接続部となる接続端子32a、32bがそれぞれ形成されている。
【0019】
このように構成されるサージアブソーバ21では、一対の放電電極31a、31bがそれぞれ過渡電圧保護材29に接続されるとともに、過渡電圧保護材29を挟んで対向させられている。従って、静電気等の過渡電圧が基板回路に侵入すると、この過渡電圧保護材29が低インピーダンスに低下し、過渡電圧を端子電極32a、32bを通じて回路基板の接地線に回避させるように作動する。
【0020】
次に、上記のように構成されるサージアブソーバ21の製造方法を、図2を用いて説明する。
まず、素子本体26を構成する絶縁材23として、例えばエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂等の絶縁性樹脂や、ガラス・エポキシ樹脂等の絶縁性樹脂複合体、またはセラミックス焼結体等からなる第一、第二、第三の基板41、42、43を用意する。
【0021】
〔放電電極形成工程〕
続いて、図2(a)に示すように、第一、第二の基板41、42上のそれぞれに、一端(基端部35)が基板端面に至り他端(先端部33)が例えば基板中央部に至る帯状の放電電極31a、31bを形成する。ここで、図2では、放電電極31a、31bの厚みを実際よりも大きく図示しているが、実際には放電電極31a、31bはごく薄い膜とされている。
この放電電極31a、31bは、例えば帯状に形成されるものであって、例えばRuO(酸化ルテニウム)−ガラス系の他に、Ag/Pd(銀/パラジウム)、SnO(二酸化スズ)、Al(アルミニウム)、Ni(ニッケル)、Cu(銅)、Ti(チタン)、TiN(窒化チタン)、Ta(タンタル)、W(タングステン)、SiC(シリコンカーバイド)、BaAl(バリウムアルミ)、Nb(ニオブ)、Si(ケイ素)、C(炭素)、Ag(銀)、Ag/Pt(銀/プラチナ)、ITO(インジウム−スズ酸化物)等によって構成されるものである。この放電電極31a、31bは、例えばスクリーン印刷により形成される他、スパッタ法、CVD法、イオンプレーティング法、焼付法、又は蒸着成膜法により形成されてもよい。
【0022】
〔穿設工程〕
次いで、第三の基板43に、その厚み方向に貫通する穴27を形成する(図2(a)参照)。本実施の形態では、穴27は、第三の基板43の中央部に形成している。
【0023】
〔第一の積層工程〕
次いで、図2(b)に示すように、第一の基板41において放電電極31aが形成される側に、放電電極31aが穴27に対向するようにして第三の基板43を積層する。
ここで、第一、第三の基板41、43は、その材質に適した接着剤を用いて接着される。
【0024】
〔充填工程〕
次いで、図2(c)に示すように、第三の基板43の穴27内に、過渡電圧保護材29を充填する。過渡電圧保護材29は、有機溶媒で溶解した状態でスクリーン印刷によって穴27内に充填されたのちに、任意の工程中で乾燥硬化させられる。
【0025】
〔第二の積層工程〕
次いで、図2(d)に示すように、第三の基板43において第一の基板41と積層される側とは反対側に、第二の基板42を、その放電電極31bが穴27に対向するようにして積層して、素子本体26を得る。
ここで、第二、第三の基板42、43は、その材質に適した接着剤を用いて接着される。
【0026】
〔端子電極形成工程〕
その後、放電電極31a、31bが表出した素子本体26の両側面に、例えばAg(銀)導電性ペースト等の導電性ペーストを塗布して乾燥硬化させ、さらにはんだめっきを施すことで端子電極32a、32bを形成し、図1に示す本実施形態のサージアブソーバ21を得る。
このサージアブソーバの製造方法によれば、素子本体26に対する過渡電圧保護材29の埋入が容易になる。
【0027】
このサージアブソーバ21によれば、絶縁材23の積層体中に過渡電圧保護材29を挟んで放電電極31a、31bが対向配置されているので、従来構造のように、過渡電圧保護材29が素子本体26の表面に露出されることがなくなる。
これにより、素子本体26の表面形状を、例えば平面など、チャッキング等に適した形状にすることができ、実装効率を向上させることができる。
また、このように素子本体26の表面に過渡電圧保護材29の盛り上がりがないため、サージアブソーバ21が薄厚となる。
さらに、過渡電圧保護材29を平坦化させるための枠状の土手部が不要になるので、製造工程を簡略化して製造コストを低減することができる。
【0028】
また、このサージアブソーバ21では、絶縁材23を絶縁性樹脂によって構成し、これらを接着剤によって接着しているので、その製造工程に高温プロセスが必要なくなり、熱に弱い過渡電圧保護材29の劣化を防止して、寿命特性を向上させることができる。
また、このように高温プロセスがなくなることで、高温加熱のための設備やその燃料費をなくし、また温度管理の手間もなくして製造コストを低減することができる。
【0029】
ここで、上記実施の形態では、絶縁材として、絶縁性樹脂を用いた例を示したが、これに限られることなく、セラミックスグリーンシートを用いてもよい。
以下に、絶縁材としてセラミックスグリーンシートを用いる場合のサージアブソーバ21の製造方法を説明する。
【0030】
まず、例えばコランダム等のアルミナ(Al)やムライト、コランダムムライト等からなる絶縁性材料の粉末に焼結助剤を添加したものを、厚み1μm〜200μmのシート状に加工して、第一、第二、第三のセラミックスグリーンシートを作製する。ここで、焼結助剤としては、SiO(二酸化ケイ素)、B(酸化ホウ素)、PbO(酸化鉛)、NaO(酸化二ナトリウム)、LiO(酸化リチウム)、BaO(酸化バリウム)、CaO(酸化カルシウム)、ZnO(酸化亜鉛)、MgO(酸化マグネシウム)、TiO(酸化チタン)、Alのうち、一種または二種以上を混合してなるガラスを用いることができる。
【0031】
続いて、上記実施の形態と同様にして、第一、第二のセラミックスグリーンシートのそれぞれに放電電極31a、31bを形成し、第三のセラミックスグリーンシートに穴27を形成する。
その後、上記実施の形態と同様にして、第一、第三のセラミックスグリーンシートを積層したのちに、穴27内に過渡電圧保護材29を充填し、第三のセラミックスグリーンシートに第二のセラミックスグリーンシートを積層して圧着する。これら第一、第二、第三のセラミックスグリーンシートの圧着は、これら第一、第二、第三のセラミックスグリーンシートの積層体を50°C〜90°Cに加熱した状態で、98.1MPa〜490.3MPaの圧力を加えることによって行う。
【0032】
最後に、圧着した第一、第二、第三のセラミックスグリーンシートを、トンネル炉、或いはバッチ炉等を用いて、600°C〜1100°Cに加熱して1分〜3時間保持することによって一体焼成する。
その後、放電電極31a、31bが表出した焼結体の両側面に、Ag導電性ペースト等の導電性ペーストを塗布して例えば600°Cで焼成し、端子電極32a、32bを形成する。
ここで、端子電極32a、32bは、導電性樹脂ペーストを用いて作製してもよい。この場合の焼成温度は、120°C〜250°Cとされる。
【0033】
また、上記実施の形態では、第一、第二、第三の基板を接着剤によって接着した例を示したが、これに限られることなく、ガラスを用いて接着してもよい。この場合には、第一、第二、第三の基板は、これらの接着面同士に予めガラス層を形成しておき、積層後に一旦ガラス層の融点以上の温度に加熱したのちに冷却することで、ガラスによって接着される。
【0034】
また、上記実施の形態では、過渡電圧保護材29を、スクリーン印刷によって穴27内に充填した例を示したが、これに限られることなく、過渡電圧保護材29を、ディスペンサ等を用いて滴下することによって穴27内に充填してもよい。この場合には、穴27を丸穴とすることで、過渡電圧保護材29が均等に穴27内に広がりやすくなり、穴27内に過渡電圧保護材29を均一に充填することができる。
【0035】
【発明の効果】
本発明によれば、以下の効果を奏する。
本発明にかかるサージアブソーバによれば、過渡電圧保護材は、素子本体に設けられた穴内に充填されており、素子本体の表面に露出されないので素子本体の表面形状を、例えば平面など、チャッキング等に適した形状にすることができ、実装効率を向上させることができる。
また、このように素子本体の表面に過渡電圧保護材の盛り上がりがないため、サージアブソーバが薄厚となる。さらに、過渡電圧保護材を平坦化させるための枠状の土手部が不要になるので、製造工程を簡略化して製造コストを低減することができる。
【図面の簡単な説明】
【図1】本実施形態にかかるサージアブソーバの縦断面図である。
【図2】本実施の形態にかかるサージアブソーバの製造工程を示す図である。
【図3】従来のサージアブソーバの縦断面図である。
【図4】従来の土手部を有するサージアブソーバの製造工程の説明図である。
【符号の説明】
23 絶縁材 25a、25b 積層境界面
26 素子本体 27 穴
29 過渡電圧保護材 31a、31b 放電電極
41 第一の基板 42 第二の基板
43 第三の基板

Claims (3)

  1. 複数の絶縁材が積層されて少なくとも二つの積層境界面が形成された素子本体を有し、
    該素子本体には、前記二つの積層境界面に亘って穴が穿設され、
    該穴内には過渡電圧保護材が充填され、
    前記二つの積層境界面のそれぞれには、前記積層境界面の端部まで通じる放電電極が、前記過渡電圧保護材を隔てて対向させて設けられていることを特徴とするチップ型サージアブソーバ。
  2. 前記絶縁材が絶縁性樹脂、絶縁性樹脂複合体、セラミックス焼結体のうちのいずれかであって、前記絶縁材同士は接着剤によって接合されていることを特徴とする請求項1記載のチップ型サージアブソーバ。
  3. 絶縁材からなる第一、第二の基板上のそれぞれに一端が基板端面に至る帯状の放電電極を形成する放電電極形成工程と、
    絶縁材からなる第三の基板に、その厚み方向に貫通する穴を穿設する穿設工程と、
    前記第一の基板において前記放電電極が形成される側に、該放電電極が前記穴に対向するようにして前記第三の基板を積層する第一の積層工程と、
    前記穴内に過渡電圧保護材を充填する充填工程と、
    前記第三の基板において前記第一の基板と積層される側とは反対側に、前記第二の基板を、その放電電極が前記穴に対向するようにして積層して素子本体を得る第二の積層工程とを有していることを特徴とするチップ型サージアブソーバの製造方法。
JP2002333666A 2002-11-18 2002-11-18 チップ型サージアブソーバ及びその製造方法 Expired - Lifetime JP4292788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002333666A JP4292788B2 (ja) 2002-11-18 2002-11-18 チップ型サージアブソーバ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002333666A JP4292788B2 (ja) 2002-11-18 2002-11-18 チップ型サージアブソーバ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004172207A true JP2004172207A (ja) 2004-06-17
JP4292788B2 JP4292788B2 (ja) 2009-07-08

Family

ID=32698318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002333666A Expired - Lifetime JP4292788B2 (ja) 2002-11-18 2002-11-18 チップ型サージアブソーバ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4292788B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2428519A (en) * 2005-07-21 2007-01-31 Cooper Technologies Co Transient voltage suppression device
JP2008042204A (ja) * 2006-08-03 2008-02-21 Cooper Technologies Co 過度電圧保護回路基板及びその製作方法
KR100868585B1 (ko) 2007-05-29 2008-11-12 주식회사 아모텍 서지 흡수기 및 그의 제조방법
WO2009028865A2 (en) * 2007-08-27 2009-03-05 Amotech Co., Ltd. Surge absorber with side gap electrode and method of manufacturing the same
KR100924031B1 (ko) * 2007-08-27 2009-10-27 주식회사 아모텍 서지 흡수기 및 그의 제조방법
KR100935735B1 (ko) * 2007-09-19 2010-01-06 주식회사 아모텍 서지 흡수기 및 그의 제조방법
KR100940375B1 (ko) * 2007-08-27 2010-02-02 주식회사 아모텍 서지 흡수기 및 그의 제조방법
KR101023331B1 (ko) * 2008-10-20 2011-03-18 주식회사 아모텍 터치키 회로 및 그 터치키 회로에서의 정전기 보호용 복합소자
JP2012517097A (ja) * 2009-02-03 2012-07-26 エプコス アーゲー 電気的多層コンポーネント

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2428519A (en) * 2005-07-21 2007-01-31 Cooper Technologies Co Transient voltage suppression device
US8310799B2 (en) 2005-07-21 2012-11-13 Cooper Technologies Company Transient voltage protection device, material, and manufacturing methods
GB2428519B (en) * 2005-07-21 2011-05-04 Cooper Technologies Co Transient voltage protection device, material and manufacturing methods
US7567416B2 (en) 2005-07-21 2009-07-28 Cooper Technologies Company Transient voltage protection device, material, and manufacturing methods
JP2008042204A (ja) * 2006-08-03 2008-02-21 Cooper Technologies Co 過度電圧保護回路基板及びその製作方法
KR100868585B1 (ko) 2007-05-29 2008-11-12 주식회사 아모텍 서지 흡수기 및 그의 제조방법
KR100924031B1 (ko) * 2007-08-27 2009-10-27 주식회사 아모텍 서지 흡수기 및 그의 제조방법
KR100940375B1 (ko) * 2007-08-27 2010-02-02 주식회사 아모텍 서지 흡수기 및 그의 제조방법
WO2009028865A3 (en) * 2007-08-27 2009-05-22 Amotech Co Ltd Surge absorber with side gap electrode and method of manufacturing the same
WO2009028865A2 (en) * 2007-08-27 2009-03-05 Amotech Co., Ltd. Surge absorber with side gap electrode and method of manufacturing the same
KR100935735B1 (ko) * 2007-09-19 2010-01-06 주식회사 아모텍 서지 흡수기 및 그의 제조방법
KR101023331B1 (ko) * 2008-10-20 2011-03-18 주식회사 아모텍 터치키 회로 및 그 터치키 회로에서의 정전기 보호용 복합소자
JP2012517097A (ja) * 2009-02-03 2012-07-26 エプコス アーゲー 電気的多層コンポーネント

Also Published As

Publication number Publication date
JP4292788B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
US9514884B2 (en) Multilayer ceramic electronic component and board having the same mounted thereon
TWI648752B (zh) 複合構件以及具有該構件的電子裝置
KR102084737B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
US8503147B2 (en) ESD protection device
KR100709914B1 (ko) 적층형 칩 배리스터
JP4292788B2 (ja) チップ型サージアブソーバ及びその製造方法
KR101050665B1 (ko) 정전기 대책 부품의 제조 방법
US7741949B2 (en) Varistor
JP2015528199A (ja) 電子デバイスの製造方法および電子デバイス
KR102067177B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US10403441B2 (en) Composite electronic component
KR101008309B1 (ko) 저 정전용량을 갖는 이에스디 보호소자
JP2004127614A (ja) サージアブソーバ及びその製造方法
JP2000243534A (ja) チップ型サージアブソーバ及びその製造方法
CN112216452B (zh) 一种叠层片式压敏电阻及其制备方法
KR20150121568A (ko) 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판
JP2019523545A (ja) 多層素子及び多層素子を製造するための方法
JP3489627B2 (ja) チップ型サージアブソーバ
JP4161696B2 (ja) チップ型サージアブソーバ及びその製造方法
JP2000173743A (ja) チップ型サージアブソーバ及びその製造方法
JP2004127615A (ja) サージアブソーバ及びその製造方法
JPH09266053A (ja) チップ型サージアブソーバ及びその製造方法
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
CN113366590B (zh) 变阻器及其制造方法
KR102550165B1 (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4292788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

EXPY Cancellation because of completion of term