JP2012517097A

JP2012517097A - 電気的多層コンポーネント

Info

Publication number: JP2012517097A
Application number: JP2011546873A
Authority: JP
Inventors: ファイヒティンガートーマス; クレンゲオルグ; ピュールスティンガートーマス
Original assignee: Epcos AG
Current assignee: TDK Electronics AG
Priority date: 2009-02-03
Filing date: 2010-02-02
Publication date: 2012-07-26
Anticipated expiration: 2030-02-02
Also published as: US8410891B2; KR20110116041A; CN102308341A; US20120044039A1; EP2394275B1; JP5758305B2; DE102009007316A1; KR101665742B1; EP2394275A1; CN102308341B; WO2010089294A1

Abstract

電気的多層コンポーネントは、外部接点（２, ２´）および内部電極（３, ４）を設けた基体１、第１内部電極３を設けたセラミックバリスタ層５、ならびにバリスタ層５に隣接する誘電体層６を有する。誘電体層６には、少なくとも１つの開口８を設け、半導体材料または金属材料で充填する。
【選択図】図１

Description

本発明は、電気的多層コンポーネントに関する。

特許文献１（独国特許出願公開１０２００４０５８４１０号）には、ＥＳＤ保護素子を設けた電気的多層コンポーネントについて記載されている。

独国特許出願公開１０２００４０５８４１０号明細書

本発明の課題は、低い絶縁破壊電圧および低いＥＳＤ端子電圧を有するＥＳＤ保護素子を備えた電気的多層コンポーネントを得ることにある。

この課題は、請求項１に記載の電気的多層コンポーネントにより解決することができる。電気的多層コンポーネントの有利な実施形態は、従属請求項に記載のとおりである。

本発明は、少なくとも２個の外部電極を設けた基体を有する、電気的多層コンポーネントを提供するものである。電気的多層コンポーネントは、少なくとも１個の第１内部電極および少なくとも１個の第２内部電極を有し、これら内部電極は、それぞれに対応する各１個の外部電極に電気的に接続する。内部電極は、直接または電気的多層コンポーネントに設けたスルーホール接点部を介して外部電極に接続する。

電気的多層コンポーネントは、少なくとも１つのセラミックバリスタ層を有しており、このバリスタ層は少なくとも第１内部電極を有する。第１内部電極は、好適には、その大部分がセラミックバリスタ層によって包囲される構成とするが、少なくとも対応する外部電極との接触領域においては自由に接触可能とする。別の好適な一実施形態では、第１内部電極は、直接バリスタ層表面に設ける。

電気的多層コンポーネントは、少なくとも１つの誘電体層を有し、該誘電体層は、少なくとも１つのバリスタ層と少なくとも１つの付加層との間に配置する。

好適には、付加層は第２内部電極を有する構成とする。好適な一実施形態では、第２内部電極は、その大部分を付加層により包囲するが、少なくとも対応する外部電極との接触領域においては自由に接触可能とする。別の好適な一実施形態では、第２内部電極は直接、付加層表面に設ける。

誘電体層は少なくとも１つの開口を有しており、該開口は、貫通孔、切り欠きまたはキャビティとして構成することができる。好適には、誘電体層に設ける開口には半導体材料または金属材料を充填し、望ましくはこれら材料で完全に充填する。ただし、別の好適な一実施形態では、開口の充填に際して、１個または複数個の開口キャビティは閉鎖した状態または開放した状態にする。

好適な一実施形態では、誘電体層に設ける１つまたは複数の開口を充填するための半導体材料には、バリスタセラミックスが含まれ、好適にはこの充填用のバリスタセラミックスは、付加的に設けるバリスタ層を構成するバリスタセラミックスと同一構成とする。

別の好適な一実施形態では、誘電体層に設ける開口に充填するバリスタセラミックスは、バリスタ層を構成するセラミックスとは異なるものとする。

別の好適な一実施形態では、半導体材料は抵抗材料を含むものとする。

好適な一実施形態では、誘電体層に設ける１つまたは複数の開口を充填するための金属材料には、好適には銀、パラジウム、白金、銀パラジウムまたは他の適切な金属を含有する金属材料が含まれる。

好適な一実施形態では、誘電体層に設ける複数の開口には異なる材料を充填可能とするが、好適には、誘電体層における全ての開口に同一材料を充填する。

好適な一実施形態では、電気的多層コンポーネントの基体は被覆パッケージを有し、これら被覆パッケージによって、電気的多層コンポーネントの基体を厚さ方向の上方および下方において被覆する。被覆パッケージは、それぞれ少なくとも１つの誘電体層を有する構成にすることができる。

好適な一実施形態では、電気的多層コンポーネントの被覆パッケージ、および少なくとも１つの開口を設ける誘電体層は、同一材料で構成することができる。別の好適な一実施形態では、被覆パッケージおよび誘電体層を異なる材料で構成することもできる。

好適には、誘電体層には、酸化ジルコニウム（ＺｒＯ_２）または酸化ジルコニウムガラス複合材料、酸化アルミニウム（ＡｌＯ_Ｘ）または酸化アルミニウムガラス複合材料、酸化マンガン（ＭｎＯ）または酸化マンガンガラスを使用する。ただし、誘電体層は、他の適切な材料で構成することもできる。

好適な一実施形態では、電気的多層コンポーネントに１つまたは複数のスルーホール接点部、いわゆるビアを設け、これらビアによって電気的多層コンポーネントにおける個別または全ての内部電極を、外部接点に接続することができるようになる。

好適な一実施形態では、電気的多層コンポーネントの外部接点を、アレイ（並列またはマトリックス配列）として形成する。この場合、特にランド・グリッド・アレイ（ＬＧＡ）またはボール・グリッド・アレイ（ＢＧＡ）が好適である。

電気的多層コンポーネントのアレイ（ＬＧＡ, ＢＧＡ）による接触に際し、好適には、内部電極は、スルーホール接点部を介して外部接点に接続する。

電気的多層コンポーネントにおける好適な一実施形態では、少なくとも１つの開口を設ける誘電体層が、少なくとも２つの隣接するバリスタ層および２個の互いに部分的に重なり合う内部電極とともに、ＥＳＤ漏洩路を形成するよう構成される。

別の好適な一実施形態では、特にプリント法によって、誘電体層に設ける開口に半導体材料または金属材料を、既知のキャッチパッドが形成されるよう充填する。このキャッチパッド表面にスルーホール接点部（ビア）を配置し、これにより誘電体層上に開放性の電極構造を構成する。

好適な一実施形態では、電気的多層コンポーネントは、内蔵されたＥＳＤ保護素子によるバリスタ機能を有する。

バリスタの容量は、好適には１ｐＦ以下とする。

電気的多層コンポーネントのＥＳＤ保護素子は、好適には、１ｍＡの電流においては、２０Ｖ以下のＥＳＤ絶縁破壊電圧を有するよう構成する。

電気的多層コンポーネントに通電される８Ｋｖの電圧を有するＥＳＤパルス発生に際しては、電気的多層コンポーネントのＥＳＤ保護素子におけるＥＳＤ端子電圧は、好適には５００Ｖ以下とする。

上述した電気的多層コンポーネントは、特にバリスタ容量に対して直列的に接続した誘電体層における小容量の配置によって、電気的多層コンポーネントにおける総容量の減少を示す。電気的多層コンポーネントにおける端子電圧の増大は、誘電体層により、従来技術に既知の電気的多層コンポーネントに対して僅かな量に留まる。

上述したＥＳＤ保護素子における端子電圧は、原則的に内部電極層の間隔に応じて変化する。このため、上述した電気的多層コンポーネントの構成により、極めて小さな容量においては、低い端子電圧を得ることができる。

バリスタ層の間に付加的に設ける誘電体層により、電気的多層コンポーネントの総容量が大幅に減少し、これにより通電容量およびパルス抵抗がさらに増大する。

以下、上述した本発明を、添付の図面および実施形態につき詳述する。以下に説明する図面は、縮尺通りに描いておらず、むしろ個々の図面における寸法は、より分かり易くするため、拡大、縮小または変形を加えた状態で示すことがある。互いに同一の要素、または同一の機能を有する部位には、便宜上、同一参照符号を付して示す。

電気的多層コンポーネントにおける第１実施形態の構成を概略的に示す説明図である。電気的多層コンポーネントにおける他の好適な一実施形態を示す説明図である。外部接点をＢＧＡ（ボール・グリッド・アレイ）として形成した、電気的多層コンポーネントにおけるさらに他の好適な一実施形態を示す説明図である。外部接点をＬＧＡ（ランド・グリッド・アレイ）として形成した、電気的多層コンポーネントにおける別の好適な一実施形態を示す説明図である。誘電体層に２つの開口を設けた、電気的多層コンポーネントにおけるさらに別の好適な一実施形態を示す説明図である。多層部品内において並列的に接続した複数のＥＳＤ領域を示す、電気的多層コンポーネントにおけるさらにまた別の好適な一実施形態の説明図である。２個の電極間に、貫通開口を設けた複数の誘電体層を配置した、電気的多層コンポーネントにおける他の好適な一実施形態を示す説明図である。バリスタ層に対面する誘電体層の反対側における開口充填材にキャッチパッドを設けた、電気的多層コンポーネントにおけるさらに他の好適な一実施形態を示す説明図である。バリスタ層に対面する側の誘電体層における開口充填材にキャッチパッドを設けた、電気的多層コンポーネントにおける別の好適な一実施形態を示す説明図である。

図１は、基体１を有する、電気的多層コンポーネントの第１実施形態を示す。基体１の側面には外部電極２, ２´を配置し、これら外部電極２, ２´を基体１の内部に配置した内部電極３,４と導電的に接続する。基体１は、第１内部電極３を含むバリスタ層５を有し、第１内部電極３の大部分をバリスタ層５が包囲する。電気的多層コンポーネントは付加層７を有し、図示の実施形態では付加的に設けるバリスタ層として形成する。付加層７は第２電極４を有し、その大部分を付加層７が包囲する。

バリスタ層５と付加層７との間に、開口８を設けた誘電体層６を配置する。開口８は、半導体材料または金属材料で充填する。電気的多層コンポーネントの基体１は、厚さ方向において被覆パッケージ９, ９´で被覆し、好適には、それぞれの被覆パッケージ９, ９´は、少なくとも１つの誘電体層を有する構成とする。

図２は、電気的多層コンポーネントにおける他の好適な一実施形態を示す。電気的多層コンポーネントの構成は、図１の構成とほぼ同一であるが、第１内部電極３をバリスタ層５の表面に配置し、第２内部電極４を付加層７の表面に配置する構成とする。第１内部電極は、バリスタ層５と被覆パッケージ９との間に配置し、第２電極４は、付加層７と第２被覆パッケージ９´との間に配置する。

図３は、電気的多層コンポーネントにおけるさらに他の好適な一実施形態を示す。電気的多層コンポーネントは基体１を有し、基体１内部にバリスタ層５を配置し、その表面に第１内部電極３を配置する。厚さ方向においては、第１内部電極３およびバリスタ層５が、上方に向き、第１被覆パッケージ９により被覆する。バリスタ層５の下側には、開口８を設けた誘電体層６を配置し、開口８は、半導体材料または金属材料で充填する。誘電体層６の下側には、第２内部電極４を配置する。第１内部電極３および第２内部電極４は、ビア１０を介して外部接点２に接続する。ビア１０は、例えば図３に示すように、円筒状または円錐台状に形成することができ、その際、一例としてビア１０を、外部接点２または内部電極３,４に向かって先細の形状にすることができる。外部接点は、図示の実施形態では、ボール・グリッド・アレイとして形成する。電気的多層コンポーネントの基体１は、厚さ方向下方において、第２被覆パッケージ９´により被覆する。

図４は、図３に示す実施形態に近似する、電気的多層コンポーネントにおける別の好適な一実施形態を示す。図４の実施形態では、誘電体層６に２つの開口８を設ける。誘電体層６は、厚さ方向において２つの層５, ７間に配置するものとし、図示の実施形態では、２つの層５,７はバリスタセラミックスとして形成し、電気的多層コンポーネントの外部接点２, ２´は、ＬＧＡとしてそれぞれ形成する。図４に示すとおり、ビアは一例として円筒状または円錐台状に形成することができ、その際、例えばビアを外部接点２, ２´または内部電極３, ４に向かって先細の形状に形成することができる。

図５は、図１に示す実施形態に近似する、電気的多層コンポーネントにおけるさらに別の好適な一実施形態を示す。図５の実施形態における誘電体層６に２つの開口８を設け、これら開口８には、半導体材料または金属材料を充填する。

図６は、電気的多層コンポーネントにおけるまた別の好適な一実施形態を示しており、この場合、多層電気部品は、３つの並列接続したＥＳＤ保護素子を有する。各ＥＳＤ保護素子に関しては、既に図２で詳述したとおりである。各ＥＳＤ保護素子は、第１バリスタ層５および付加層７を有し、付加層７は、図示の実施形態では、付加的に設けるバリスタ層として形成する。バリスタ層５と付加層７との間には、開口８を設けた誘電体層６を配置する。開口８は、半導体材料または金属材料で充填する。ＥＳＤ保護素子は、それぞれ第１内部電極３および第２内部電極４を有し、内部電極３, ４は、バリスタ層５または付加層７上に配置する。

図７は、電気的多層コンポーネントにおけるさらにまた別の好適な一実施形態を示す。電気的多層コンポーネントは、被覆パッケージ９, ９´を設けた基体１を有し、被覆パッケージ９, ９´は、好適には少なくとも１つの誘電体層６を備える。被覆パッケージ９, ９´の間には、バリスタ層５と付加層７を配置し、この場合、付加層７はバリスタ層として形成する。バリスタ層５と付加層７との間には、誘電性を有する３つの中間層６を配置し、これら中間層６は、バリスタセラミックスで構成する中間層によって、厚さ方向において相互に離間させる。誘電体層６には開口８を設け、それぞれの開口８には半導体材料、または開口８´には金属材料を充填する。電気的多層コンポーネントは、外部接点２, ２´に接続した内部電極３,４を有し、第１電極３は、バリスタ層５と被覆パッケージ９との間に配置し、第２内部電極４は、付加層７と第２被覆パッケージ９´との間に配置する構成とする。

図８に示す実施形態は、図３および図４に示す実施形態に類似し、基体１、バリスタ層５、第１内部電極３、第１被覆パッケージ９、開口８を設けた誘電体層６、第２被覆パッケージ９´、ビア１０および外部接点２, ２´を有する。開口８は、半導体材料または金属材料で充填することにより、キャッチパッド１１を構成し、これらキャッチパッド１１は、誘電体層６の表面において開口８の側方に拡張する。キャッチパッド１１は、図８の実施形態では、バリスタ層５に対向する誘電体層６の反対側に位置する。キャッチパッド１１の製造は、例えばプリント法によって、開口が半導体材料または金属材料で充填し、これにより充填に使用した材料の一部が表面上にキャッチパッド１１を形成することで行うことができる。図８に示すように、キャッチパッド１１に、個別に対応するビア１０を設けることにより、外部接点２, ２´と導電的に接続することができ、キャッチパッド１１に第２内部電極としての機能を持たせることができるようになる。ただし、代案としてキャッチパッド１１と導電的に接続する第２内部電極を付加的に設けることもできる。

図８の実施形態における構成要素の代表的な寸法は、例えば誘電体層６の厚さが１０μｍ〜３０μｍ、開口８の直径が２０〜３０μｍ、キャッチパッド１１の直径が１００μｍ、キャッチパッドの厚さが３μｍ〜５μｍおよびキャッチパッド１１と合わせたビア１０の高さがおよそ５０μｍである。ビア１０は、一例として円筒状または円錐状に形成することができる。

図９に示す実施形態は、図８による実施形態に類似し、基体１、バリスタ層５、第１内部電極３、第１被覆パッケージ９、開口８を設けた誘電体層６、第２被覆パッケージ９´、ビア１０および外部接点２, ２´を有する。開口８は、半導体材料または金属材料で充填することにより、キャッチパッド１１を構成し、これらキャッチパッド１１は、誘電体層６の表面において開口８の側方に拡張する。キャッチパッド１１は、図９の実施形態では、バリスタ層５に対面する側の誘電体層６に位置する。第２内部電極４を、バリスタ層５に対面する誘電体層６の反対側に配置し、ビア１０を介して外部接点２´に導電的に接続する。特に、開口８およびキャッチパッドの寸法は、上述した図８の実施形態における寸法に対応させることができる。

別の好適な一実施形態では、電気的多層コンポーネントは、複数個の直列または並列接続したＥＳＤ保護素子を有し、これらＥＳＤ保護素子は、１つまたは複数個の開口を設けた少なくとも１つの誘電体層および隣接する少なくとも１つのバリスタ層によって形成する。

上述した実施形態の特徴を、他の実施形態を得るため互いに組み合わせることは、本発明の技術的範囲内でなし得ることである。

１基体
２、２´ 外部電極
３第１内部電極
４第２内部電極
５バリスタ層
６誘電体層
７付加層
８、８´ 開口
９、９´ 被覆パッケージ
１０ビア
１１キャッチパッド

Claims

電気的多層コンポーネントであって、
・外部電極（２, ２´）を設けた基体（１）と、
・前記外部電極（２, ２´）のそれぞれに導電的に接続した内部電極（３, ４）と、
・一方の前記内部電極（３）を設けたバリスタセラミックス層と（５）、
・前記バリスタ層（５）に隣接させた誘電体層（６）と
を有する、該電気的多層コンポーネントにおいて、
前記内部電極（３, ４）を、それぞれ前記誘電体層（６）に関して互いに背反し合う側に配置し、また
前記誘電体層（６）に、半導体材料又は金属材料を充填する、少なくとも１つの開口（８）を設け、これにより前記半導体材料又は前記金属材料が前記バリスタ層（５）に隣接する構成とした電気的多層コンポーネント。
請求項１に記載の電気的多層コンポーネントにおいて、前記開口（８）に前記半導体材料を充填し、該半導体材料はバリスタセラミックス又は抵抗材料を含む構成とした電気的多層コンポーネント。
請求項１に記載の電気的多層コンポーネントにおいて、金属材料を充填する前記開口（８）に、Ａｇ、Ｐｄ、Ｐｔ、又はＡｇＰｄを充填する構成とした電気的多層コンポーネント。
請求項１〜３のいずれか一項に記載の電気的多層コンポーネントにおいて、前記バリスタ層（５）に対面する前記誘電体層（６）の反対側に付加層（７）を配置し、該付加層（７）をセラミックバリスタ層として形成し、かつ他方の前記内部電極（４）を設ける構成とした電気的多層コンポーネント。
請求項１〜４のいずれか一項に記載の電気的多層コンポーネントにおいて、前記誘電体層（６）は、ＺｒＯ_２、ＺｒＯ_２ガラス複合材料、ＡｌＯ_Ｘ、ＡｌＯ_Ｘガラス、ＭｇＯ又はＭｇＯガラスを有する構成とした電気的多層コンポーネント。
請求項１〜５のいずれか一項に記載の電気的多層コンポーネントにおいて、前記基体（１）は被覆パッケージ（９, ９´）を有し、該被覆パッケージ（９, ９´）が、それぞれ少なくとも付加的に設ける１つの誘電体層を有する構成とした電気的多層コンポーネント。
請求項１〜６のいずれか一項に記載の電気的多層コンポーネントにおいて、前記内部電極（３, ４）を、ビア（１０）を介して前記外部接点（２, ２´）に接続する構成とした電気的多層コンポーネント。
請求項１〜７のいずれか一項に記載の電気的多層コンポーネントにおいて、前記外部接点（２, ２´）を、ランド・グリッド・アレイ（ＬＧＡ）又はボール・グリッド・アレイ（ＢＧＡ）として形成した電気的多層コンポーネント。
請求項１〜８のいずれか一項に記載の電気的多層コンポーネントにおいて、前記誘電体層（６）を、少なくとも２つの隣接する前記バリスタ層（５）及び２個の互いに部分的に重なり合う前記内部電極（２, ３）と共に、ＥＳＤ漏洩路を形成するよう構成した電気的多層コンポーネント。
請求項１〜９のいずれか一項に記載の電気的多層コンポーネントにおいて、該部品に、内蔵されたＥＳＤ保護素子によるバリスタ機能を持たせる構成とした電気的多層コンポーネント。
請求項１〜１０のいずれか一項に記載の電気的多層コンポーネントにおいて、該部品の容量を、１ｐＦ以下とした電気的多層コンポーネント。
請求項１〜１１のいずれか一項に記載の電気的多層コンポーネントにおいて、該部品のＥＳＤ絶縁破壊電圧を、１ｍＡの電流で２０Ｖ以下とした電気的多層コンポーネント。
請求項１〜１２のいずれか一項に記載の電気的多層コンポーネントにおいて、該部品の端子電圧を、８ｋＶの電圧によるＥＳＤパルス発生に際し、５００Ｖ以下とした電気的多層コンポーネント。
請求項１〜１３のいずれか一項に記載の電気的多層コンポーネントにおいて、前記誘電体層（６）に設けた前記開口（８）に、前記半導体材料又は前記金属材料を、キャッチパッド（１１）が形成されるよう充填する構成とした電気的多層コンポーネント。
請求項１４に記載の電気的多層コンポーネントにおいて、前記キャッチパッド（１１）に前記ビア（１０）を設ける構成とした電気的多層コンポーネント。