JP2008537328A - 電気的な多層モジュールおよび多層モジュールの製造方法 - Google Patents
電気的な多層モジュールおよび多層モジュールの製造方法 Download PDFInfo
- Publication number
- JP2008537328A JP2008537328A JP2008504618A JP2008504618A JP2008537328A JP 2008537328 A JP2008537328 A JP 2008537328A JP 2008504618 A JP2008504618 A JP 2008504618A JP 2008504618 A JP2008504618 A JP 2008504618A JP 2008537328 A JP2008537328 A JP 2008537328A
- Authority
- JP
- Japan
- Prior art keywords
- module
- layer
- dielectric layer
- multilayer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 133
- 239000000463 material Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 4
- 101100434911 Mus musculus Angpt1 gene Proteins 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- -1 SnAgCu Inorganic materials 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
Abstract
本発明は電気的な多層モジュールに関する。この多層モジュールは、誘電層と、この誘電層の間に配置されている内部電極(1,1’,2,2’)とを有する基体(10)を包含する。内部電極(1,2)は基体(10)の側面に配置されている外部電極(11,12)を介して相互に電気的に接続されており、また内部電極(1,1’,2,2’)のうちの少なくとも1つはスルーコンタクト部(31,32)を用いてモジュールのコンタクト面(21,22)と接触している。
Description
本発明は電気的な多層モジュールに関する。さらに本発明は多層モジュールの製造方法に関する。
基体内に集積されている機能ユニットを備えた多層モジュールは例えば刊行物DE 103 13 891 A1から公知である。多層モジュールを製造する方法は刊行物DE 103 17 596 A1から公知である。
本発明が解決すべき課題は、モジュールの機能ユニットとの有利な接触部を有する多層モジュールを提供することである。本発明が解決すべき別の課題は、この種の多層モジュールの製造方法を提供することである。
誘電層とこの誘電層の間に配置されている構造化された金属層とを有する基体を包含し、基体内にはこの基体の側面に配置されている外部電極を介して電気的に相互に接続されている内部電極が形成されている、電気的な多層モジュールが提供される。
第1の有利な実施形態においては、外部電極と基体の主面上に配置されているコンタクト面との間の電気的な接続部は、モジュールの外面に向かって例えばこの接続部を覆う絶縁層によって絶縁されている。場合によっては、この絶縁層は基体の端部誘電層の構成部分である。
第2の有利な実施形態においては、内部電極のうちの少なくとも1つがスルーコンタクト部を用いてモジュールのコンタクト面と接触している。有利には、コンタクト面と対向する第1の内部電極がスルーコンタクト部を用いてこのコンタクト面と接続されている。
基体の下面に少なくとも1つの別のコンタクト面を配置することができ、この別のコンタクト面はスルーコンタクト部を用いて、このコンタクト面と対向する第2の内部電極と接続されており、この第2の内部電極は第1の内部電極とは電気的に分離されている。
第3の有利な実施形態においては、第1の外部電極に接続されている端部の第1の内部電極および第2の外部電極に接続されている端部の第2の内部電極が同一の平面内に形成されており、それぞれがスルーコンタクト部を用いてモジュールのコンタクト面と接触している。
第1、第2および第3の実施形態の特徴を任意に相互に組み合わせることができる。
以下では多層モジュールならびにその有利な実施形態を詳細に説明する。
誘電層と金属層は交互に重ねられて配置されている。誘電層は有利にはセラミック材料からなる。
基体の表面に配置されているモジュールの端子、すなわち露出しているはんだ付け可能な面をコンタクト面と称する。コンタクト面は有利には基体の下面に配置されているが、択一的に基体の上面に配置することもできる。コンタクト面は有利には電気的に強化された金属面である。コンタクト面には有利にはボール・グリッド・アレイ(BGA)またはランド・グリッド・アレイ(LGA)が設けられている。
外部電極は側面、すなわち基体の金属面に配置されている。外部電極は通常の場合、焼き付け可能な金属ペーストから構成されており、この金属ペーストは例えばコンタクト面とは異なり、はんだ付け可能でないうちは制限的にしかはんだ付け可能でない。外部電極ははんだ付けの可能性を改善するために、例えばはんだ付け可能なコーティングが施される。しかしながら実施形態においてはこれを省略してもよい。
第1の内部電極および第2の内部電極とは相互に異なる極性を有する内部電極を表す。内部電極とこの内部電極の間に配置されている誘電層は1つの積層体を形成する。スルーコンタクト部を介して接触する少なくとも1つの内部電極は有利にはこの積層体の端部の内部電極である、
多層モジュールは有利には多層コンデンサである。相互に重なって配置されており、且つ異なる極性を有する、すなわち異なる外部電極に接続されている内部電極とこれらの内部電極間に配置されている誘電層は1つのコンデンサ積層体を形成する。基体には複数のコンデンサ積層体を相互に並べて配置することができ、種々のコンデンサ積層体は有利には異なるコンタクト面を介して接触させることができる。
多層モジュールは有利には多層コンデンサである。相互に重なって配置されており、且つ異なる極性を有する、すなわち異なる外部電極に接続されている内部電極とこれらの内部電極間に配置されている誘電層は1つのコンデンサ積層体を形成する。基体には複数のコンデンサ積層体を相互に並べて配置することができ、種々のコンデンサ積層体は有利には異なるコンタクト面を介して接触させることができる。
しかしながら多層モジュールは多層バリスタであってもよい。有利には、第1の積層体が第1の外部電極に接続されている第1の内部電極によって形成されており、第2の積層体が第2の外部電極に接続されている第2の内部電極によって形成されている。これらの積層体は相互に並んで配置されている。したがって1つの金属層内に構成されている第1の内部電極および第2の内部電極は相互に並んで配置されている。
コンタクト面と外部電極との間の電気的な接続部が存在するが、この接続部は有利には隠れている。有利には、コンタクト面は専らこのコンタクト面に対応付けられている外部電極と基体内に隠れている電気的な接続部を介して電気的に接続されている。
実施形態において電気的な接続部はスルーコンタクト部およびこのスルーコンタクト部に接続されている内部電極によって形成されている。この場合、コンタクト面と外部電極との間の電気的な接続部は基体内に隠れている。
別の実施形態においては、基体の側面に配置されている外部電極が基体の下面に配置されている導電層と電気的に接続されており、この導電層の一部がコンタクト面として設けられている。電気的な接続部としてコンタクト面と外部電極との間に設けられているこの導電層の別の部分は、モジュールの表面では有利には絶縁層(パッシベーション層)によって完全に覆われている。
実施形態においては、端部の第1の内部電極および端部の第2の内部電極は同一平面内に形成されており、それぞれスルーコンタクト部を用いてコンタクト面と接触している。端部の内部電極とこの端部の内部電極に続く積層体内の内部電極はそれぞれ有利には同一の外部電極と電気的に接続されている。
実施形態において、スルーコンタクト部が通っている基体の第1の端部誘電層は、コンデンサ積層体またはバリスタ積層体内の誘電層よりも厚い。第1の端部誘電層とは反対側にある第2の端部誘電層も、コンデンサ積層体またはバリスタ積層体内の誘電層よりも厚く構成することができる。
第1の端部誘電層および/または第2の端部誘電層を相互に重ねて配置されている複数の部分層から形成することができる。実施形態において、これらの部分層は材料および厚さに関して同種のものでよい。しかしながらこれらの部分層が材料および/または厚さに関して異なるものであってもよい。
コンデンサ積層体の形成に適している誘電層を例えば以下の材料:COG、X7R、Z5U、Y5V、HQMから形成することができる。バリスタ積層体の形成に適している誘電層を例えばバリスタセラミクスZnO−BiまたはZnO−Prから形成することができる。
内部電極および/または外部電極はNi、Cu、Ag、Pdおよび/またはPtを含有することができるか、内部電極および/または外部電極をこれらの材料から形成することができる。内部電極は金属化部、例えばAgPdまたはAgPtを含有することもできる。スルーコンタクト部は有利には内部電極と同一の材料からなる。
LGAはんだボールまたはBGAはんだボールをSn、SnAg、SnAgCu、SnPbまたはAuから形成することができるか、これらの材料を含有することができる。UBM(Under-Bump-Metallization)としてのはんだボールのために使用されるコンタクト面は有利には複数の層から形成されている。基礎層、すなわち一番下の層として例えばAg、AgPt、AgPdまたはCuが適している。基礎層の上には例えばNiからなる阻止層を配置することができる。阻止層の上には有利には例えばAuまたはPdからなる酸化防止層が配置されている。しかしながら原則としてコンタクト面を有利には銀合金を含有する層から形成することができる。
さらには多層モジュールを製造するための第1の方法が提供される。この方法は以下のステップを含む。
A)電気的なスルーコンタクト部を有する第1の端部誘電層を形成するステップ。
B)第1の端部誘電層の両側にスルーコンタクト部と接触する導電層を形成するステップ。
C)複数のモジュール領域を包含する多層ボディを形成し、誘電層と金属層が相互に重なって配置されている層列を第1の端部誘電層上に形成するステップ。
D)複数のモジュール領域を個別化するステップ。
E)モジュールの外部電極を形成するためにモジュール領域の側面を金属化するステップ。
A)電気的なスルーコンタクト部を有する第1の端部誘電層を形成するステップ。
B)第1の端部誘電層の両側にスルーコンタクト部と接触する導電層を形成するステップ。
C)複数のモジュール領域を包含する多層ボディを形成し、誘電層と金属層が相互に重なって配置されている層列を第1の端部誘電層上に形成するステップ。
D)複数のモジュール領域を個別化するステップ。
E)モジュールの外部電極を形成するためにモジュール領域の側面を金属化するステップ。
さらには多層モジュールを製造するための第2の方法が提供される。この方法は以下のステップを含む。
A)電気的なスルーコンタクト部を有する第1の端部誘電層を形成するステップ。
B)第1の端部誘電層の両側にスルーコンタクト部と接触する導電層を形成するステップ。
C)複数のモジュール領域を包含する多層ボディを形成し、誘電層と金属層が相互に重なって配置されている層列を第1の端部誘電層上に形成するステップ。
D)多層ボディを支持体上に取付け、支持体上のモジュール領域の配置構成が維持され続けるようモジュール領域を分離するステップ。
E)隣接するモジュール領域間に形成された中間空間を導電性のペーストで充填し、このペーストを焼き付けるステップ。
F)モジュールを形成するために中間空間に沿ってモジュール領域を個別化するステップ。
A)電気的なスルーコンタクト部を有する第1の端部誘電層を形成するステップ。
B)第1の端部誘電層の両側にスルーコンタクト部と接触する導電層を形成するステップ。
C)複数のモジュール領域を包含する多層ボディを形成し、誘電層と金属層が相互に重なって配置されている層列を第1の端部誘電層上に形成するステップ。
D)多層ボディを支持体上に取付け、支持体上のモジュール領域の配置構成が維持され続けるようモジュール領域を分離するステップ。
E)隣接するモジュール領域間に形成された中間空間を導電性のペーストで充填し、このペーストを焼き付けるステップ。
F)モジュールを形成するために中間空間に沿ってモジュール領域を個別化するステップ。
以下では第1の方法および第2の方法の有利な実施形態を説明する。
ステップC)において形成すべき多層ボディは有利には、端部誘電層および層列を包含するボディの押圧、脱炭および焼結により形成される。これは殊に多層ボディがセラミック材料から形成される場合である。
有利にはステップF)が実施される前に、第1の端部誘電層の露出している表面に配置されている導電層にバンプが印刷される。
第1の端部誘電層の露出している表面に配置されている導電層は有利には、モジュールの表面実装可能なコンタクト面を形成するために設けられている。
少なくとも、第1の端部誘電層の露出している表面に配置されている導電層のコンタクト面として設けられている領域は有利にははんだ付け可能な材料によって電気的に強化される。
導電層のコンタクト面として設けられている領域と外部電極とを相互に電気的に接続する導電層の一部には絶縁層を設けることができる。
多層ボディの第1の端部誘電層とは反対側にある第2の端部誘電層を相互に重ねて配置されている複数の部分層から形成することができる。
方法の実施形態においては、第1の端部誘電層が相互に重ねて配置されている複数の部分層から形成される。
第2の方法の実施形態においては、モジュール領域を包含する多層ボディの部分を、隠されたモジュール構造を有していない端部領域によって包囲することができ、この端部領域は前述のステップC)が実施される前に、前述のステップE)において導電性のペーストで充填される中間空間によってモジュール領域から分離され、この際支持体上のモジュール領域および端部領域の配置構成は維持され続け、また端部領域はステップF)において中間空間に沿ってモジュール領域から分離される。
以下では図面を参照しながら多層モジュールおよびその製造方法のステップを説明するが、これらの図面は概略的なものであって縮尺通りには描かれていない。ここで、
図1Aは、内部電極を有する多層モジュールの断面図であり、これらの内部電極は外部電極を用いて相互に接続されており、またスルーコンタクト部を用いてコンタクト面と電気的に接続されており、
図1Bは、図1Aによるモジュールの下面を示す平面図であり、
図2は、図1Aによるモジュールの製造方法の種々のステップを示し、
図3Aは、相互に依存せずに接触可能な複数のコンデンサ積層体を有する多層モジュールの断面図であり、
図3Bは、図3Aによるモジュールの下面を示す平面図であり、
図4は、図1Aまたは図3Aによるモジュールの製造方法の種々のステップを示し、
図5Aは、外部電極がコンタクト面を有する導電層と電気的に接続されており、この導電層の一部がパッシベーション層によって覆われている多層モジュールの断面図を示し、
図5Bは、図5Aによるモジュールの下面を示す平面図であり、
図6は、モジュール領域ではない端部領域を含む多層ボディを示す。
図1Aは、内部電極を有する多層モジュールの断面図であり、これらの内部電極は外部電極を用いて相互に接続されており、またスルーコンタクト部を用いてコンタクト面と電気的に接続されており、
図1Bは、図1Aによるモジュールの下面を示す平面図であり、
図2は、図1Aによるモジュールの製造方法の種々のステップを示し、
図3Aは、相互に依存せずに接触可能な複数のコンデンサ積層体を有する多層モジュールの断面図であり、
図3Bは、図3Aによるモジュールの下面を示す平面図であり、
図4は、図1Aまたは図3Aによるモジュールの製造方法の種々のステップを示し、
図5Aは、外部電極がコンタクト面を有する導電層と電気的に接続されており、この導電層の一部がパッシベーション層によって覆われている多層モジュールの断面図を示し、
図5Bは、図5Aによるモジュールの下面を示す平面図であり、
図6は、モジュール領域ではない端部領域を含む多層ボディを示す。
図1A,3Aおよび5Aに示されている多層モジュールの下面は上記において説明したものである。
図1Aおよび図1Bには基体10を有する多層モジュールが示されており、この基体10は誘電層とこの誘電層の間に配置されている金属層を包含する。図1Aは図1Bに示されている線分AAに沿った断面に対応する。このことは図3Aと図3Bの関係ないし図5Aと図5Bの関係にも該当する。
図1Aにおいて金属層はそれぞれ少なくとも1つの内部電極に構造化されている。第1の内部電極1,1’は第1の外部電極11に接続されており、第2の内部電極2,2’は第2の外部電極12に接続されている。外部電極は基体の相互に対向する側面に配置されている。第1の内部電極1および第2の内部電極2は交互に重ねられて配置されており、それら内部電極の間に配置されている誘電層と共にコンデンサ積層体102を形成する。
端部の第1の内部電極1’および端部の第2の内部電極2’は1つの金属層内に配置されている。これらの内部電極はそれぞれスルーコンタクト部31,32を用いて、この実施形態においてはコンタクト面21,22を形成する導電層201,202と接触している。コンタクト面21,22にはバンプ、この例においてはBGAバンプが設けられている。
第1の端部誘電層100は基体10の第1の層として形成されている(図2a〜2cを参照されたい)。この層は内部電極1,2間に配置されている誘電層よりも厚い。
第2の端部誘電層101もコンデンサ積層体102の誘電層よりも厚い。
コンタクト面21,22にはBGAバンプが設けられるので、図1Bにおいてコンタクト面21,22は円形の輪郭を形成している。
図3A,3Bには図1A,1Bに関連させて説明した多層モジュールの別の実施形態が示されており、この実施形態は独立して接触可能な複数の機能ユニット、図示した例においては4つのコンデンサ積層体を包含する。種々の機能ユニットが異なる外部電極の組11,12;11−1,12−1;11−2,12−2;11−3,12−3を有しており、また異なるコンタクト面の組21,22;21−1,22−1;21−2,22−2;21−3,22−3に接続されている。この実施例においてコンタクト面は矩形に形成されており、またLGAバンプを設けることに適している。
図2および図4には、図1A,1Bまたは3A,3Bによる多層モジュールの製造方法の種々のステップが示されている。図2a〜2dおよび4a〜4dには複数のモジュール領域B1,B2,B3を包含する焼結された多層ボディ10’を提供するためのステップが示されている。モジュール領域B1,B2,B3は製造すべきモジュールの前身モジュールである。
図2aには第1の端部誘電層100が示されており、この第1の端部誘電層100ではスルーコンタクト部31,32を形成するため孔が打ち抜かれ、この孔が導電性のペーストで充填される。端部誘電層100の両面にはスルーコンタクト部と接触する導電層201,202,1’,2’が形成され(図2bを参照されたい)、これらの導電層201と1’ならびに202と2はスルーコンタクト部31,32を用いて相互に接続されている。この層の一方の側には導電層201,202が形成され、これらの導電層201,202はコンタクト面として設けられている。この層の他方の側には導電層1’および2’が形成され、これらの導電層1’および2’は端部の内部電極として使用され、且つ後続のステップにおいて外部電極に接続される。
端部誘電層100には層列110が形成され、この層列110においては誘電層、有利にはセラミックを含有する層が金属層と交互にラミネートされる。層および層列110は一緒に1つの多層ボディ10’を形成する。多層ボディの端部誘電層101が例えば複数の誘電部分層を重ねることにより、内部に配置されている誘電層よりも厚く形成されることは有利である。これらの部分層は有利には内部に配置されている誘電層と同種のものである。
層100もこのように複数の部分層から形成することができる。しかしながら層100および/または層101をそれぞれ比較的厚い単一の層として形成することも可能である。
多層ボディ10’は押圧され(図2dを参照されたい)、脱炭され、焼結される。焼結された多層ボディ10’は支持体7に取付けられ、その表面において有利には粘着性の力により固定される。
多層ボディ10’はモジュール領域として設けられている複数の領域B1,B2,B3を包含し、これらのモジュール領域B1,B2,B3は鋸引きにより相互に分離され、モジュール領域間には中間空間6が生じる(図2eを参照されたい)。支持体7に切り込みが付いてもよいが、支持体7が切り離されることはなく、支持体上のモジュール領域の配置構成も実質的に維持され続ける。中間空間6は図2fに示したステップにおいて導電性材料61、例えば金属ペーストで充填され、この導電性材料61は続いて焼き付けられる。中間空間6は連続する2つのモジュール領域を相互に隔てる溝の形を有する。
コンタクト面として設けられている導電層201,202にはバンプ41,42が取付けられる(図2gを参照されたい)。多層ボディ10’のモジュール領域B1,B2,B3は図2hに示されているステップにおいて、図面では一点鎖線で示されている予定された線(鋸引き線)に沿って個別化され、これにより側面に外部電極11,12を有するモジュールが形成される。これらの線は中間空間6のほぼ中央を通っている。
金属層の導電層201,202,1’,2’,1,2は有利にはシルクスクリーン法により形成される。コンタクト面として設けられている導電性の面201,202は有利には多層ボディ10’の焼結後に電気メッキにより強化される。
図4には別の方法のステップが概略的に示されている。
図4a〜4dに示されている多層ボディ10’を形成するためのステップは図2a〜2dに関連させて既に説明したステップに対応する。
モジュール領域B1,B2,B3は多層ボディ10’の提供後に一点鎖線で示されている分離線に沿って例えば鋸引きにより個別化され、各モジュール領域の側面はモジュールの外部電極11,12を形成するために金属化される、すなわち金属ペーストにより覆われ、この金属ペーストが焼き付けられる。
多層ボディ10’をモジュール領域の個別化の際に支持体7に配置し、モジュール領域は分離後に支持体から剥がされることは有利である。
図5Aおよび図5Bに示した実施形態においては、基体10の側面に配置されている外部電極11,12がこの側面の縁を越えて延びており、基体10の下面に導電層201,202を形成する。この導電層の一部はコンタクト面21,22として設けられている。有利には導電層のこの領域のみが露出している、もしくは絶縁層51,52によって覆われていない。コンタクト面と側方に配置されている外部電極11,12との間に電気的な接続部28,29として設けられている、この導電層の残りの部分はモジュールの表面では、この例においては絶縁層52(パッシベーション層)によって完全に覆われている。
コンタクト面21,22にはバンプ41,42が設けられている。絶縁層52はバンプ41,42の溶解の際のはんだストップとして使用される。
図6は、モジュール領域B1,B2,B3を有する多層ボディの部分が隠れたモジュール構造(殊に内部電極)を有していない端部領域RBによって包囲されている実施形態を示す。端部領域RBが図2eに示されているステップにおいて、金属ペーストでもって充填される中間空間6’によって端部のモジュール領域B1およびBNから分離されるが、支持体7上のモジュール領域と端部領域の配置構成は維持され続ける。端部領域RSは図2hに示されているステップにおいて中間領域に沿って端部のモジュール領域B1およびBNから分離される。
10 基体、 10’ 多層基体、 100 第1の端部誘電層、 101 第2の端部誘電層、 102 コンデンサ積層体、 110 誘電層と金属層からなる層列、 1 第1の内部電極、 2 第2の内部電極、 1’ 端部の第1の内部電極、 2’ 端部の第2の内部電極、 11,11−j(j=1,2,3) 第1の外部電極、 12,12−j(j=1,2,3) 第2の外部電極、 21,21−j(j=1,2,3) 第1のコンタクト面、 22,22−j(j=1,2,3) 第2のコンタクト面、 201,202 コンタクト面を有する導電層、 28,29 基体の主面上に配置されているコンタクト面と外部電極との間の電気的な接続部、 31,32 スルーコンタクト部、 41,42 バンプ、 50,51,52 絶縁層、 6 モジュール領域間に形成された中間空間、 6’ 多層基体10’の端部領域とモジュール領域との間に形成された中間空間、 61 中間空間6,6’を充填する導電性の材料、 7 支持体、 B1,B2,B3,BN モジュール領域、 RB 端部領域
Claims (33)
- 電気的な多層モジュールにおいて、
誘電層と、該誘電層の間に配置されている内部電極(1,1’,2,2’)とを有する基体(10)を包含し、前記内部電極(1,2)は前記基体(10)の側面に配置されている外部電極(11,12)を介して相互に電気的に接続されており、
外部電極(11,12)と前記基体(10)の主面上に配置されているコンタクト面(21,22)との間の電気的な接続部(1’、31;2’32;28,29)はモジュールの外面に向かって絶縁されていることを特徴とする、多層モジュール。 - 前記電気的な接続部(28,29)は前記基体(10)の内部において延在している、請求項1記載の多層モジュール。
- 前記内部電極(1,1’,2,2)のうちの少なくとも1つはスルーコンタクト部(31,32)を用いて前記コンタクト面(21,22)と接触している、請求項1または2記載の多層モジュール。
- 外部電極(11,12)は前記コンタクト面(21,22)を有する導電層(201,202)と電気的に接続されており、前記導電層(201,202)の一部は前記コンタクト層(21,22)と前記外部電極(11,12)との間では絶縁層(51)によって覆われている、請求項1記載の多層モジュール。
- 電気的な多層モジュールにおいて、
誘電層と、該誘電層の間に配置されている内部電極(1,1’,2,2’)とを有する基体(10)を包含し、前記内部電極(1,2)は前記基体(10)の側面に配置されている外部電極(11,12)を介して相互に電気的に接続されており、
前記内部電極(1,1’,2,2’)のうちの少なくとも1つはスルーコンタクト部(31,32)を用いて前記基体(10)のコンタクト面(21,22)と接触していることを特徴とする、多層モジュール。 - 前記コンタクト面(21)は前記基体(10)の下面に配置されている、請求項5記載の多層モジュール。
- コンタクト面(21,22)と該コンタクト面(21,22)に対応付けられている外部電極(11,12)との間の電気的な接続部(28,29)は、モジュールの表面では絶縁層(51)により覆われている、請求項1から6までのいずれか1項記載の多層モジュール。
- 第1の外部電極(11)に接続されている第1の内部電極(1)と、第2の外部電極(12)に接続されている第2の内部電極(2)とが交互に重ねられて配置されている、請求項1から7までのいずれか1項記載の多層モジュール。
- 端部の第1の内部電極(1’)および端部の第2の内部電極(2’)が1つの平面内に形成されており、それぞれスルーコンタクト部(31,32)を用いてモジュールのコンタクト面(21,22)と接触している、請求項8記載の多層モジュール。
- 前記端部の内部電極(2’)および該端部の内部電極(2’)に続く内部電極(2)は同一の外部電極(12)と電気的に接続されている、請求項9記載の多層モジュール。
- 前記内部電極(1,1’,2,2)および該内部電極(1,1’,2,2)間に配置されている誘電層がコンデンサ積層体(102)を形成する、請求項1から10までのいずれか1項記載の多層モジュール。
- 前記基体(10)内には並んで配置されている複数のコンデンサ積層体が設けられており、種々のコンデンサ積層体が異なるコンタクト面(21,22;21−1,22−1;21−2,22−2;21−3,22−3)を介して接触される、請求項11記載の多層モジュール。
- 前記基体(10)は第1の端部誘電層(100)を有し、前記スルーコンタクト部(31,32)は該第1の端部誘電層(100)を貫通して案内されており、該第1の端部誘電層(100)は前記コンデンサ積層体(102)の誘電層よりも厚い、請求項11または12記載の多層モジュール。
- 前記第1の端部誘電層(100)は重なって配置されている複数の部分層を有する、請求項13記載の多層モジュール。
- 前記基体(10)は第1の端部誘電層(100)と対向する第2の端部誘電層(101)を有し、該第2の端部誘電層(101)は前記コンデンサ積層体(102)の誘電層よりも厚い、請求項13または14記載の多層モジュール。
- 前記第2の端部誘電層(101)は重なって配置されている複数の部分層を有する、請求項15記載の多層モジュール。
- 前記誘電層はセラミック材料を含有する、請求項1から16までのいずれか1項記載の多層モジュール。
- 前記コンタクト面(21,22)にはボール・グリッド・アレイバンプがプリントされている、請求項1から17までのいずれか1項記載の多層モジュール。
- 前記コンタクト面(21,22)にはランド・グリッド・アレイバンプがプリントされている、請求項1から17までのいずれか1項記載の多層モジュール。
- 電気的な多層モジュールにおいて、
誘電層と、該誘電層の間に配置されている内部電極(1,1’,2,2’)とを有する基体(10)を包含し、前記内部電極(1,2)は前記基体(10)の側面に配置されている外部電極(11,12)を介して相互に電気的に接続されており、
第1の外部電極(11)に接続されている端部の第1の内部電極および第2の外部電極(12)に接続されている端部の第2の内部電極が1つの平面内に形成されており、それぞれがスルーコンタクト部(31,32)を用いてモジュールのコンタクト面(21,22)と接触していることを特徴とする、多層モジュール。 - 多層モジュールを製造する方法において、
A)電気的なスルーコンタクト部(31,32)を有する第1の端部誘電層(100)を形成するステップを有し、
B)前記第1の端部誘電層(100)の両側に前記スルーコンタクト部(31,32)と接触する導電層(1’,2’,201,202)を形成するステップを有し、
C)複数のモジュール領域(B1,B2,B3)を包含する多層ボディ(10’)を形成し、誘電層と金属層が相互に重なって配置されている層列(110)を前記第1の端部誘電層(100)上に形成するステップを有し、
D)複数のモジュール領域(B1,B2,B3)を個別化するステップを有し、
E)モジュール領域の側面を金属化し、モジュールの外部電極(11,12)を形成するステップを有することを特徴とする、多層モジュールの製造方法。 - 多層モジュールを製造する方法において、
A)電気的なスルーコンタクト部(31,32)を有する第1の端部誘電層(100)を形成するステップを有し、
B)前記第1の端部誘電層(100)の両側に前記スルーコンタクト部(31,32)と接触する導電層(1’,2’,201,202)を形成するステップを有し、
C)複数のモジュール領域(B1,B2,B3)を包含する多層ボディ(10’)を形成し、誘電層と金属層が相互に重なって配置されている層列(110)を前記第1の端部誘電層(100)上に形成するステップを有し、
D)前記多層ボディ(10’)を支持体(7)上に取付け、モジュール領域(B1,B2,B3)を分離するステップを有し
E)隣接するモジュール領域(B1,B2)間に形成された中間空間(6)を導電性の材料(61)で充填するステップを有し
F)前記中間空間(6)に沿ってモジュール領域(B1,B2,B3)を個別化し、モジュールを形成するステップを有することを特徴とする、多層モジュールを製造する方法。 - 前記ステップD)において、前記支持体(7)上のモジュール領域の配置構成を維持する、請求項22記載の方法。
- 前記ステップF)を実施する前に、前記第1の端部誘電層(100)の露出している表面に配置されている前記導電層(1’,2’,201,202)にバンプを印刷する、請求項23記載の方法。
- モジュールの表面実装可能なコンタクト面(21,22)を形成するために、前記第1の端部誘電層(100)の露出している表面に配置されている前記導電層(1’,2’,201,202)を設ける、請求項22から24までのいずれか1項記載の方法。
- 前記第1の端部誘電層(100)の露出している表面に配置されている前記導電層(1’,2’,201,202)を電気的に強化する、請求項25記載の方法。
- 導電層のコンタクト面(21,22)として設けられている領域と外部電極(11,12)を相互に電気的に接続する導電層(201,202)の一部に絶縁層(51)を設ける、請求項25または26記載の方法。
- 前記第1の端部誘電層(100)と対向し、相互に重ねて配置されている複数の部分層から形成される第2の端部誘電層(101)を有する前記多層ボディ(10’)を形成する、請求項22から27までのいずれか1項記載の方法。
- 前記第1の端部誘電層(100)を相互に重ねて配置されている複数の部分層から形成する、請求項22から28までのいずれか1項記載の方法。
- モジュール領域(B1,B2,B3)を包含する前記多層ボディ(10’)の部分を、隠されたモジュール構造を有していない端部領域(RB)によって包囲し、該端部領域(RB)を前記ステップC)が実施される前に、前記ステップE)において導電性の材料(61)で充填される中間空間(6’)によってモジュール領域から分離し、該分離時に前記支持体(7)上のモジュール領域(B1,B2,B3)および前記端部領域(RB)の配置構成を維持し、前記端部領域(RB)をステップF)において前記中間空間(6’)に沿ってモジュール領域(B1,B2,B3)から分離する、請求項23から29までのいずれか1項記載の方法。
- 前記ステップC)において前記多層ボディ(10’)を、前記端部誘電層(100)および前記層列(110)を包含するボディの押圧、脱炭および焼結により形成する、請求項21から30までのいずれか1項記載の方法。
- 前記外部電極は前記基体の縁を越えて延びており、導電層を形成し、該導電層はコンタクト面を有し、且つ該コンタクト面とは異なる領域においてはパッシベーション層によって覆われている、請求項1記載の多層モジュール。
- 先ず第1の端部層にスルーコンタクト部を設け、且つ前記第1の端部層の両側の主面上に金属層を設け、続けて層列を前記第1の端部層と接続する、請求項21記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005016590A DE102005016590A1 (de) | 2005-04-11 | 2005-04-11 | Elektrisches Mehrschicht-Bauelement und Verfahren zur Herstellung eines Mehrschicht-Bauelements |
PCT/DE2006/000640 WO2006108397A1 (de) | 2005-04-11 | 2006-04-11 | Elektrisches mehrschicht-bauelement und verfahren zur herstellung eines mehrschicht-bauelements |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008537328A true JP2008537328A (ja) | 2008-09-11 |
Family
ID=36636572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008504618A Withdrawn JP2008537328A (ja) | 2005-04-11 | 2006-04-11 | 電気的な多層モジュールおよび多層モジュールの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090116168A1 (ja) |
EP (1) | EP1869684A1 (ja) |
JP (1) | JP2008537328A (ja) |
DE (1) | DE102005016590A1 (ja) |
WO (1) | WO2006108397A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040793A (ja) * | 2010-11-24 | 2011-02-24 | Tdk Corp | 集合基板及び集合基板の製造方法 |
JP2012517097A (ja) * | 2009-02-03 | 2012-07-26 | エプコス アーゲー | 電気的多層コンポーネント |
JP2012238872A (ja) * | 2011-02-16 | 2012-12-06 | Murata Mfg Co Ltd | 電子部品 |
JP2012256947A (ja) * | 2012-09-28 | 2012-12-27 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
US8806728B2 (en) | 2008-04-07 | 2014-08-19 | Murata Manufacturing Co., Ltd. | Method of producing a laminated ceramic electronic component |
WO2023189718A1 (ja) * | 2022-03-30 | 2023-10-05 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004032706A1 (de) * | 2004-07-06 | 2006-02-02 | Epcos Ag | Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement |
DE102004058410B4 (de) * | 2004-12-03 | 2021-02-18 | Tdk Electronics Ag | Vielschichtbauelement mit ESD-Schutzelementen |
DE102006054085A1 (de) * | 2006-11-16 | 2008-05-29 | Epcos Ag | Bauelement-Anordnung |
DE102006056872A1 (de) * | 2006-12-01 | 2008-06-12 | Epcos Ag | Vielschicht-Kondensator |
JP5246215B2 (ja) * | 2010-07-21 | 2013-07-24 | 株式会社村田製作所 | セラミック電子部品及び配線基板 |
KR101499717B1 (ko) * | 2013-05-21 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
DE102015120640A1 (de) | 2015-11-27 | 2017-06-01 | Epcos Ag | Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements |
JP2019176109A (ja) * | 2018-03-29 | 2019-10-10 | 太陽誘電株式会社 | 受動部品及び電子機器 |
KR102139772B1 (ko) * | 2018-11-27 | 2020-07-31 | 삼성전기주식회사 | 바리스터 및 바리스터 제조 방법 |
JP7306923B2 (ja) * | 2019-08-30 | 2023-07-11 | 太陽誘電株式会社 | コイル部品 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2243722A (en) * | 1990-05-03 | 1991-11-06 | Oxley Dev Co Ltd | Improvements in multilayer discoidal capacitors |
JP3018645B2 (ja) * | 1991-10-03 | 2000-03-13 | 株式会社村田製作所 | チップ部品の製造方法 |
JPH05205966A (ja) * | 1992-01-24 | 1993-08-13 | Murata Mfg Co Ltd | 積層コンデンサ |
JPH07169649A (ja) * | 1993-12-16 | 1995-07-04 | Tdk Corp | 積層貫通型コンデンサアレイ |
JPH09298127A (ja) * | 1996-05-09 | 1997-11-18 | Murata Mfg Co Ltd | 積層コンデンサ |
US6366443B1 (en) * | 1997-12-09 | 2002-04-02 | Daniel Devoe | Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely-spaced interior conductive planes reliably connecting to positionally-tolerant exterior pads through multiple redundant vias |
DE19931056B4 (de) * | 1999-07-06 | 2005-05-19 | Epcos Ag | Vielschichtvaristor niedriger Kapazität |
JP3489728B2 (ja) * | 1999-10-18 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板および高周波回路 |
JP2001189234A (ja) * | 1999-12-28 | 2001-07-10 | Tdk Corp | 積層コンデンサ |
US6515842B1 (en) * | 2000-03-30 | 2003-02-04 | Avx Corporation | Multiple array and method of making a multiple array |
US6496355B1 (en) * | 2001-10-04 | 2002-12-17 | Avx Corporation | Interdigitated capacitor with ball grid array (BGA) terminations |
US7176565B2 (en) * | 2001-12-03 | 2007-02-13 | Intel Corporation | Capacitors having separate terminals on three or more sides |
US6606237B1 (en) * | 2002-06-27 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same |
US7016175B2 (en) * | 2002-10-03 | 2006-03-21 | Avx Corporation | Window via capacitor |
DE10313891A1 (de) * | 2003-03-27 | 2004-10-14 | Epcos Ag | Elektrisches Vielschichtbauelement |
DE10317596A1 (de) * | 2003-04-16 | 2004-11-11 | Epcos Ag | Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement |
-
2005
- 2005-04-11 DE DE102005016590A patent/DE102005016590A1/de not_active Ceased
-
2006
- 2006-04-11 EP EP06722777A patent/EP1869684A1/de not_active Withdrawn
- 2006-04-11 JP JP2008504618A patent/JP2008537328A/ja not_active Withdrawn
- 2006-04-11 US US11/911,280 patent/US20090116168A1/en not_active Abandoned
- 2006-04-11 WO PCT/DE2006/000640 patent/WO2006108397A1/de active Application Filing
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8806728B2 (en) | 2008-04-07 | 2014-08-19 | Murata Manufacturing Co., Ltd. | Method of producing a laminated ceramic electronic component |
JP2012517097A (ja) * | 2009-02-03 | 2012-07-26 | エプコス アーゲー | 電気的多層コンポーネント |
JP2011040793A (ja) * | 2010-11-24 | 2011-02-24 | Tdk Corp | 集合基板及び集合基板の製造方法 |
JP2012238872A (ja) * | 2011-02-16 | 2012-12-06 | Murata Mfg Co Ltd | 電子部品 |
JP2012256947A (ja) * | 2012-09-28 | 2012-12-27 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
WO2023189718A1 (ja) * | 2022-03-30 | 2023-10-05 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Also Published As
Publication number | Publication date |
---|---|
US20090116168A1 (en) | 2009-05-07 |
DE102005016590A1 (de) | 2006-10-26 |
WO2006108397A1 (de) | 2006-10-19 |
EP1869684A1 (de) | 2007-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008537328A (ja) | 電気的な多層モジュールおよび多層モジュールの製造方法 | |
KR101788097B1 (ko) | 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 시리즈, 및 적층 세라믹 콘덴서의 실장체 | |
US4430690A (en) | Low inductance MLC capacitor with metal impregnation and solder bar contact | |
US10121593B2 (en) | Composite electronic component | |
US9704648B2 (en) | Multilayer ceramic capacitor, manufacturing method thereof, and board having the same | |
JP5301524B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP4838795B2 (ja) | 高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子 | |
JP2000200706A (ja) | アレイ型多重チップ素子及びその製造方法 | |
WO2004084270A2 (en) | Multi-layer polymeric electronic device and method of manufacturing same | |
US20120147517A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP5977180B2 (ja) | 配線基板 | |
JP2008537636A (ja) | ろう付け可能な接合部及び該接合部の形成のための方法 | |
JP4784689B2 (ja) | 電子部品およびその製造方法 | |
KR102545035B1 (ko) | 코일 전자 부품 | |
JP2007005788A (ja) | 内蔵型上下電極積層部品及びその製造方法 | |
JP2000340448A (ja) | 積層セラミックコンデンサ | |
US20220157526A1 (en) | Electronic component and method of manufacturing the same | |
JP2000106322A (ja) | 積層セラミックコンデンサ | |
US10707023B2 (en) | Electronic components | |
JPH1140460A (ja) | 積層セラミック電子部品 | |
TWI436389B (zh) | Electronic Parts | |
JP2020150088A (ja) | 積層セラミック電子部品 | |
JP6984688B2 (ja) | 複合電子部品 | |
JP7395818B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
JP2002252124A (ja) | チップ型電子部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090707 |