JP3018645B2 - チップ部品の製造方法 - Google Patents
チップ部品の製造方法Info
- Publication number
- JP3018645B2 JP3018645B2 JP3255640A JP25564091A JP3018645B2 JP 3018645 B2 JP3018645 B2 JP 3018645B2 JP 3255640 A JP3255640 A JP 3255640A JP 25564091 A JP25564091 A JP 25564091A JP 3018645 B2 JP3018645 B2 JP 3018645B2
- Authority
- JP
- Japan
- Prior art keywords
- metal paste
- chip
- external electrode
- block
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000002184 metal Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 238000005520 cutting process Methods 0.000 claims description 33
- 239000000919 ceramic Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 4
- 238000010344 co-firing Methods 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 239000003985 ceramic capacitor Substances 0.000 description 11
- 229910052759 nickel Inorganic materials 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000010953 base metal Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、チップコンデンサ、
チップ抵抗器のようなチップ部品の製造方法に関するも
ので、特に、このようなチップ部品の外部電極を形成す
る工程に特徴があるチップ部品の製造方法に関するもの
である。
チップ抵抗器のようなチップ部品の製造方法に関するも
ので、特に、このようなチップ部品の外部電極を形成す
る工程に特徴があるチップ部品の製造方法に関するもの
である。
【０００２】
【従来の技術】この発明にとって興味あるチップ部品の
従来の外部電極形成方法が、たとえば特開昭６０−１０
９２０４号公報に記載されている。
従来の外部電極形成方法が、たとえば特開昭６０−１０
９２０４号公報に記載されている。
【０００３】この従来技術では、次のような手順でチッ
プ部品に外部電極が形成される。 （１） 表面側から裏面側へ貫通するように複数個の収
納孔が形成された弾性体からなる第１および第２の保持
プレートを用意する。
プ部品に外部電極が形成される。 （１） 表面側から裏面側へ貫通するように複数個の収
納孔が形成された弾性体からなる第１および第２の保持
プレートを用意する。
【０００４】（２） 第１の保持プレートの表面側にチ
ップ部品の一方端が露出するようにして、チップ部品の
他方端をその表面側からその収納孔内に押し込む。
ップ部品の一方端が露出するようにして、チップ部品の
他方端をその表面側からその収納孔内に押し込む。
【０００５】（３） 第１の保持プレートの表面側に露
出しているチップ部品の一方端に金属ペーストを塗布
し、次いでこれを乾燥する。
出しているチップ部品の一方端に金属ペーストを塗布
し、次いでこれを乾燥する。
【０００６】（４） 第１の保持プレートの表面側を第
２の保持プレートの表面側に対向させるとともに、第１
の保持プレートに保持されているチップ部品の金属ペー
ストが付与されていない他方端が第２の保持プレートの
表面側に露出するようにして、第１の保持プレートに保
持されているチップ部品の金属ペーストの付与された一
方端を第２の保持プレートの収納孔内に押し込むことに
より、第１の保持プレートに保持されているチップ部品
を第２の保持プレートに移し変える。
２の保持プレートの表面側に対向させるとともに、第１
の保持プレートに保持されているチップ部品の金属ペー
ストが付与されていない他方端が第２の保持プレートの
表面側に露出するようにして、第１の保持プレートに保
持されているチップ部品の金属ペーストの付与された一
方端を第２の保持プレートの収納孔内に押し込むことに
より、第１の保持プレートに保持されているチップ部品
を第２の保持プレートに移し変える。
【０００７】（５） 第２の保持プレートの表面側に露
出しているチップ部品の他方端に金属ペーストを塗布
し、次いでこれを乾燥する。
出しているチップ部品の他方端に金属ペーストを塗布
し、次いでこれを乾燥する。
【０００８】（６） 第２の保持プレートからチップ部
品を取出す。 （７） このように処理されたチップ部品を熱処理炉で
熱処理することにより、金属ペーストを焼成して、外部
電極とする。
品を取出す。 （７） このように処理されたチップ部品を熱処理炉で
熱処理することにより、金属ペーストを焼成して、外部
電極とする。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た従来方法では、外部電極を形成するため、ばらばらの
状態とされたチップ部品を取扱わなければならないた
め、それらを一定の方向に配向させるための設備が必要
である。このような設備は、たとえば、前述した第１お
よび第２の保持プレート、ならびに第１の保持プレート
の収納孔内に一定の方向でチップ部品を押し込むための
設備を含む。また、これら設備を用いて外部電極を形成
するために実施されなければならない工程数も比較的多
いという問題にも遭遇する。
た従来方法では、外部電極を形成するため、ばらばらの
状態とされたチップ部品を取扱わなければならないた
め、それらを一定の方向に配向させるための設備が必要
である。このような設備は、たとえば、前述した第１お
よび第２の保持プレート、ならびに第１の保持プレート
の収納孔内に一定の方向でチップ部品を押し込むための
設備を含む。また、これら設備を用いて外部電極を形成
するために実施されなければならない工程数も比較的多
いという問題にも遭遇する。
【００１０】また、上述した従来方法では、金属ペース
トの塗布厚みがばらつきやすいという問題もある。
トの塗布厚みがばらつきやすいという問題もある。
【００１１】それゆえに、この発明の目的は、外部電極
を形成するための工程数を低減でき、かつ設備の上でも
簡略化されるとともに、外部電極の厚みのばらつきを小
さくできる、チップ部品の製造方法を提供しようとする
ことである。
を形成するための工程数を低減でき、かつ設備の上でも
簡略化されるとともに、外部電極の厚みのばらつきを小
さくできる、チップ部品の製造方法を提供しようとする
ことである。
【００１２】
【課題を解決するための手段】この発明は、外部電極が
両端面に形成されたチップ部品の製造方法に向けられる
ものであって、上述した技術的課題を解決するため、次
のようなステップを備えることを特徴としている。
両端面に形成されたチップ部品の製造方法に向けられる
ものであって、上述した技術的課題を解決するため、次
のようなステップを備えることを特徴としている。
【００１３】すなわち、この発明は、外部電極が形成さ
れるべき面に沿って切断されたときに複数個のチップ部
品を与えるブロックを用意するステップと、外部電極が
形成されるべき面に沿って前記ブロックに切断溝を形成
するステップと、前記切断溝内に外部電極となるべき金
属ペーストを付与するステップと、前記切断溝内の前記
金属ペーストを２分割するように切断するステップとを
備える。チップ部品はチップ状セラミック電子部品であ
り、ブロックは生のセラミックを含み、金属ペーストを
切断するステップの後に、金属ペーストと生のセラミッ
クとを共焼成するステップを備える。
れるべき面に沿って切断されたときに複数個のチップ部
品を与えるブロックを用意するステップと、外部電極が
形成されるべき面に沿って前記ブロックに切断溝を形成
するステップと、前記切断溝内に外部電極となるべき金
属ペーストを付与するステップと、前記切断溝内の前記
金属ペーストを２分割するように切断するステップとを
備える。チップ部品はチップ状セラミック電子部品であ
り、ブロックは生のセラミックを含み、金属ペーストを
切断するステップの後に、金属ペーストと生のセラミッ
クとを共焼成するステップを備える。
【００１４】
【作用】この発明では、切断溝を形成した後も、ブロッ
クの形態を維持したまま、外部電極となるべき金属ペー
ストが切断溝内に付与され、切断溝内の金属ペーストは
２分割されることにより隣り合うチップ部品の各々のた
めの外部電極とされ、生のセラミックを含んだブロック
は未焼成の状態で用意され、金属ペーストを切断した
後、金属ペーストと生のセラミックとが共焼成される。
クの形態を維持したまま、外部電極となるべき金属ペー
ストが切断溝内に付与され、切断溝内の金属ペーストは
２分割されることにより隣り合うチップ部品の各々のた
めの外部電極とされ、生のセラミックを含んだブロック
は未焼成の状態で用意され、金属ペーストを切断した
後、金属ペーストと生のセラミックとが共焼成される。
【００１５】
【発明の効果】このように、この発明によれば、金属ペ
ーストを付与する対象が、従来のばらばらの状態のチッ
プ部品に比べて大きなブロックの状態であるので、取扱
いやすく、それゆえに、所定の位置に金属ペーストを付
与することが容易である。
ーストを付与する対象が、従来のばらばらの状態のチッ
プ部品に比べて大きなブロックの状態であるので、取扱
いやすく、それゆえに、所定の位置に金属ペーストを付
与することが容易である。
【００１６】また、従来のように、ばらばらの状態のチ
ップ部品を一定の方向に配向させる必要がないので、そ
のための工程を少なくとも削減することができる。
ップ部品を一定の方向に配向させる必要がないので、そ
のための工程を少なくとも削減することができる。
【００１７】また、外部電極の厚みは、切断溝が与える
間隔および切断溝内の金属ペーストを２分割するように
切断するときに用いるブレードの厚みにより決定され
る。そのため、外部電極の厚みのばらつきを小さくする
ことができるとともに、外部電極の厚みをコントロール
することも容易である。
間隔および切断溝内の金属ペーストを２分割するように
切断するときに用いるブレードの厚みにより決定され
る。そのため、外部電極の厚みのばらつきを小さくする
ことができるとともに、外部電極の厚みをコントロール
することも容易である。
【００１８】この発明は、たとえば積層セラミックコン
デンサのようなチップ状セラミック電子部品の製造に有
利に適用することができる。この場合、ブロックは生の
セラミックを含んだ状態、すなわち未焼成の状態で、金
属ペーストを切断するステップの後に、金属ペーストと
生のセラミックとを共焼成するステップが実施される。
このような方法は、特に内部にニッケルのような卑金属
からなる内部電極を備える積層セラミックコンデンサの
ようなチップ状セラミック電子部品の製造に適用された
とき、有用である。この場合、外部電極には銀が用いら
れるが、内部電極となるニッケルと外部電極となる銀と
は相互固溶しにくいため、外部電極の第１層としてニッ
ケルペーストを付与した後、セラミックと共焼成し、得
られたニッケル膜上に、第２層として銀を含むペースト
を付与し、焼付けることが行なわれている。このような
場合において、上述した外部電極の第１層を形成するに
あたって、この発明の特徴ある工程を有利に適用するこ
とができる。
デンサのようなチップ状セラミック電子部品の製造に有
利に適用することができる。この場合、ブロックは生の
セラミックを含んだ状態、すなわち未焼成の状態で、金
属ペーストを切断するステップの後に、金属ペーストと
生のセラミックとを共焼成するステップが実施される。
このような方法は、特に内部にニッケルのような卑金属
からなる内部電極を備える積層セラミックコンデンサの
ようなチップ状セラミック電子部品の製造に適用された
とき、有用である。この場合、外部電極には銀が用いら
れるが、内部電極となるニッケルと外部電極となる銀と
は相互固溶しにくいため、外部電極の第１層としてニッ
ケルペーストを付与した後、セラミックと共焼成し、得
られたニッケル膜上に、第２層として銀を含むペースト
を付与し、焼付けることが行なわれている。このような
場合において、上述した外部電極の第１層を形成するに
あたって、この発明の特徴ある工程を有利に適用するこ
とができる。
【００１９】
【実施例】図１には、この発明の一実施例に含まれるス
テップが示されている。この実施例は、積層セラミック
コンデンサの製造に向けられるものである。
テップが示されている。この実施例は、積層セラミック
コンデンサの製造に向けられるものである。
【００２０】まず、図１の（１）に示すように、生のセ
ラミックシートの積層体からなるブロック１が用意され
る。ブロック１の内部には、静電容量を形成するための
複数の内部電極２が層状に形成されている。このブロッ
ク１は、外部電極が形成されるべき面３および４に沿っ
て切断されたときに複数個のチップ状の積層セラミック
コンデンサを与えるものである。
ラミックシートの積層体からなるブロック１が用意され
る。ブロック１の内部には、静電容量を形成するための
複数の内部電極２が層状に形成されている。このブロッ
ク１は、外部電極が形成されるべき面３および４に沿っ
て切断されたときに複数個のチップ状の積層セラミック
コンデンサを与えるものである。
【００２１】次に、同じく（１）に示すように、外部電
極が形成されるべき面３および４に沿って、ブロック１
に切断溝５が形成される。これら切断溝５の形成によっ
て、ブロック１は、個々の積層セラミックコンデンサを
与える複数個のチップ６に分割される。なお、切断溝５
の形成には、たとえばダイシングソーが用いられる。
極が形成されるべき面３および４に沿って、ブロック１
に切断溝５が形成される。これら切断溝５の形成によっ
て、ブロック１は、個々の積層セラミックコンデンサを
与える複数個のチップ６に分割される。なお、切断溝５
の形成には、たとえばダイシングソーが用いられる。
【００２２】次に、（２）に示すように、切断溝５内に
外部電極となるべき金属ペースト７が、たとえば流込み
により付与される。
外部電極となるべき金属ペースト７が、たとえば流込み
により付与される。
【００２３】次いで（３）に示すように、金属ペースト
７が乾燥される。次に、（４）に示すように、切断溝５
内の金属ペースト７が、２分割されるように、たとえば
ブレード８により切断される。これによって、各チップ
６の外部電極が形成されるべき面３および４上に、所望
の厚さの金属ペースト７が付与される。
７が乾燥される。次に、（４）に示すように、切断溝５
内の金属ペースト７が、２分割されるように、たとえば
ブレード８により切断される。これによって、各チップ
６の外部電極が形成されるべき面３および４上に、所望
の厚さの金属ペースト７が付与される。
【００２４】なお、ブレード８は、前述した（１）のス
テップで切断溝５を形成するために用いたブレードより
薄いものが用いられる。また、切断溝５を形成するため
のブレードおよび図１（４）に示したブレード８の各々
の厚みを選ぶことにより、チップ６の外部電極が形成さ
れるべき面３および４上に付与される金属ペースト７の
厚みを自由にコントロールすることができる。
テップで切断溝５を形成するために用いたブレードより
薄いものが用いられる。また、切断溝５を形成するため
のブレードおよび図１（４）に示したブレード８の各々
の厚みを選ぶことにより、チップ６の外部電極が形成さ
れるべき面３および４上に付与される金属ペースト７の
厚みを自由にコントロールすることができる。
【００２５】上述のように金属ペースト７が面３および
４上にそれぞれ付与されたチップ６は、次いで、焼成さ
れる。このとき、チップ６に含まれる生のセラミックと
金属ペースト７とは、共焼成される。これによって、所
望の積層セラミックコンデンサが得られる。
４上にそれぞれ付与されたチップ６は、次いで、焼成さ
れる。このとき、チップ６に含まれる生のセラミックと
金属ペースト７とは、共焼成される。これによって、所
望の積層セラミックコンデンサが得られる。
【００２６】図２には、この発明の他の実施例が示され
ている。なお、図２において、図１に示した要素に相当
する要素には、同様の参照符号を付し、重複する説明は
省略する。
ている。なお、図２において、図１に示した要素に相当
する要素には、同様の参照符号を付し、重複する説明は
省略する。
【００２７】図２に示した実施例では、互いに直交する
各々複数の切断線９および１０に沿って切断されたと
き、個々のチップ６が得られるようなより大きなブロッ
ク１ａが用意される。このようなブロック１ａには、ま
ず、切断溝５が形成され、そこに金属ペースト７が流込
まれ、次いで乾燥される。その後、切断線９および１０
に沿う切断が、たとえばダイシングソーによって実施さ
れる。なお、切断線９および１０に沿う各切断は、いず
れが先に実施されてもよい。
各々複数の切断線９および１０に沿って切断されたと
き、個々のチップ６が得られるようなより大きなブロッ
ク１ａが用意される。このようなブロック１ａには、ま
ず、切断溝５が形成され、そこに金属ペースト７が流込
まれ、次いで乾燥される。その後、切断線９および１０
に沿う切断が、たとえばダイシングソーによって実施さ
れる。なお、切断線９および１０に沿う各切断は、いず
れが先に実施されてもよい。
【００２８】図２に示した実施例によれば、切断溝５の
形成およびその内部への金属ペースト７の付与が、多数
のチップ６に対して同時に行なうことができるので、特
に量産性に優れている。
形成およびその内部への金属ペースト７の付与が、多数
のチップ６に対して同時に行なうことができるので、特
に量産性に優れている。
【００２９】以下に、この発明に従って実施された実験
例について説明する。まず、セラミックスラリーをドク
ターブレード法によって成形し、厚さ２０μｍ、幅１５
０ｍｍ、長さ１０ｍのシートを得た。次に、このシート
上に、内部電極となるべき導電膜を所望のパターンで形
成した後、これらシートを積重ね、次いでプレスするこ
とにより、図２に示すようなブロック１ａを得た。
例について説明する。まず、セラミックスラリーをドク
ターブレード法によって成形し、厚さ２０μｍ、幅１５
０ｍｍ、長さ１０ｍのシートを得た。次に、このシート
上に、内部電極となるべき導電膜を所望のパターンで形
成した後、これらシートを積重ね、次いでプレスするこ
とにより、図２に示すようなブロック１ａを得た。
【００３０】次いで、ブロック１ａに対して、厚み１０
０μｍのブレードを備えるダイシングソーを適用して、
切断溝５を形成した。
０μｍのブレードを備えるダイシングソーを適用して、
切断溝５を形成した。
【００３１】次に、粘度４〜５poise に調整されたニッ
ケルペーストを、切断溝５内にへらを用いて流込んだ。
次いで、７０℃で３０分間、オーブンで乾燥させた後、
図２の切断線９および１０に沿う切断をダイシングソー
によって実施した。このとき用いたブレードの厚みは、
前述した切断溝を形成するのに用いたブレードより薄い
ものを用いた。
ケルペーストを、切断溝５内にへらを用いて流込んだ。
次いで、７０℃で３０分間、オーブンで乾燥させた後、
図２の切断線９および１０に沿う切断をダイシングソー
によって実施した。このとき用いたブレードの厚みは、
前述した切断溝を形成するのに用いたブレードより薄い
ものを用いた。
【００３２】次いで、得られたチップ６を、脱バインダ
処理した後、焼成した。このようにして、外部電極の第
１層としてニッケル膜が形成された積層セラミックコン
デンサを得た。次いで、外部電極の第２層として、銀の
膜を焼付により形成した後、はんだ付け性を良くするた
め、Ｎｉ／Ｓｎめっきを施し、完成品としての積層セラ
ミックコンデンサを得た。
処理した後、焼成した。このようにして、外部電極の第
１層としてニッケル膜が形成された積層セラミックコン
デンサを得た。次いで、外部電極の第２層として、銀の
膜を焼付により形成した後、はんだ付け性を良くするた
め、Ｎｉ／Ｓｎめっきを施し、完成品としての積層セラ
ミックコンデンサを得た。
【００３３】上述した実験例において、外部電極の第１
層の形成に関して、その所要時間を評価したところ、１
０００個の積層セラミックコンデンサについて、従来で
は１分必要としていたのに対し、０．３分しか必要とし
なかった。また、この第１層の厚みの偏差は、従来が１
２０％であったのに対し、上述の実験例では１５％にま
で抑制することができた。
層の形成に関して、その所要時間を評価したところ、１
０００個の積層セラミックコンデンサについて、従来で
は１分必要としていたのに対し、０．３分しか必要とし
なかった。また、この第１層の厚みの偏差は、従来が１
２０％であったのに対し、上述の実験例では１５％にま
で抑制することができた。
【００３４】以上、この発明を、積層セラミックコンデ
ンサの製造方法に関連して説明したが、積層セラミック
コンデンサ以外のチップ状セラミック電子部品にも、さ
らには、セラミックを含まないチップ部品にも、この発
明を適用することができる。
ンサの製造方法に関連して説明したが、積層セラミック
コンデンサ以外のチップ状セラミック電子部品にも、さ
らには、セラミックを含まないチップ部品にも、この発
明を適用することができる。
【００３５】また、たとえばチップ状セラミック電子部
品にこの発明が適用される場合、前述したように、切断
溝が形成されるべきブロックが未焼成である必要はな
く、焼結体としてのブロックに切断溝を形成し、以後の
ステップを実施してもよい。
品にこの発明が適用される場合、前述したように、切断
溝が形成されるべきブロックが未焼成である必要はな
く、焼結体としてのブロックに切断溝を形成し、以後の
ステップを実施してもよい。
【図１】この発明の一実施例に含まれるステップを順次
示す断面図である。
示す断面図である。
【図２】この発明の他の実施例において用いられるブロ
ック１ａを示す斜視図である。
ック１ａを示す斜視図である。
１，１ａ ブロック ３，４ 外部電極が形成されるべき面 ５ 切断溝 ６ チップ ７ 金属ペースト ８ ブレード ９，１０ 切断線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01G 4/14 - 4/42 H01G 13/00 - 13/06
Claims (1)
- 【請求項１】 外部電極が両端面に形成されたチップ部
品の製造方法であって、 外部電極が形成されるべき面に沿って切断されたときに
複数個のチップ部品を与えるブロックを用意し、 外部電極が形成されるべき面に沿って前記ブロックに切
断溝を形成し、 前記切断溝内に外部電極となるべき金属ペーストを付与
し、 前記切断溝内の前記金属ペーストを２分割するように切
断するステップを含み、 前記チップ部品はチップ状セラミック電子部品であり、
前記ブロックは生のセラミックを含み、前記金属ペース
トを切断するステップの後に、前記金属ペーストと前記
生のセラミックとを共焼成するステップを備える 、チッ
プ部品の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255640A JP3018645B2 (ja) | 1991-10-03 | 1991-10-03 | チップ部品の製造方法 |
| US07/955,838 US5295289A (en) | 1991-10-03 | 1992-10-02 | Method of manufacturing electronic components |
| EP92309050A EP0535995B1 (en) | 1991-10-03 | 1992-10-05 | Method of manufacturing electronic components |
| DE69204005T DE69204005T2 (de) | 1991-10-03 | 1992-10-05 | Herstellungsverfahren von elektronischen Komponenten. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255640A JP3018645B2 (ja) | 1991-10-03 | 1991-10-03 | チップ部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05101996A JPH05101996A (ja) | 1993-04-23 |
| JP3018645B2 true JP3018645B2 (ja) | 2000-03-13 |
Family
ID=17281557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3255640A Expired - Lifetime JP3018645B2 (ja) | 1991-10-03 | 1991-10-03 | チップ部品の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5295289A (ja) |
| EP (1) | EP0535995B1 (ja) |
| JP (1) | JP3018645B2 (ja) |
| DE (1) | DE69204005T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583738A (en) * | 1993-03-29 | 1996-12-10 | Murata Manufacturing Co., Ltd. | Capacitor array |
| JP2870371B2 (ja) * | 1993-08-05 | 1999-03-17 | 株式会社村田製作所 | 積層電子部品、その製造方法およびその特性測定方法 |
| JP3524630B2 (ja) * | 1995-04-07 | 2004-05-10 | Ｆｄｋ株式会社 | 積層誘電体フィルタ及びその製造方法 |
| JPH10505463A (ja) * | 1995-06-27 | 1998-05-26 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 多層電子素子製造方法 |
| US5880011A (en) * | 1996-06-19 | 1999-03-09 | Pacific Trinetics Corporation | Method and apparatus for manufacturing pre-terminated chips |
| DE69833193T2 (de) * | 1997-08-05 | 2006-09-21 | Koninklijke Philips Electronics N.V. | Verfahren zur herstellung mehrerer elektronischer bauteile |
| US6678927B1 (en) * | 1997-11-24 | 2004-01-20 | Avx Corporation | Miniature surface mount capacitor and method of making same |
| GB9817120D0 (en) * | 1998-08-07 | 1998-10-07 | Abb Power T & D Limited | Improvements in or relating to electronic components |
| US6515842B1 (en) | 2000-03-30 | 2003-02-04 | Avx Corporation | Multiple array and method of making a multiple array |
| JP3882718B2 (ja) * | 2002-08-29 | 2007-02-21 | 株式会社村田製作所 | 薄膜積層電子部品の製造方法 |
| DE102005016590A1 (de) * | 2005-04-11 | 2006-10-26 | Epcos Ag | Elektrisches Mehrschicht-Bauelement und Verfahren zur Herstellung eines Mehrschicht-Bauelements |
| JP4730559B2 (ja) * | 2006-12-26 | 2011-07-20 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| EP2449569B1 (en) * | 2009-07-01 | 2015-08-26 | Kemet Electronics Corporation | Multilayer capacitor with high capacitance and high voltage capability |
| KR101141402B1 (ko) | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP2014187216A (ja) * | 2013-03-23 | 2014-10-02 | Kyocera Corp | 積層セラミックコンデンサの製造方法 |
| US11443898B2 (en) * | 2017-04-10 | 2022-09-13 | Presidio Components. Inc. | Multilayer broadband ceramic capacitor with internal air gap capacitance |
| CN113454826B (zh) * | 2019-03-12 | 2024-03-12 | Tdk株式会社 | 层叠型全固体二次电池及其制造方法 |
| JP7188345B2 (ja) * | 2019-09-30 | 2022-12-13 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109204A (ja) * | 1983-11-17 | 1985-06-14 | 株式会社村田製作所 | チップ部品の外部電極形成方法 |
| JPH01225307A (ja) * | 1988-03-05 | 1989-09-08 | Murata Mfg Co Ltd | 積層セラミックコンデンサの製造方法 |
| JPH03225904A (ja) * | 1990-01-31 | 1991-10-04 | Taiyo Yuden Co Ltd | 積層チップへの導電ペースト塗布方法 |
-
1991
- 1991-10-03 JP JP3255640A patent/JP3018645B2/ja not_active Expired - Lifetime
-
1992
- 1992-10-02 US US07/955,838 patent/US5295289A/en not_active Expired - Lifetime
- 1992-10-05 EP EP92309050A patent/EP0535995B1/en not_active Expired - Lifetime
- 1992-10-05 DE DE69204005T patent/DE69204005T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69204005D1 (de) | 1995-09-14 |
| JPH05101996A (ja) | 1993-04-23 |
| US5295289A (en) | 1994-03-22 |
| EP0535995A2 (en) | 1993-04-07 |
| DE69204005T2 (de) | 1996-03-07 |
| EP0535995B1 (en) | 1995-08-09 |
| EP0535995A3 (en) | 1993-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3018645B2 (ja) | チップ部品の製造方法 | |
| KR100645710B1 (ko) | 적층 세라믹 캐패시터 | |
| DE3738343A1 (de) | Schaltkreissubstrat | |
| JP5852321B2 (ja) | 積層セラミックコンデンサ | |
| JP3350949B2 (ja) | 導電性ペースト | |
| JPH10241991A (ja) | 積層コンデンサとそのトリミング方法 | |
| JP2000348964A (ja) | 積層セラミック電子部品 | |
| CN108183024B (zh) | 层叠陶瓷电子部件的制造方法 | |
| KR100676035B1 (ko) | 적층 세라믹 콘덴서 | |
| JPH07122455A (ja) | セラミック積層電子部品の製造方法 | |
| JP2976262B2 (ja) | 電子部品の製造方法 | |
| JP2021170658A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH03280412A (ja) | コンデンサネットワーク構造体及びその製造方法 | |
| JP6110927B2 (ja) | 積層セラミックコンデンサ | |
| JP2002270459A (ja) | 積層セラミック電子部品の製造方法 | |
| JP4023133B2 (ja) | 積層セラミックコンデンサおよびその容量調整方法 | |
| JPH08191034A (ja) | 積層コンデンサ | |
| JP7459812B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| WO2023127470A1 (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP2996049B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH1126279A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0722752A (ja) | 多層セラミック基板およびその製造方法 | |
| JP3166953B2 (ja) | セラミック電子部品の製造方法 | |
| JPS62242325A (ja) | チツプコンデンサ−の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 12 |