JP3166953B2 - セラミック電子部品の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、セラミック電子部品
の製造方法に関するもので、特に、焼成工程の改良に関
するものである。

【０００２】

【従来の技術】セラミック電子部品を製造するため、焼
成されたときセラミック電子部品の素体となる生のチッ
プを用意し、この生のチップを、脱バインダした後、焼
成することが少なくとも行なわれる。

【０００３】たとえば、積層セラミックコンデンサを製
造する場合の上述した焼成工程では、生のチップをたと
えばジルコニアからなる匣または敷板の上に載せて、ま
ず低温（〜５００℃）で脱バインダし、次いで高温（〜
１３００℃）で焼成することが行なわれる。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た焼成工程で得られた焼結体は、反りなどの変形が生じ
たり、表裏で色の差が生じたりし、その結果、得られた
積層セラミックコンデンサの特性不良を招いたりするこ
とがあった。

【０００５】この原因を追求すると、焼成の前に実施さ
れる脱バインダ工程における脱バインダ処理の不均一が
原因であることがわかった。すなわち、チップの、匣ま
たは敷板に面した側において脱バインダが不完全とな
り、１個のチップにおいて、残留有機物量が不均一にな
るためであることがわかった。

【０００６】上述した問題は、内部電極として、ニッケ
ルまたは銅のような卑金属を用いる積層セラミックコン
デンサの場合、より顕著となる。このような場合、脱バ
インダ工程は、卑金属が酸化しない温度および雰囲気中
で行なわなければならず、焼成工程も、中性または還元
雰囲気中で行なわなければならない。したがって、脱バ
インダ工程においては、脱バインダの観点からは不十分
な条件しか与え得ず、そのため匣または敷板に接する側
において脱バインダが不完全になりがちである。他方、
焼成工程においては、高温とされるため、卑金属の酸化
を防止するため、中性または還元雰囲気とされるので、
もはや、不完全な脱バインダ処理を補うことができな
い。その結果、上述したように、卑金属を内部電極とし
て用いる積層セラミックコンデンサの場合には、特に、
不完全な脱バインダおよびそれによって引き起こされる
問題に遭遇しやすい。

【０００７】それゆえに、この発明の目的は、上述した
ような問題を解決し得る、セラミック電子部品の製造方
法を提供しようとすることである。

【０００８】

【課題を解決するための手段】この発明は、焼成された
ときセラミック電子部品の素体となる生のチップを用意
し、この生のチップを、脱バインダした後、焼成する、
各工程を備える、セラミック電子部品の製造方法に向け
られるものであって、上述した技術的課題を解決するた
め、少なくとも前記脱バインダ工程は、セラミックと反
応しないジルコニアで少なくとも表面が形成されたニッ
ケルからなる網状の台の上に前記チップを載せた状態で
実施されることを特徴としている。

【０００９】

【００１０】

【作用】この発明に従って脱バインダ工程を実施すると
き、ジルコニアで少なくとも表面が形成されたニッケル
からなる網状の台の上にチップが載せられるので、この
台に接する側においても、接しない側と実質的に同等の
雰囲気を与えることができる。

【００１１】

【発明の効果】したがって、この発明によれば、脱バイ
ンダ後のチップにおいて、残留有機物量が不均一になる
問題を解消でき、その後の焼成工程において、チップを
均一に焼結させることができる。その結果、反りのよう
な変形を防止でき、また、得られたセラミック電子部品
の特性不良の発生を防止することができる。

【００１２】

【実施例】以下に、この発明を、卑金属を内部電極とし
て用いた積層セラミックコンデンサの製造方法について
説明する。

【００１３】セラミック原料粉末に対して、溶媒中にバ
インダおよび分散剤等を溶解させたものを混合して得ら
れたスラリーを準備し、これにドクターブレード法を適
用して、均一な厚みのセラミックグリーンシートを作製
する。このセラミックグリーンシート上に、内部電極と
なるニッケル等の卑金属ペーストを印刷し、これらセラ
ミックグリーンシートを積み重ね、プレスした後、所定
の大きさに切断する。これによって得られた生のチップ
１が、図１および図２に示されている。

【００１４】図１および図２には、多孔質の台２が示さ
れている。この台２は、図２に拡大した断面図で示すよ
うに、たとえばニッケルからなる網３の表面を、セラミ
ックと反応しない、たとえばジルコニアのような材質で
コーティング４を施すことによって得られたものであ
る。このような台２上に適当数のチップ１が載せられた
状態で、脱バインダ工程が実施される。この脱バインダ
工程では、チップ１の内部に含まれるニッケル等の卑金
属の酸化を生じない温度および雰囲気中で行なわれる。

【００１５】次いで、台２の上に載せたまま、チップ１
が、たとえば還元雰囲気中、１３００℃の温度で、焼成
される。

【００１６】この焼成によって得られた焼結体は、積層
セラミックコンデンサの素体となるもので、この素体上
に、外部電極を付与して、完成品としての積層セラミッ
クコンデンサが得られる。

【００１７】上述した実施例に従って、積層セラミック
コンデンサの製造を試み、絶縁抵抗を評価したところ、
その不良率は０％であり、また、反りについては、無視
できる程度になった。他方、従来の匣上で脱バインダお
よび焼成工程を実施した比較例では、絶縁抵抗の不良率
が１０％となった。また、実施例では、焼結した素体の
色を観察したところ、その表裏で差が生じていなかっ
た。

【００１８】

【００１９】

【００２０】また、前述した実施例では、多孔質の台２
上に載せたままの状態で、チップ１に対して脱バインダ
工程および焼成工程を連続的に実施したが、この発明で
は、少なくとも脱バインダ工程がこのような多孔質の台
２で実施されればよく、焼成工程は、別の台（匣または
敷板）上で実施されてもよい。

【００２１】また、この発明は、卑金属を内部電極とし
て用いる積層セラミックコンデンサのような積層セラミ
ック電子部品に限らず、貴金属を内部電極として用いる
積層セラミック電子部品にも、さらには、セラミックの
積層構造を持たないセラミック電子部品にも適用するこ
とができる。

【図面の簡単な説明】

【図１】この発明の一実施例によるセラミック電子部品
の製造方法に含まれる脱バインダ工程を示す図である。

【図２】図１に示した多孔質の台２の一部を拡大して示
す断面図である。

【符号の説明】

１ チップ ２ 多孔質の台 ３ 網 ４ コーティング

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 焼成されたときセラミック電子部品の素
   体となる生のチップを用意し、 前記生のチップを、脱バインダした後、焼成する、各工
   程を備える、セラミック電子部品の製造方法において、 少なくとも前記脱バインダ工程は、セラミックと反応し
   ないジルコニアで少なくとも表面が形成されたニッケル
   からなる網状の台の上に前記チップを載せた状態で実施
   されることを特徴とする、セラミック電子部品の製造方
   法。