KR20010015363A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20010015363A
KR20010015363A KR1020000041291A KR20000041291A KR20010015363A KR 20010015363 A KR20010015363 A KR 20010015363A KR 1020000041291 A KR1020000041291 A KR 1020000041291A KR 20000041291 A KR20000041291 A KR 20000041291A KR 20010015363 A KR20010015363 A KR 20010015363A
Authority
KR
South Korea
Prior art keywords
internal electrodes
ceramic
laminate
electrodes
internal
Prior art date
Application number
KR1020000041291A
Other languages
English (en)
Other versions
KR100676035B1 (ko
Inventor
나까무라도시야
Original Assignee
가와다 미쓰구
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가와다 미쓰구, 다이요 유덴 가부시키가이샤 filed Critical 가와다 미쓰구
Publication of KR20010015363A publication Critical patent/KR20010015363A/ko
Application granted granted Critical
Publication of KR100676035B1 publication Critical patent/KR100676035B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

소성시에 있어서, 적층체의 내부에서의 내부 전극과 세라믹층과의 수축 거동의 차이에 의해 발생하는 크랙이 발생하기 어렵게 한다.
적층 세라믹 콘덴서는, 세라믹층(7)과 내부 전극(5, 6)이 교대로 적층된 적층체(3)와, 이 적층체(3)의 단부에 마련된 외부 전극(2)을 포함하고, 상기 내부 전극(5, 6)은 세라믹층(7)의 서로 대향하는 적어도 한 쌍의 가장자리의 어느 한 쪽에 각각 도달함으로써 적층체(3)의 대향하는 단면에서 각각 도출되고, 적층체(3)의 단면에 도출된 내부 전극(5, 6)이 상기 외부 전극(2)에 각각 접속되어 있다. 상기 세라믹층(7)을 거쳐서 적층체(3)의 내부에서 대향하는 내부 전극(5, 6)은 부분적으로 도체 입자(8)도 세라믹 입자(10)도 존재하지 않는 공극부(9)를 구비한다.

Description

적층 세라믹 콘덴서{MULTI LAYER CERAMIC CAPACITOR}
본 발명은, 예를 들어 내부 전극 패턴과 세라믹층과의 적층체를 구비하고, 이 적층체의 단부에 상기 내부 전극과 도통하도록 외부 전극을 마련한 적층 세라믹 콘덴서에 관한 것이며, 특히 내부 전극층이 3 ㎛ 이하의 얇은 타입인 것으로서, 소성시에 적층체 내부에서의 크랙이 발생하기 어려운 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서는, 내부 전극을 갖는 유전체로 이루어지는 세라믹층이 다수층을 이루도록 적층되고, 이 적층체의 내부에서 내부 전극이 대향하며, 이 적층체의 대향하는 단면에 상기 내부 전극이 교대로 인출되어 있다. 그리고, 이들 내부 전극이 인출된 적층체의 단면을 포함하는 단부에 외부 전극이 형성되고, 이 외부 전극이 적층체의 내부에서 대향하고 있는 상기 내부 전극에 각각 접속되어 있다.
이러한 적층 세라믹 콘덴서의 상기 적층체(3)는, 예를 들어 도 3에 도시하는 바와 같은 층 구조를 갖는다. 즉, 내부 전극(5, 6)을 갖는 유전체로 이루어지는 세라믹층(7)이 도 3에서 도시하는 순서로 적층되고, 또한 그 양측에 내부 전극(5, 6)이 형성되어 있지 않은 세라믹층(7)이 각각 복수층 겹쳐 쌓아진다. 그리고, 이러한 층 구조를 갖는 적층체(3)의 단부에는 내부 전극(5, 6)이 교대로 노출되어 있고, 도 1에 도시하는 바와 같이, 이 적층체(3)의 단부에 상기의 외부 전극(2)이 형성된다.
이러한 적층 세라믹 콘덴서는, 통상적으로 도 3에 도시하는 바와 같은 부품 1개 단위가 각각 제조되는 것은 아니고, 실제로는 다음에 나타내는 제조 방법에 의하여 제조된다. 즉, 우선 미세화한 세라믹 분말과 유기 바인더를 혼합하여 슬러리를 만들고, 이것을 닥터 블레이드법에 의해서 폴리에틸렌 테레프탈레이트 필름 등으로 이루어지는 캐리어 필름 상에 얇게 전개하여, 건조하고, 세라믹 그린 시트를 지지 필름 위에 놓인 채로 컷팅 헤드에 의하여 소망하는 크기로 절단하고, 그 한쪽 면에 스크린 인쇄법에 의해서 도전 페이스트를 인쇄하여, 건조한다. 이에 의해, 도 6에 도시하는 바와 같이 종횡으로 복수 세트분의 내부 전극 패턴(2a, 2b)이 배열된 세라믹 그린 시트(1a, 1b)를 얻을 수 있다.
다음에, 상기 내부 전극 패턴(2a, 2b)을 갖는 복수개의 세라믹 그린 시트(1a, 1b)를 적층하고, 또한 내부 전극 패턴(2a, 2b)을 갖지 않는 수 개의 세라믹 그린 시트(1)를 상하로 겹쳐 쌓고 이들을 압착하여 적층체를 만든다. 여기서, 상기 세라믹 그린 시트(1a, 1b)는 내부 전극 패턴(2a, 2b)이 길이 방향으로 절반의 길이만큼 어긋난 것을 교대로 겹쳐 쌓는다. 그 후, 이 적층체를 소망하는 개별 칩의 사이즈로 절단하여 미소성 적층 칩(raw chip)을 제작하고, 이 미소성 칩을 소성한다. 이렇게 해서 도 1 및 도 3에 도시하는 바와 같은 적층체를 얻을 수 있다.
다음에, 이 소성 완료된 적층체(3)의 양단에 도전 페이스트를 도포하여 베이킹 처리하고, 베이킹 처리된 도체막의 표면에 도금을 실시함으로써, 양단에 외부 전극(2)이 형성된 도 1에 도시하는 바와 같은 적층 세라믹 콘덴서가 완성된다.
예를 들어, 상기의 적층 세라믹 콘덴서 적층체의 단면도를 나타내면, 도 2와 같이 된다. 적층체의 단면도에서 도체 입자와 도체 입자 사이의 공극부는 세라믹 입자가 들어가 이를 메웠다.
상기한 바와 같은 적층 세라믹 콘덴서에 있어서의 세라믹층(7)의 적층체(3)에서는, 세라믹층(7)과 내부 전극(5, 6)에 온도 변화에 의한 수축 거동에 상위함이 있기 때문에, 적층체(3)의 내부에서 미세한 크랙(마이크로 크랙)이 발생하기 쉽다. 특히, 100층 이상의 고적층인 경우에 그 경향이 현저하다.
그러므로, 본 발명은 상기 종래 기술의 과제에 비추어, 적층체 내부에 있어서, 과대한 응력이 발생하는 일 없이 크랙이 발생하기 어려운 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
본 발명에서는, 상기의 목적을 달성하기 위해서, 세라믹층(7)을 거쳐서 적층체(3)의 내부에서 대향하는 내부 전극(5, 6)에, 부분적으로 도체 입자(8)가 없는 공극부(9)를 형성하였다. 이 내부 전극(5, 6)의 공극부(9)에 의해 내부 전극(5, 6)과 세라믹층(7) 사이에서 발생하는 응력을 완화하고, 소성에 의한 적층체(3)의 내부에 있어서의 크랙의 발생을 방지할 수 있도록 한 것이다.
즉, 본 발명에 의한 적층 세라믹 콘덴서는, 세라믹층(7)과 내부 전극(5, 6)이 교대로 적층된 적층체(3)와, 이 적층체(3)의 단부에 마련된 외부 전극(2)을 구비하고, 상기 내부 전극(5, 6)이 세라믹층(7)의 서로 대향하는 적어도 한 쌍의 가장자리의 어느 한쪽에 각각 도달함에 의해 적층체(3)의 대향하는 단면에 내부 전극(5, 6)이 각각 도출되며, 동일 적층체(3)의 단면에 도출된 내부 전극(5, 6)이 상기 외부 전극(2)에 각각 접속되어 있는 것으로서, 상기 세라믹층(7)을 거쳐서 적층체(3)의 내부에서 대향하는 내부 전극(5, 6)에 부분적으로 도체 입자(8)도 세라믹 입자(10)도 존재하지 않는 공극부(9)를 형성한 것을 특징으로 한다.
상기 내부 전극(5, 6)의 공극부(9) 한 개는, 내부 전극 평면도의 빈 공간을 통해서 세라믹 입자가 10개 이상 보이는 정도의 크기이고, 이러한 공극부의 총면적이 내부 전극(5, 6) 면적의 25% 내지 75%를 차지하고 있다. 이러한 적층 세라믹 콘덴서는, 상기 내부 전극(5, 6)의 막 두께가 3 ㎛ 이하의 얇은 것에 적용하면 바람직하다.
여기서, 내부 전극(5, 6)의 면적이란 공극부(9)를 포함한 내부 전극(5, 6)의 면적, 즉 내부 전극(5, 6)의 외관의 면적이다. 예를 들어, 내부 전극(5, 6)이 직사각형의 도체 패턴인 경우, 그 종횡 치수의 곱으로 된다.
이러한 적층 세라믹 콘덴서에서는, 세라믹층(7)을 거쳐서 적층체(3)의 내부에서 대향하는 내부 전극(5, 6)에 부분적으로 도체 입자(8)도 세라믹 입자도 존재하지 않는 공극부(9)를 형성하였기 때문에, 소성시에도 수축 거동의 차이로부터 응력이 인가되기 어렵게 되어 크랙의 발생이 효율적으로 방지된다.
단지, 공극부(9)는 내부 전극(5, 6)의 50% 전후, 보다 구체적으로는 25% 내지 75%의 면적을 차지하고 있는 것이 바람직하다. 공극부(9)의 내부 전극(5, 6)에 차지하는 면적의 비율이 25% 미만에서는, 크랙의 발생 방지가 충분하지 않다. 또한, 공극부(9)의 내부 전극(5, 6)에 차지하는 면적의 비율이 75%를 넘으면, 내부 전극(5, 6)의 대향 면적이 감소되어, 소요 정전 용량을 얻기 어렵게 되기 때문이다.
도 1은 본 발명에 의한 적층 세라믹 콘덴서의 예를 도시하는 일부 절단된 사시도,
도 2는 동일 적층 세라믹 콘덴서의 도 1의 A부를 도시하는 주요부 확대 단면도,
도 3은 동일 적층 세라믹 콘덴서의 예의 적층체의 각 층을 분리하여 도시한 분해 사시도,
도 4는 동일 적층 세라믹 콘덴서의 도 3의 B부를 도시하는 주요부 확대도,
도 5는 동일 적층 세라믹 콘덴서의 도 4의 C부를 나타내는 주요부 확대도,
도 6은 적층 세라믹 콘덴서를 제조하기 위한 세라믹 그린 시트의 적층 상태를 도시하는 각 층의 분리 사시도.
도면의 주요 부분에 대한 부호의 설명
2 : 외부 전극 3 : 적층체
5 : 내부 전극 6 : 내부 전극
7 : 세라믹층 9 : 공극부
10 : 세라믹층
다음에, 도면을 참조하면서, 본 발명의 실시예에 대하여 구체적이고 또한 상세하게 설명한다. 우선, 티탄산 바륨 등의 유전체 세라믹 원료 분말을 에탄올, 테르피놀, 부틸카르비톨, 톨루엔, 케로신 등의 용제에 용해한 아비에틴산 수지, 폴리비닐 부티랄, 에틸 셀룰로오스, 아크릴 수지 등의 유기 바인더에 균일하게 분산하여, 세라믹 슬러리를 조정한다. 이 세라믹 슬러리를 폴리에틸렌 테레프탈레이트 필름 등의 베이스 필름 상에 얇고 균일한 두께로 도포하여, 건조하고, 막 형상의 세라믹 그린 시트를 만든다. 그 후, 이 세라믹 그린 시트를 적당한 크기로 재단한다.
다음에, 도 6에 도시하는 바와 같이, 이 재단한 세라믹 그린 시트(1a, 1b) 위에 도전 페이스트를 사용하여 2 종류의 내부 전극 패턴(2a, 2b)을 각각 인쇄한다. 예를 들어, 도전 페이스트는 Ni 분말의 100중량%에 대하여, 바인더로서 에틸 셀룰로오스를 3중량% 내지 12중량%, 용제로서 타피네올을 80중량% 내지 120중량%, 소위 공재(共材)로서 티탄산 바륨 분말을 10중량% 내지 20중량% 첨가하여, 균일하게 혼합, 분산한 것을 사용한다.
이러한 Ni 페이스트 등의 도전 페이스트를 사용하여, 세라믹 그린 시트(1a, 1b) 위에 내부 전극 패턴(2a, 2b)을 인쇄한다.
이러한 내부 전극 패턴(2a, 2b)이 인쇄된 세라믹 그린 시트(1a, 1b)를 도 6에 도시하는 바와 같이 교대로 겹쳐 쌓고, 또한 그 양측에 내부 전극 패턴(2a, 2b)이 인쇄되어 있지 않은 세라믹 그린 시트(1, 1), 소위 더미 시트를 겹쳐 쌓은 다음, 이들을 압착하여, 적층체를 얻는다. 또한, 이 적층체를 종횡으로 재단하여, 각각의 칩 형상 적층체로 분할한다. 그 후, 도 1에 도시하는 바와 같이, 내부 전극(5, 6)이 각각 도출되어 있는 적층체(3)의 양단에 Ni 페이스트 등의 도전 페이스트를 도포하여, 이들 적층체를 소성함으로써, 도 3에 도시하는 바와 같은 층 구조를 갖는 소성 완료의 적층체(3)를 얻는다.
또한 이 Ni 페이스트 등의 위에, 도전막으로서, Cu가 도금되고 그 도전막상에 Ni가 도금되며, 또한 그 위에 Sn 혹은 땜납 도금이 실시되어, 외부 전극(2)이 형성된다. 이에 의해, 적층 세라믹 콘덴서가 완성된다.
상기한 바와 같은 적층체의 소성 공정에 있어서, 내부 전극(5, 6)이 소성되는 경우에, 우선 내부 전극 패턴을 형성하고 있는 도전 페이스트의 금속 입자의 재배열이 발생하고, 내부 전극 패턴을 형성하고 있는 도체 입자는 세라믹층(7)과의 사이에서 그 계면 방향으로 성장한다. 이에 의해, 도 2와 같이, 내부 전극(5, 6)을 형성하는 도체 입자(8)는 세라믹층(7)과의 계면 방향으로 성장한 편평한 입자로서 재형성되고, 이러한 편평한 도전 입자가 세라믹층(7)과의 계면 방향으로 1개씩 연속한 상태로 막 형상의 내부 전극(5, 6)이 형성된다. 이 내부 전극(5, 6)의 막 두께는 3 ㎛ 이하이다.
또한, 상기한 바와 같은 적층체(3)의 소성 공정에 있어서, 내부 전극(5, 6)이 소성되는 경우에, 우선 내부 전극 패턴을 형성하고 있는 도전 페이스트의 금속 입자의 재배열이 발생하여 내부 전극 패턴의 두께가 감소한다. 그 후 재배열이 종료되면, 내부 전극 패턴을 형성하고 있는 도전 페이스트의 소결이 개시되고, 이 소결시에는 도전 페이스트 중의 금속 입자가 표면 장력의 작용에 의해 서로를 향하여 모이려는 경향이 있다. 이에 따라, 서서히 내부 전극 패턴이 두꺼워져 간다. 그 결과, 소성 전과 소성 후의 내부 전극 패턴과 내부 전극(5, 6)의 두께는 거의 변하지 않게 된다. 한편, 세라믹층(7)은 소성 과정에 있어서, 두께가 감소해 갈 뿐이다. 이로 인해, 내부 전극(5, 6)과 세라믹층(7)과의 갭에 의해 내부 전극(5, 6)에 도체막이 존재하지 않는 공극부(9)가 발생한다. 이러한 공극부(9)의 사이즈 등의 제어 방법으로서는 내부 전극 형성용의 도전 페이스트의 조성(금속량, 공재량, 바인더량), 그 도체 입자의 입자 직경 혹은 그 소성 프로파일 등을 조정하는 것을 예로 들 수 있다.
도 2는, 완성된 적층 세라믹 콘덴서를 아크릴계 수지에 매립하여 유지한 상태로 세라믹층(7)의 적층 방향과 직교하는 방향으로 연마하고, 그 단면을 노출시켜 광학 현미경으로 관찰하여 얻어진 현미경 사진을 모식적으로 도시한 것이다. 이는 정확히 도 1의 A부분의 확대도에 해당한다.
도 2에 도시하는 바와 같이, 세라믹층(7) 사이에 편평한 도체 입자가 대개 1개씩 세라믹층(7)과의 계면 방향으로 일렬로 줄지어 내부 전극(5, 6)이 형성되어 있다. 그러나, 이 내부 전극(5, 6)은 모든 부분에서 완전히 연속되어 있는 것이 아니라, 도체막도 세라믹 입자도 존재하지 않는 공극부(9)가 분포 형성되어 있다. 인접하는 공극부(9) 사이에서 연속되어 있는 도체 입자(8)는 20개 이하이다.
도 4는, 완성된 적층 세라믹 콘덴서를 아크릴계 수지에 매립하여, 유지한 상태로 세라믹층(7)의 적층 방향으로 연마하고, 그 단면을 노출시켜, 내부 전극(5, 6)의 평면을 광학 현미경으로 관찰하여 얻어진 현미경 사진을 모식적으로 도시한 것이다. 이는 정확히 도 3의 B부분의 확대도에 해당한다. 또한, 도 5는 도 4의 C부를 확대하여 모식적으로 도시한 도면이다.
도 4에 도시하는 공극부(9)의 부분에는 도체 입자(8)도 세라믹 입자(10)도 존재하지 않는다. 도 5에서는, 공극부(9)의 배후에 세라믹 입자(10)가 보인다. 이 공극부(9)의 한 개당 크기는 세라믹 입자(10)개 이상이다. 또한, 이러한 내부 전극(5, 6)의 공극부(9)는 내부 전극(5, 6)의 50% 전후, 보다 구체적으로는 25% 내지 75%의 면적을 차지하고 있다.
실시예
다음에, 본 발명의 보다 구체적인 실시예와 그것들에 대한 비교예에 대하여 설명한다.
티탄산 바륨 등의 유전체 세라믹 원료 분말을 타피네올 등의 용제에 용해한 에틸 셀룰로오스 등의 유기 바인더에 균일하게 분산한 세라믹 슬러리를 만들고, 이것을 폴리에틸렌 테레프탈레이트 필름 등의 베이스 필름 상에 얇고 균일한 두께로 도포하여, 건조하고, 막 형상의 세라믹 그린 시트를 만들었다. 그 후, 이 세라믹 그린 시트를 베이스 필름으로부터 박리하여, 150 ㎜ 각의 세라믹 그린 시트를 복수개 만들었다.
한편, Ni 분말의 100중량%에 대하여, 바인더로서 에틸 셀룰로오스를 8중량%, 용제로서 타피네올을 100중량% 첨가하고, 균일하게 혼합, 분산하여, 도전 페이스트를 조성하였다. 이 Ni 페이스트를 사용하여, 스크린 인쇄기에 의해 각각의 세라믹 그린 시트에 도 6에 도시하는 바와 것 같은 두께 2.5 ㎛의 내부 전극 패턴(1a, 1b)을 각각 형성하였다.
이러한 내부 전극 패턴이 인쇄된 세라믹 그린 시트를 교대로 소정 개수 겹쳐 쌓고, 그 상하에 내부 전극 패턴이 인쇄되어 있지 않은 세라믹 그린 시트, 소위 더미 시트를 겹쳐 쌓아, 이들을 적층 방향으로 120℃의 온도 하에 있어서 200 t의 압력으로 가압해서 압착하여, 적층체를 얻었다.
이 적층체를, 3.2 ㎜ × 1.6 ㎜ 크기로 재단하여, 적층체의 양단부에 Ni 페이스트를 도포한 후, 1320℃의 온도로 소성하여, 도 1에 도시하는 바와 같은 소성 완료된 적층체(3)를 얻었다. 또한 그 후, 칩을 무전해 배럴 도금조에 넣어, Cu 막을 도금 처리하고, 그 Cu 막상에 전해 배럴 도금조에 넣어, Ni 막을 도금 처리한다. 그리고 그 Ni 막상에 납땜 또는 Sn 도금을 순차적으로 실시하였다. 이에 의해, 외부 전극(2)을 형성하여, 도 1에 도시하는 바와 같은 적층 세라믹 콘덴서를 얻었다.
이 적층 세라믹 콘덴서 50 개를 아크릴계 수지에 매립하여 유지한 상태로 내부 전극(5, 6)의 적층 방향과 직교하는 방향으로 연마하여, 내부 전극(5, 6)과 세라믹층(7)의 적층 상태를 광학 현미경으로 관찰하였다. 그 결과, 도 2에 도시한 바와 같이, 세라믹층(7) 사이에 편평한 도체 입자가 대개 1개씩 세라믹층(7)과의 계면 방향으로 일렬로 줄지어 내부 전극(5, 6)이 형성되어 있지만, 이 내부 전극(5, 6)에는 도체막도 세라믹도 존재하지 않는 공극부(9)가 분포 형성되어 있었다. 계면 방향으로 일렬로 연속되어 있는 내부 전극(5, 6)의 공극부와 공극부 사이에 연속되어 있는 도체 입자(8)는 최대 15개였다.
또한, 별도의 적층 세라믹 콘덴서 50개를 아크릴계 수지에 매립하여 유지한 상태로 내부 전극(5, 6)의 적층 방향으로 연마하고, 내부 전극(5, 6)의 평면을 노출시켜, 이것을 광학현미경에 의해 관찰하였다. 그 결과, 내부 전극(5, 6)에는 도 5에 도시하는 바와 같이 도체막도 세라믹도 존재하지 않는 공극부(9)가 존재하였다. 이 공극부(9)가 전극(5, 6)의 평면에 차지하는 면적은 약 49%였다.
합계 100개의 적층 세라믹 콘덴서에 대하여, 적층체(3)의 내부의 크랙을 조사한 바, 크랙의 발생은 인정되지 않았다. 또한, 동시에 제조한 별도의 적층 세라믹 콘덴서를 50개 사용하여 그 양단의 외부 전극(2)을 회로 기판상의 랜드 전극에 납땜하고, 그 후에 이 적층 세라믹 콘덴서를 연마하여 마찬가지로 해서 적층체(3)의 내부에 있어서의 크랙의 유무를 조사한 바 역시 크랙의 발생은 인정되지 않았다.
비교예
상기 실시예에 있어서, 내부 전극(5, 6)을 형성하기 위한 Ni 페이스트에 티탄산 바륨 분말로 이루어지는 공재의 함유량을 Ni 분말의 100중량%에 대하여, 10중량%로 하고, 또한 재단한 칩의 소성시의 온도 상승 구배를 완만하게 하여 소성한 것 이외에는 동일 실시예와 마찬가지로 하여 적층 세라믹 콘덴서를 제조하였다.
이 적층 세라믹 콘덴서 50개를 아크릴계 수지에 매립하여 유지한 상태로 내부 전극(5, 6)의 적층 방향과 직교하는 방향으로 연마하고, 내부 전극(5, 6)과 세라믹층(7)의 적층 상태를 광학 현미경으로 관찰하였다. 그 결과, 세라믹층(7) 사이에 도체 입자가 대개 일렬로 연속하여 내부 전극(5, 6)이 형성되어 있지만, 이 내부 전극(5, 6)의 여기 저기에 도체막도 세라믹 입자도 존재하지 않는 공극부(9)가 드문 드문하게 형성되어 있었다.
또한, 별도의 적층 세라믹 콘덴서 50개를 아크릴계 수지에 매립하여 유지한 상태로 내부 전극(5, 6)의 적층 방향으로 연마하고, 내부 전극(5, 6)의 평면을 노출시켜, 이것을 광학 현미경으로 관찰하였다. 그 결과, 내부 전극(5, 6)에는 도체막도 세라믹 입자도 존재하지 않는 공극부(9)가 존재하였지만, 그 내부 전극(5, 6)의 평면에 대하여 차지하는 비율은 23%였다.
또한 이들 합계 100개의 적층 세라믹 콘덴서에 대하여, 적층체(3)의 내부에서의 크랙의 유무를 조사한 바, 크랙의 발생은 인정되지 않았다. 또한, 동시에 제조한 별도의 적층 세라믹 콘덴서를 50개 사용하여 그 양단의 외부 전극(2)을 회로 기판상의 랜드 전극에 납땜하고, 그 후에 이 적층 세라믹 콘덴서를 연마하여 마찬가지로 해서 적층체(3)의 내부에 있어서의 크랙의 유무를 조사한 바, 18개에 크랙의 발생이 인정되었다.
이상 설명한 바와 같이, 본 발명에 따르면, 소성시에 있어서 세라믹 입자와 내부 전극과의 수축 거동의 차이로부터 발생하는 크랙 불량이 발생하기 어려운 적층 세라믹 콘덴서를 얻을 수 있다.

Claims (3)

  1. 세라믹층(7)과 내부 전극(5, 6)이 교대로 적층된 적층체(3)와, 이 적층체(3)의 단부에 마련된 외부 전극(2)을 포함하고, 상기 내부 전극(5, 6)은 세라믹층(7)의 서로 대향하는 적어도 한 쌍의 가장자리의 어느 한 쪽으로 각각 연장됨으로써 적층체(3)의 대향하는 단면에서 각각 도출되고, 적층체(3)의 단면에 도출된 상기 내부 전극(5, 6)이 상기 외부 전극(2)과 각각 접속되어 있는 적층 세라믹 콘덴서에 있어서,
    적층체(3)의 내부에서 대향하는 내부 전극(5, 6)에, 부분적으로 도체 입자(8)도 세라믹 입자(10)도 존재하지 않는 공극부(9)를 마련한 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제 1 항에 있어서,
    내부 전극(5, 6)내에 존재하는 공극부(9)는 내부 전극(5, 6)의 면적의 25% 내지 75%를 점유하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제 1 항 내지 제 2 항 중 어느 한 항에 있어서,
    상기 내부 전극(5, 6)의 막 두께가 3 ㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020000041291A 1999-07-21 2000-07-19 적층 세라믹 콘덴서 KR100676035B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11205588A JP2001035747A (ja) 1999-07-21 1999-07-21 積層セラミックコンデンサ
JP1999-205588 1999-07-21

Publications (2)

Publication Number Publication Date
KR20010015363A true KR20010015363A (ko) 2001-02-26
KR100676035B1 KR100676035B1 (ko) 2007-01-29

Family

ID=16509377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000041291A KR100676035B1 (ko) 1999-07-21 2000-07-19 적층 세라믹 콘덴서

Country Status (5)

Country Link
JP (1) JP2001035747A (ko)
KR (1) KR100676035B1 (ko)
CN (1) CN100466120C (ko)
HK (1) HK1032664A1 (ko)
TW (1) TW452807B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560765B2 (ja) * 2003-12-05 2010-10-13 株式会社村田製作所 積層型電子部品の製造方法
WO2006068245A1 (ja) * 2004-12-24 2006-06-29 Murata Manufacturing Co., Ltd 積層型圧電セラミック部品、及び積層型圧電セラミック部品の製造方法
JP4896642B2 (ja) * 2006-09-12 2012-03-14 Ｔｄｋ株式会社 積層コンデンサ及び電子機器
JP4809173B2 (ja) * 2006-09-27 2011-11-09 京セラ株式会社 積層セラミックコンデンサ
JP5158061B2 (ja) * 2009-11-30 2013-03-06 Ｔｄｋ株式会社 薄膜コンデンサ
US9368281B2 (en) * 2010-08-18 2016-06-14 Taiyo Yuden Co., Ltd. Laminated ceramic electronic component
DE112015000098T5 (de) 2014-01-22 2016-03-17 Esko Co., Ltd. Fotokatalysator und Fahrzeugklimaanlage, die einen solchen aufweist
CN105354136B (zh) 2015-09-25 2018-06-15 华为技术有限公司 一种调试方法、多核处理器和调试设备
DE202016102203U1 (de) 2016-04-26 2016-06-29 Epcos Ag Vielschichtbauelement
JP7040206B2 (ja) * 2018-03-27 2022-03-23 Tdk株式会社 積層セラミック電子部品
JP7416021B2 (ja) 2021-06-16 2024-01-17 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423309A (ja) * 1990-05-14 1992-01-27 Hitachi Aic Inc 積層セラミックコンデンサ
JPH06349674A (ja) * 1993-06-14 1994-12-22 Murata Mfg Co Ltd 金属膜支持体及びセラミックグリーンシート供給体並びに電子部品用セラミック積層体
JPH07326537A (ja) * 1994-05-30 1995-12-12 Murata Mfg Co Ltd セラミック積層電子部品の製造方法
JPH0855753A (ja) * 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JPH11340074A (ja) * 1998-05-28 1999-12-10 Matsushita Electric Ind Co Ltd 粒界絶縁型積層半導体コンデンサの製造方法
JP4023309B2 (ja) * 2002-12-19 2007-12-19 株式会社大真空 圧電振動子の製造装置及びその製造方法

Also Published As

Publication number Publication date
CN100466120C (zh) 2009-03-04
HK1032664A1 (en) 2001-07-27
TW452807B (en) 2001-09-01
KR100676035B1 (ko) 2007-01-29
JP2001035747A (ja) 2001-02-09
CN1282085A (zh) 2001-01-31

Similar Documents

Publication Publication Date Title
KR100645710B1 (ko) 적층 세라믹 캐패시터
KR100481393B1 (ko) 적층 세라믹 전자 부품과 그 도전 페이스트
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2007036003A (ja) 積層コンデンサ
KR100588929B1 (ko) 적층 세라믹 전자 부품
CN105097282A (zh) 层叠陶瓷电容器
JP3775366B2 (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品
KR20130084852A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR100585549B1 (ko) 적층 세라믹 전자부품
KR100676035B1 (ko) 적층 세라믹 콘덴서
JP3350949B2 (ja) 導電性ペースト
JP3018645B2 (ja) チップ部品の製造方法
US7799409B2 (en) Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component
US6514603B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JPH05190375A (ja) 銅多層セラミック基板の製造方法及びそれに用いる銅ペースト
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
US6979486B2 (en) Multilayer ceramic capacitor
KR100922943B1 (ko) 적층 세라믹 전자 부품의 제조 방법
JP2004179349A (ja) 積層型電子部品およびその製法
KR100511063B1 (ko) 세라믹 적층체의 제조방법
JPH07240337A (ja) 積層セラミックコンデンサ並びにその製造方法
JPH11340082A (ja) 積層チップ部品とその製造方法
JPH07201222A (ja) 導電性ペーストとセラミック積層体とセラミック積層体の製造方法
JP2000269073A (ja) 積層セラミックコンデンサとその製造方法
JP2005268290A (ja) 積層セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 14