JPH1050552A - 積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサの製造方法

Info

Publication number
JPH1050552A
JPH1050552A JP21534596A JP21534596A JPH1050552A JP H1050552 A JPH1050552 A JP H1050552A JP 21534596 A JP21534596 A JP 21534596A JP 21534596 A JP21534596 A JP 21534596A JP H1050552 A JPH1050552 A JP H1050552A
Authority
JP
Japan
Prior art keywords
dielectric ceramic
ceramic layer
printed
printing
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21534596A
Other languages
English (en)
Inventor
Yohei Watabe
洋平 渡部
Yukio Nishinomiya
幸雄 西宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp filed Critical Tokin Corp
Priority to JP21534596A priority Critical patent/JPH1050552A/ja
Publication of JPH1050552A publication Critical patent/JPH1050552A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【課題】 10μm以下の薄い層が簡単に作製でき、シ
ョートの発生が少ない積層セラミックコンデンサの製造
方法を提供すること。 【解決手段】 スクリーンメッシュによるピンホール3
が発生しても、所定の厚みの半分以下の厚みで2回以上
印刷することにより、誘電体セラミック層1のピンホー
ル3は、内部電極2の間を貫通することが阻害されて、
内部電極2の間を貫通することがなくなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミックコンデ
ンサの製造方法に関わり、特に積層型のセラミックコン
デンサの製造方法に関する。
【0002】
【従来の技術】積層セラミックコンデンサは、小型大容
量、反永久的な寿命、高周波における低インピーダンス
等の優れた特性から広い範囲で使用されている。又、近
年の電子デバイスが小型化されるのに伴い、電子回路基
盤への高密度の表面実装が要求されている。このため、
表面実装に対するチップ部品への市場ニーズは、一段と
活発化している。
【0003】従来の積層セラミックコンデンサの製造
は、次のように行われる。
【0004】まず、誘電体セラミック粉末と有機樹脂等
のバインダーを、有機溶剤中に分散混合させたスラリー
を、ドクターブレード法等で一定の厚みに成膜し、グリ
ーンシートを作製する。金、パラジウム、銀、銅、ニッ
ケル等の低抵抗金属と有機ビヒクルからなる内部電極ペ
ーストをスクリーン印刷法により、前記グリーンシート
上へ印刷して内部電極を形成する。
【0005】内部電極が交互に対向する電極としたこの
グリーンシートを打ち抜き、金型内へ積層し、熱プレス
等で圧着して積層体を得る。
【0006】この積層体を一個一個のコンデンサ素子に
切断し、脱バインダー、焼成を行い、積層セラミックコ
ンデンサ素子を得る。
【0007】こうして得られた積層セラミックコンデン
サ素子の対向する内部電極の各々の電極引き出し部が露
出する両端面に、外部電極端子を形成し、積層セラミッ
クコンデンサが完成する。
【0008】積層セラミックコンデンサの小型大容量化
には、誘電率の大きな材料を用いるか、積層される電極
の総面積を大きくするか、電極間に挟まれて積層される
誘電体層の厚みを薄くするか、三つの方法があげられ
る。
【0009】
【発明が解決しようとする課題】しかしながら、誘電率
の大きな材料を用いることは、材料開発の面からも非常
に難しく、容易ではない。
【0010】そのため、誘電体セラミック層を薄膜化
し、積層数を増加することによって総電極面積を増大す
る方法がとられている。しかしながら、前記グリーンシ
ートを用いた場合、シートの厚みが10μm以下では、
ハンドリングの際に、グリーンシートの強度がもたない
ため、薄膜化には限界があった。
【0011】また、従来の積層セラミックコンデンサに
おいては、誘電体セラミック層の厚みが10μm以下で
は、図3に示すように、誘電体セラミック層1を積層
し、その上に内部電極用ペーストを印刷し、積層体を形
成する際に、内部電極2の間にピンホール3が発生す
る。このピンホール3が原因で電極間にショートを引き
起こす問題もあった。
【0012】本発明の目的は、10μm以下の薄い層が
簡単に作製でき、ショートの発生が少ない積層セラミッ
クコンデンサの製造方法を提供することにある。
【0013】
【課題を解決するための手段】本発明によれば、誘電体
セラミックの内部に、層状に互いに対向する複数の平行
な内部電極を設け、該内部電極引出し部に端子電極を設
ける積層セラミックコンデンサの製造方法において、ス
クリーン印刷法により誘電体セラミック粉末を有機樹脂
及び溶剤中に分散させたスラリーを積層体形状に印刷、
乾燥し、誘電体セラミック層を形成した後、同様に低抵
抗金属粉末を有機樹脂及び溶剤中に分散させたペースト
を前記誘電体セラミック層の上に、複数個のコンデンサ
が得られるように、複数パターンを印刷、乾燥すること
を特徴とする積層セラミックコンデンサの製造方法が得
られる。
【0014】本発明によれば、誘電体セラミック層を印
刷する方法において、内部電極間の同一誘電体セラミッ
ク層を2回以上印刷することを特徴とする積層セラミッ
クコンデンサの製造方法が得られる。
【0015】本発明では、誘電体セラミック層をスクリ
ーン印刷法で行う場合、図2に示すように、スクリーン
メッシュによってピンホール3が発生しても、所定の半
分以下の厚みで2回以上印刷することにより、誘電体セ
ラミック層1のピンホール3は、内部電極2の間を貫通
することが阻害されて、内部電極2の間を貫通すること
がなくなる。従って、内部電極のショートを解消でき、
スクリーン印刷を用いた湿式積層が可能となる。
【0016】
【発明の実施の形態】本発明の実施の形態を以下に図面
を用いて説明する。
【0017】本発明では、図1に示すような工程により
積層セラミックコンデンサの素子を得た。
【0018】以下に、図1に基づいて、本発明の積層セ
ラミックコンデンサの製造方法について説明する。
【0019】誘電体セラミック層を構成する誘電体セラ
ミック粉末として、チタン酸ジルコン酸鉛(PZT)系
で、誘電率が約14000の材料を用い、有機樹脂バイ
ンダー、有機溶剤および分散剤を加えてプラネタリミキ
サーで分散、混練し、誘電体セラミック層用スラリーを
作製した。
【0020】内部電極用ペーストは、Ag80%、Pd
20%の混合粉末と誘電体セラミック層用スラリーを作
製したときと異なる有機樹脂バインダーおよび有機溶剤
を使用した有機ビヒクルを3本ロールミルにて混練した
ものを使用した。
【0021】表1及び表2に、誘電体セラミック層用ス
ラリー及び内部電極用ペーストの各組成を示す。
【0022】
【0023】
【0024】前述の誘電体セラミック層用スラリーと内
部電極用ペーストを用い、剥離処理を施した定盤に、ま
ず保護層として誘電体セラミック層用スラリーを用いて
積層体パターンで厚みが150μmになるように印刷乾
燥を繰り返した。
【0025】この時の印刷条件は、スクリーンが150
〜400ステンレスメッシュで乳剤厚みが2〜30μm
で、誘電体セラミック層用スラリーの印刷粘度を20〜
60μポイズで、1層の厚みが15〜30μmとなるよ
うに印刷機を設定し、印刷し、120℃で5分間乾燥を
1サイクルとして5〜6回繰り返し、150μmの厚み
の保護層を形成する。
【0026】保護層を形成した後、その上に印刷厚みが
約2μmになるように内部電極用ペーストを印刷乾燥し
た。その上に誘電体セラミック層用スラリーを印刷し、
厚みが5μmになるように印刷し、乾燥後、更にスクリ
ーンメッシュバイアスの異なるスクリーンで誘電体セラ
ミック層用スラリーを印刷した。厚みが5μmになるよ
うに印刷し、乾燥させ、10μmの厚みを得る。
【0027】更に、内部電極の印刷、誘電体セラミック
層用スラリーの印刷を80層繰り返し、保護層として1
50μmになるように誘電体セラミック層を形成して、
積層セラミックコンデンサの積層体を得た。
【0028】この積層体を一個一個のコンデンサ素子に
切断し、脱バインダー、焼成を行い、積層セラミックコ
ンデンサ素子を得た。
【0029】誘電体セラミック層の厚みを1〜3回で、
3〜10μmの厚みにした積層セラミックコンデンサ素
子の得た。本発明品と従来品との各々10,000個の
試料を採ってシート数を調べて、ショート発生率(%)
を比較した結果、表3が得られた。
【0030】
【0031】表4は、誘電体セラミック層の厚みを1〜
3回で、2〜6μmの厚みにした積層セラミックコンデ
ンサ素子を得て、上記と同様な条件でショート発生率
(%)を調べた結果を示す。
【0032】
【0033】2回以上印刷することにより、ピンホール
を低減することが可能であるが、特に1回の印刷厚みを
半分以下で2回以上印刷することにより、誘電体層にあ
るピンホールが電極貫通することを無くし、積層セラミ
ックコンデンサ素子としてショート発生率を低減する効
果が大きいことがわかった。
【0034】
【発明の効果】以上、説明したように、本発明によれ
ば、10μm以下の薄い層が容易に作製でき、内部電極
間に発生するピンホールを無くし、ショート発生率を低
減できる積層セラミックコンデンサの製造方法の提供が
可能となった。
【図面の簡単な説明】
【図1】本発明の積層セラミックコンデンサの製造方法
を示す工程図。
【図2】本発明による積層セラミックコンデンサ素子を
示す断面図。
【図3】従来の積層セラミックコンデンサ素子を示す断
面図。
【符号の説明】
1 誘電体セラミック層 1a 誘電体セラミック層 2 内部電極 3 ピンホール

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 誘電体セラミックスの内部に、層状に互
    いに対向する複数の平行な内部電極を設け、該内部電極
    の引き出し部に端子電極を設ける積層セラミックコンデ
    ンサの製造方法において、スクリーン印刷法により誘電
    体セラミック粉末を有機樹脂及び溶剤中に分散させたス
    ラリーを印刷、乾燥し、誘電体セラミック層を形成した
    後、同様に低抵抗金属粉末を有機樹脂及び溶剤中に分散
    させたペーストを前記誘電体セラミック層の上に、複数
    個のコンデンサが得られるように、複数パターンを印
    刷、乾燥することを特徴とする積層セラミックコンデン
    サの製造方法。
  2. 【請求項2】 請求項1記載の誘電体セラミック層を印
    刷する方法において、内部電極間の同一誘電体セラミッ
    ク層を2回以上印刷することを特徴とする積層セラミッ
    クコンデンサの製造方法。
JP21534596A 1996-07-26 1996-07-26 積層セラミックコンデンサの製造方法 Pending JPH1050552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21534596A JPH1050552A (ja) 1996-07-26 1996-07-26 積層セラミックコンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21534596A JPH1050552A (ja) 1996-07-26 1996-07-26 積層セラミックコンデンサの製造方法

Publications (1)

Publication Number Publication Date
JPH1050552A true JPH1050552A (ja) 1998-02-20

Family

ID=16670770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21534596A Pending JPH1050552A (ja) 1996-07-26 1996-07-26 積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JPH1050552A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519948A (ja) * 2000-01-03 2003-06-24 アエスカ エス.ア. 可変容量結合アンテナ
US7653973B2 (en) 2004-06-28 2010-02-02 Tdk Corporation Production method of multilayer electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519948A (ja) * 2000-01-03 2003-06-24 アエスカ エス.ア. 可変容量結合アンテナ
US7653973B2 (en) 2004-06-28 2010-02-02 Tdk Corporation Production method of multilayer electronic device

Similar Documents

Publication Publication Date Title
JP7207837B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP3306814B2 (ja) 積層セラミック電子部品の製造方法
JPH0721833A (ja) 導電性ペーストおよびそれを用いた多層セラミック電子部品の製造方法
JPH1050552A (ja) 積層セラミックコンデンサの製造方法
JP2779896B2 (ja) 積層電子部品の製造方法
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
JPH05190373A (ja) 積層セラミックコンデンサの製造方法
JPH0721832A (ja) 導電性ペーストおよびそれを用いた多層セラミック電子部品の製造方法
JP3249264B2 (ja) 積層セラミックコンデンサの製造方法
JPH10112417A (ja) 積層セラミック電子部品及びその製造方法
JP3148387B2 (ja) 積層セラミックコンデンサの製造方法
JP2998476B2 (ja) 積層セラミックコンデンサ用グリーン体の製造方法
JPH10149945A (ja) 積層セラミックチップ部品及びその製造方法
JPH08181031A (ja) 積層セラミックコンデンサ
JP3437019B2 (ja) 積層セラミックコンデンサの製造方法
JP2915178B2 (ja) 積層セラミックインダクタの製造法
KR20140044606A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JPS6089995A (ja) 複合積層セラミツク部品
JPH0786081A (ja) 積層セラミックコンデンサの製造方法
JPH097883A (ja) 積層セラミックコンデンサの製造方法
JPH03220711A (ja) 積層セラミックコンデンサ
JP3662749B2 (ja) 積層インダクタ素子の製造方法
JP3563580B2 (ja) 高周波複合回路基板およびその製造方法
JPH08264374A (ja) 積層セラミックコンデンサの製造方法
JPH056836A (ja) 積層コンデンサーの製造法およびこれに用いる誘電体ペースト