JP2976262B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP2976262B2 JP2976262B2 JP4256137A JP25613792A JP2976262B2 JP 2976262 B2 JP2976262 B2 JP 2976262B2 JP 4256137 A JP4256137 A JP 4256137A JP 25613792 A JP25613792 A JP 25613792A JP 2976262 B2 JP2976262 B2 JP 2976262B2
- Authority
- JP
- Japan
- Prior art keywords
- motherboard
- main surface
- electrodes
- internal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000010304 firing Methods 0.000 claims 1
- 239000004519 grease Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/304—Stacked capacitors obtained from a another capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
【０００１】
【産業上の利用分野】この発明は電子部品の製造方法に
関し、特にたとえば、積層コンデンサ，ＬＣ複合部品，
ＬＣフィルタ，インダクタ等のように内部電極およびそ
れに接続された外部電極を含む電子部品の製造方法に関
する。
関し、特にたとえば、積層コンデンサ，ＬＣ複合部品，
ＬＣフィルタ，インダクタ等のように内部電極およびそ
れに接続された外部電極を含む電子部品の製造方法に関
する。
【０００２】
【従来の技術】図１５に示す従来の積層コンデンサ１で
は、マザーボードを個々のチップ２に切断した後、その
チップ２に外部電極３を付与していた。
は、マザーボードを個々のチップ２に切断した後、その
チップ２に外部電極３を付与していた。
【０００３】
【発明が解決しようとする課題】このような従来の製造
方法では、チップ２の寸法の小型化に伴いチップ２の取
り扱いが困難となるため、チップ２に外部電極３を付与
するのが困難となるという問題があった。それゆえに、
この発明の主たる目的は、小型化しても外部電極を容易
に付与できる、電子部品の製造方法を提供することであ
る。
方法では、チップ２の寸法の小型化に伴いチップ２の取
り扱いが困難となるため、チップ２に外部電極３を付与
するのが困難となるという問題があった。それゆえに、
この発明の主たる目的は、小型化しても外部電極を容易
に付与できる、電子部品の製造方法を提供することであ
る。
【０００４】
【課題を解決するための手段】第１の発明は、（ａ）個
々のチップを構成する複数の内部電極が主面の縦方向お
よび横方向に形成され、それぞれの内部電極は主面に対
して直交しかつ端部が主面上に露出する焼成済みのマザ
ーボードを準備し、（ｂ）主面上に内部電極の取り出し
のための外部電極を形成し、そして（ｃ）マザーボード
を個々のチップに切断する、電子部品の製造方法であ
る。第２の発明は、（ａ）複数の内部電極が配置された
グリーンシートを積層してブロックを形成し、（ｂ）ブ
ロックをグリーンシートの積層方向に切断して内部電極
の端部が主面上に露出したマザーボードを形成し、
（ｃ）マザーボードを焼成して主面上に内部電極の取り
出しのための外部電極を形成し、そして（ｄ）マザーボ
ードを主面の縦方向および横方向に切断して個々のチッ
プを得る、電子部品の製造方法である。
々のチップを構成する複数の内部電極が主面の縦方向お
よび横方向に形成され、それぞれの内部電極は主面に対
して直交しかつ端部が主面上に露出する焼成済みのマザ
ーボードを準備し、（ｂ）主面上に内部電極の取り出し
のための外部電極を形成し、そして（ｃ）マザーボード
を個々のチップに切断する、電子部品の製造方法であ
る。第２の発明は、（ａ）複数の内部電極が配置された
グリーンシートを積層してブロックを形成し、（ｂ）ブ
ロックをグリーンシートの積層方向に切断して内部電極
の端部が主面上に露出したマザーボードを形成し、
（ｃ）マザーボードを焼成して主面上に内部電極の取り
出しのための外部電極を形成し、そして（ｄ）マザーボ
ードを主面の縦方向および横方向に切断して個々のチッ
プを得る、電子部品の製造方法である。
【０００５】
【作用】たとえば積層コンデンサを製造する場合、セラ
ミックグリーンシート（未焼成のセラミックシート）に
各々が内部電極となるべき多数の電極を形成し、そのよ
うなセラミックグリーンシートを電極が各層毎にわずか
にずれるように複数枚積層し、ブロックを形成する。そ
して、このブロックを焼成し、ブロックの上面と垂直に
切断することによって、マザーボードを得る。
ミックグリーンシート（未焼成のセラミックシート）に
各々が内部電極となるべき多数の電極を形成し、そのよ
うなセラミックグリーンシートを電極が各層毎にわずか
にずれるように複数枚積層し、ブロックを形成する。そ
して、このブロックを焼成し、ブロックの上面と垂直に
切断することによって、マザーボードを得る。
【０００６】このようなマザーボードの主面に、たとえ
ば導電ペーストを塗布するなどして外部電極を付与す
る。このとき、マザーボードの主面には内部電極が主面
と垂直に露出しているので、付与された外部電極はその
内部電極と接続される。その後、マザーボードを個々の
チップに切断することによって、積層コンデンサが得ら
れる。
ば導電ペーストを塗布するなどして外部電極を付与す
る。このとき、マザーボードの主面には内部電極が主面
と垂直に露出しているので、付与された外部電極はその
内部電極と接続される。その後、マザーボードを個々の
チップに切断することによって、積層コンデンサが得ら
れる。
【０００７】
【発明の効果】この発明によれば、マザーボードを切断
する前に外部電極を付与するため、チップの寸法が小さ
くなっても外部電極を容易に形成できる。この発明の上
述の目的，その他の目的，特徴および利点は、図面を参
照して行う以下の実施例の詳細な説明から一層明らかと
なろう。
する前に外部電極を付与するため、チップの寸法が小さ
くなっても外部電極を容易に形成できる。この発明の上
述の目的，その他の目的，特徴および利点は、図面を参
照して行う以下の実施例の詳細な説明から一層明らかと
なろう。
【０００８】
【実施例】図１（Ａ）に示すこの実施例の積層コンデン
サ１０は直方体のチップ１２を含み、チップ１２の内部
には、図１（Ｂ）からわかるように、内部電極１４ａの
一端がチップ１２の上面に露出し、内部電極１４ｂの一
端がチップ１２の下面に露出するように、内部電極１４
ａおよび１４ｂが交互に積層されている。また、チップ
１２の上面および下面には外部電極１６が付与され、こ
れらの外部電極１６はそれぞれ内部電極１４ａまたは１
４ｂと接続されている。
サ１０は直方体のチップ１２を含み、チップ１２の内部
には、図１（Ｂ）からわかるように、内部電極１４ａの
一端がチップ１２の上面に露出し、内部電極１４ｂの一
端がチップ１２の下面に露出するように、内部電極１４
ａおよび１４ｂが交互に積層されている。また、チップ
１２の上面および下面には外部電極１６が付与され、こ
れらの外部電極１６はそれぞれ内部電極１４ａまたは１
４ｂと接続されている。
【０００９】次に、この積層コンデンサ１０の製造方法
について説明する。まず、図２に示すように、内部電極
１４ａが印刷されたグリーンシート１８と内部電極１４
ｂが印刷されたグリーンシート１８を交互に積層し、最
上層および最下層に何も印刷されていないグリーンシー
ト１８を積層する。これにより図３に示すような複数の
チップ１２をとることができるブロック２０を形成す
る。そして、このブロック２０を切断しマザーボード２
２ａを形成する。このとき、図４に示すようにマザーボ
ード２２ａの主面となる上面に内部電極１４ａの一端が
露出し、マザーボード２２ａの下面に内部電極１４ｂの
一端が露出するように、ブロック２０を切断する。
について説明する。まず、図２に示すように、内部電極
１４ａが印刷されたグリーンシート１８と内部電極１４
ｂが印刷されたグリーンシート１８を交互に積層し、最
上層および最下層に何も印刷されていないグリーンシー
ト１８を積層する。これにより図３に示すような複数の
チップ１２をとることができるブロック２０を形成す
る。そして、このブロック２０を切断しマザーボード２
２ａを形成する。このとき、図４に示すようにマザーボ
ード２２ａの主面となる上面に内部電極１４ａの一端が
露出し、マザーボード２２ａの下面に内部電極１４ｂの
一端が露出するように、ブロック２０を切断する。
【００１０】続いてマザーボード２２ａを焼成し、図５
に示すように、切断されたマザーボード２２ａの上面お
よび下面に導電ペーストを塗布して外部電極１６を付与
する。なお、外部電極１６を付与するには導電ペースト
の塗布・焼付けのほか、導電塗料，乾式めっきおよび無
電解めっきなどを用いてもよい。その後、図６に示すよ
うにマザーボード２２ａを個々のチップ１２毎に切断す
れば、図１（Ａ）に示す積層コンデンサ１０が得られ
る。
に示すように、切断されたマザーボード２２ａの上面お
よび下面に導電ペーストを塗布して外部電極１６を付与
する。なお、外部電極１６を付与するには導電ペースト
の塗布・焼付けのほか、導電塗料，乾式めっきおよび無
電解めっきなどを用いてもよい。その後、図６に示すよ
うにマザーボード２２ａを個々のチップ１２毎に切断す
れば、図１（Ａ）に示す積層コンデンサ１０が得られ
る。
【００１１】図７（Ａ）に示す他の実施例の積層コンデ
ンサ１０は、図１（Ａ）の積層コンデンサ１０と同様チ
ップ１２を含むが、チップ１２の内部には内部電極１４
ｃおよび１４ｄが交互に積層されており、図７（Ｂ）お
よび（Ｃ）に示すように、内部電極１４ｃの一端がチッ
プ１２の上面左端部に露出し、内部電極１４ｄの一端が
チップ１２の上面右端部に露出している。また、チップ
１２の上面左端部および上面右端部には外部電極１６が
付与され、内部電極１４ｃおよび１４ｄのそれぞれと接
続されている。
ンサ１０は、図１（Ａ）の積層コンデンサ１０と同様チ
ップ１２を含むが、チップ１２の内部には内部電極１４
ｃおよび１４ｄが交互に積層されており、図７（Ｂ）お
よび（Ｃ）に示すように、内部電極１４ｃの一端がチッ
プ１２の上面左端部に露出し、内部電極１４ｄの一端が
チップ１２の上面右端部に露出している。また、チップ
１２の上面左端部および上面右端部には外部電極１６が
付与され、内部電極１４ｃおよび１４ｄのそれぞれと接
続されている。
【００１２】このような積層コンデンサ１０は以下に説
明する方法で製造される。まず、図１（Ａ）に示す積層
コンデンサ１０の製造方法と同様の方法でブロックを形
成する。そして、このブロックを切断し、マザーボード
２２ｂを形成する。このとき、図８に示すように、マザ
ーボード２２ｂの主面となる上面に内部電極１４ｃおよ
び１４ｄの一端が露出するようにブロックを切断する。
次に、図９に示すように露出した内部電極１４ｃおよび
１４ｄのそれぞれと接続されるように、導電ペーストを
マザーボード２２ｂの上面に塗布し、外部電極１６を付
与する。その後、図１０に示すようにマザーボード２２
ｂを個々のチップ１２毎に切断すれば、図７（Ａ）に示
す積層コンデンサ１０が得られる。
明する方法で製造される。まず、図１（Ａ）に示す積層
コンデンサ１０の製造方法と同様の方法でブロックを形
成する。そして、このブロックを切断し、マザーボード
２２ｂを形成する。このとき、図８に示すように、マザ
ーボード２２ｂの主面となる上面に内部電極１４ｃおよ
び１４ｄの一端が露出するようにブロックを切断する。
次に、図９に示すように露出した内部電極１４ｃおよび
１４ｄのそれぞれと接続されるように、導電ペーストを
マザーボード２２ｂの上面に塗布し、外部電極１６を付
与する。その後、図１０に示すようにマザーボード２２
ｂを個々のチップ１２毎に切断すれば、図７（Ａ）に示
す積層コンデンサ１０が得られる。
【００１３】図１１（Ａ）に示す他の実施例の積層コン
デンサ１０は、図１（Ａ）の積層コンデンサ１０と同様
チップ１２を含むが、チップ１２の内部にはＴ型の内部
電極１４ｅおよび１４ｆが交互に積層されている。そし
て、図１１（Ｂ）および（Ｃ）に示すように、内部電極
１４ｅの短辺の両端はチップ１２の上面左端部および下
面左端部に露出し、内部電極１４ｆの短辺の両端はチッ
プ１２の上面右端部および下面右端部に露出している。
また、外部電極１６はチップ１２の上面両端および下面
両端に付与され、内部電極１４ｅおよび１４ｆのそれぞ
れと接続されている。
デンサ１０は、図１（Ａ）の積層コンデンサ１０と同様
チップ１２を含むが、チップ１２の内部にはＴ型の内部
電極１４ｅおよび１４ｆが交互に積層されている。そし
て、図１１（Ｂ）および（Ｃ）に示すように、内部電極
１４ｅの短辺の両端はチップ１２の上面左端部および下
面左端部に露出し、内部電極１４ｆの短辺の両端はチッ
プ１２の上面右端部および下面右端部に露出している。
また、外部電極１６はチップ１２の上面両端および下面
両端に付与され、内部電極１４ｅおよび１４ｆのそれぞ
れと接続されている。
【００１４】このような積層コンデンサ１０を得るに
は、マザーボード２２ｂと同様のマザーボードの上面お
よび下面に図９に示す外部電極１６と同様の外部電極１
６を付与し、その後個々のチップ１２毎に切断すればよ
い。図１２に示す他の実施例の積層コンデンサ１０は、
図７（Ａ）に示す積層コンデンサ１０を２つ含み、外部
電極１６は、隣合う図７（Ａ）に示す積層コンデンサ１
０の内部電極１４ｃおよび１４ｄを短絡することのない
ように一定の距離をおいて接続されている。
は、マザーボード２２ｂと同様のマザーボードの上面お
よび下面に図９に示す外部電極１６と同様の外部電極１
６を付与し、その後個々のチップ１２毎に切断すればよ
い。図１２に示す他の実施例の積層コンデンサ１０は、
図７（Ａ）に示す積層コンデンサ１０を２つ含み、外部
電極１６は、隣合う図７（Ａ）に示す積層コンデンサ１
０の内部電極１４ｃおよび１４ｄを短絡することのない
ように一定の距離をおいて接続されている。
【００１５】このような積層コンデンサ１０を得るに
は、図８に示すマザーボード２２ｂの上面に露出する内
部電極１４ｃおよび１４ｄのそれぞれに接続されるよう
に複数の外部電極１６を形成し、図１３に示すようなマ
ザーボード２２ｂを得て、そのマザーボード２２ｂを図
７（Ａ）に示す積層コンデンサ１０が２つ含まれるよう
に切断すればよい。
は、図８に示すマザーボード２２ｂの上面に露出する内
部電極１４ｃおよび１４ｄのそれぞれに接続されるよう
に複数の外部電極１６を形成し、図１３に示すようなマ
ザーボード２２ｂを得て、そのマザーボード２２ｂを図
７（Ａ）に示す積層コンデンサ１０が２つ含まれるよう
に切断すればよい。
【００１６】図１４に示す他の実施例の積層コンデンサ
１０は、図１１（Ａ）に示す積層コンデンサ１０を２つ
含み、チップ１２の上面のほか下面にも図１２に示す積
層コンデンサ１０と同様の外部電極１６が付与されてい
る。このような積層コンデンサ１０を得るには、マザー
ボード２２ｂと同様のマザーボードの下面にも図１３に
示す外部電極１６と同様の外部電極１６を付与し、個々
のチップ１２毎に切断すればよい。
１０は、図１１（Ａ）に示す積層コンデンサ１０を２つ
含み、チップ１２の上面のほか下面にも図１２に示す積
層コンデンサ１０と同様の外部電極１６が付与されてい
る。このような積層コンデンサ１０を得るには、マザー
ボード２２ｂと同様のマザーボードの下面にも図１３に
示す外部電極１６と同様の外部電極１６を付与し、個々
のチップ１２毎に切断すればよい。
【図面の簡単な説明】
【図１】（Ａ）はこの発明の一実施例を示す斜視図であ
り、（Ｂ）は（Ａ）の実施例の破断斜視図である。
り、（Ｂ）は（Ａ）の実施例の破断斜視図である。
【図２】グリーンシートを積層する工程を示す図解図で
ある。
ある。
【図３】グリーンシートを積層して得られるブロックを
切断する工程を示す図解図である。
切断する工程を示す図解図である。
【図４】ブロックを切断して得られるマザーボードを示
す斜視図である。
す斜視図である。
【図５】マザーボードに外部電極を付与する工程を示す
図解図である。
図解図である。
【図６】外部電極を付与したマザーボードを切断する工
程を示す図解図である。
程を示す図解図である。
【図７】（Ａ）はこの発明の他の実施例を示す斜視図で
あり、（Ｂ）および（Ｃ）は（Ａ）の実施例の破断斜視
図である。
あり、（Ｂ）および（Ｃ）は（Ａ）の実施例の破断斜視
図である。
【図８】マザーボードを示す斜視図である。
【図９】マザーボードに外部電極を付与する工程を示す
図解図である。
図解図である。
【図１０】外部電極を付与したマザーボードを切断する
工程を示す図解図である。
工程を示す図解図である。
【図１１】（Ａ）はこの発明の他の実施例を示す斜視図
であり、（Ｂ）および（Ｃ）は（Ａ）の実施例の破断斜
視図である。
であり、（Ｂ）および（Ｃ）は（Ａ）の実施例の破断斜
視図である。
【図１２】この発明の他の実施例を示す斜視図である。
【図１３】マザーボードに外部電極を付与する工程を示
す図解図である。
す図解図である。
【図１４】この発明の他の実施例を示す斜視図である。
【図１５】（Ａ）は従来技術を示す外観図であり、
（Ｂ）は従来技術を示す断面図である。
（Ｂ）は従来技術を示す断面図である。
１０ …積層コンデンサ １４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ …
内部電極 １６ …外部電極 ２０ …ブロック ２２ａ，２２ｂ …マザーボード
内部電極 １６ …外部電極 ２０ …ブロック ２２ａ，２２ｂ …マザーボード
Claims (2)
- 【請求項１】（ａ）個々のチップを構成する複数の内部
電極が主面の縦方向および横方向に形成され、それぞれ
の内部電極は前記主面に対して直交しかつ端部が前記主
面上に露出する焼成済みのマザーボードを準備し、 （ｂ）前記主面上に前記内部電極の取り出しのための外
部電極を形成し、そして （ｃ）前記マザーボードを前記個々のチップに切断す
る、電子部品の製造方法。 - 【請求項２】 （ａ）複数の内部電極が配置されたグリー
ンシートを積層してブロックを形成し、 （ｂ）前記ブロックを前記グリーンシートの積層方向に
切断して前記内部電極の端部が主面上に露出したマザー
ボードを形成し、 （ｃ）前記マザーボードを焼成して前記主面上に前記内
部電極の取り出しのための外部電極を形成し、そして （ｄ）前記マザーボードを前記主面の縦方向および横方
向に切断して個々のチップを得る、電子部品の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256137A JP2976262B2 (ja) | 1992-09-25 | 1992-09-25 | 電子部品の製造方法 |
| US08/126,486 US5440794A (en) | 1992-09-25 | 1993-09-24 | Method of manufacturing laminated ceramic capacitors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256137A JP2976262B2 (ja) | 1992-09-25 | 1992-09-25 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112100A JPH06112100A (ja) | 1994-04-22 |
| JP2976262B2 true JP2976262B2 (ja) | 1999-11-10 |
Family
ID=17288421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256137A Expired - Fee Related JP2976262B2 (ja) | 1992-09-25 | 1992-09-25 | 電子部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5440794A (ja) |
| JP (1) | JP2976262B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4337749C2 (de) * | 1993-11-05 | 2003-10-16 | Bosch Gmbh Robert | Verfahren zur Herstellung von Keramik-Multilayern |
| FR2719967B1 (fr) * | 1994-05-10 | 1996-06-07 | Thomson Csf | Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés. |
| JP3492421B2 (ja) * | 1994-06-02 | 2004-02-03 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP3063577B2 (ja) * | 1995-07-05 | 2000-07-12 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法とその装置 |
| DE19615694C1 (de) * | 1996-04-19 | 1997-07-03 | Siemens Ag | Monolithischer Vielschicht-Piezoaktor und Verfahren zur Herstellung |
| JP3094939B2 (ja) * | 1997-03-19 | 2000-10-03 | 株式会社村田製作所 | 電子部品の製造方法 |
| JPH10275736A (ja) * | 1997-03-28 | 1998-10-13 | Tdk Corp | 積層基板の切断位置の良否判定方法と積層セラミック電子部品 |
| JP4134675B2 (ja) * | 2002-10-21 | 2008-08-20 | 株式会社村田製作所 | 積層電子部品及びその製造方法 |
| US6950300B2 (en) * | 2003-05-06 | 2005-09-27 | Marvell World Trade Ltd. | Ultra low inductance multi layer ceramic capacitor |
| JP4438321B2 (ja) * | 2003-06-02 | 2010-03-24 | 株式会社デンソー | 積層型圧電体素子の製造方法 |
| JP5678905B2 (ja) * | 2011-03-14 | 2015-03-04 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP6648690B2 (ja) * | 2016-12-28 | 2020-02-14 | 株式会社村田製作所 | 積層型電子部品の製造方法および積層型電子部品 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3766616A (en) * | 1972-03-22 | 1973-10-23 | Statek Corp | Microresonator packaging and tuning |
| US4191905A (en) * | 1977-06-17 | 1980-03-04 | Citizen Watch Company Limited | Sealed housings for a subminiature piezoelectric vibrator |
| CH626479A5 (ja) * | 1979-07-05 | 1981-11-13 | Suisse Horlogerie | |
| US4514247A (en) * | 1983-08-15 | 1985-04-30 | North American Philips Corporation | Method for fabricating composite transducers |
| JPH023995A (ja) * | 1988-06-21 | 1990-01-09 | Fuji Electric Co Ltd | 圧電素子の貼着方法 |
| JPH02301118A (ja) * | 1989-05-15 | 1990-12-13 | Nippon Chemicon Corp | 固体電解コンデンサの製造方法 |
| US4931901A (en) * | 1989-05-19 | 1990-06-05 | Sprague Electric Company | Method for adjusting capacitor at manufacture and product |
| US4953273A (en) * | 1989-05-25 | 1990-09-04 | American Technical Ceramics Corporation | Process for applying conductive terminations to ceramic components |
| EP0427901B1 (en) * | 1989-11-14 | 1996-04-03 | Battelle Memorial Institute | Method of manufacturing a multilayer piezoelectric actuator stack |
| US5197170A (en) * | 1989-11-18 | 1993-03-30 | Murata Manufacturing Co., Ltd. | Method of producing an LC composite part and an LC network part |
-
1992
- 1992-09-25 JP JP4256137A patent/JP2976262B2/ja not_active Expired - Fee Related
-
1993
- 1993-09-24 US US08/126,486 patent/US5440794A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112100A (ja) | 1994-04-22 |
| US5440794A (en) | 1995-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976262B2 (ja) | 電子部品の製造方法 | |
| JP2006237078A (ja) | 積層電子部品及び積層セラミックコンデンサ | |
| JP2003031435A (ja) | 多端子型の積層セラミック電子部品 | |
| JPH10270282A (ja) | 積層セラミックコンデンサ | |
| JP3018645B2 (ja) | チップ部品の製造方法 | |
| US20160012969A1 (en) | High capacitance single layer capacitor | |
| JPH05205966A (ja) | 積層コンデンサ | |
| JP2006222441A (ja) | コンデンサ、配線基板、デカップリング回路及び高周波回路 | |
| JPH09260187A (ja) | セラミック電子部品の製造方法 | |
| JPH06112099A (ja) | 電子部品の製造方法および電子部品 | |
| JP3264037B2 (ja) | コンデンサアレイ | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JPH08273973A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH03178112A (ja) | 複合チップ部品 | |
| JP2600127Y2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JPH1140449A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品アセンブリ | |
| JP2781095B2 (ja) | 表面実装部品の製造方法 | |
| JP2000049035A (ja) | 積層セラミックコンデンサ | |
| WO2024135066A1 (ja) | 積層セラミックコンデンサ | |
| JP3305009B2 (ja) | 誘電体共振器及び誘電体フィルタ | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH08124799A (ja) | 積層セラミックコンデンサアレイ | |
| JP2642754B2 (ja) | Ｌｃ複合ネットワーク部品及びその製造方法 | |
| EP1589799A1 (en) | Multi-layer ceramic substrate and method for manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |