JP4134675B2 - 積層電子部品及びその製造方法 - Google Patents

積層電子部品及びその製造方法 Download PDF

Info

Publication number
JP4134675B2
JP4134675B2 JP2002306259A JP2002306259A JP4134675B2 JP 4134675 B2 JP4134675 B2 JP 4134675B2 JP 2002306259 A JP2002306259 A JP 2002306259A JP 2002306259 A JP2002306259 A JP 2002306259A JP 4134675 B2 JP4134675 B2 JP 4134675B2
Authority
JP
Japan
Prior art keywords
electronic component
conductive film
laminated
laminate
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002306259A
Other languages
English (en)
Other versions
JP2004146401A (ja
Inventor
哲久 松本
重克 山本
昌弘 櫻谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002306259A priority Critical patent/JP4134675B2/ja
Publication of JP2004146401A publication Critical patent/JP2004146401A/ja
Application granted granted Critical
Publication of JP4134675B2 publication Critical patent/JP4134675B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、積層電子部品及びその製造方法、特に、コンデンサやLCノイズフィルタなど、複数の絶縁性シートと複数の内部電極とを積層して積層体を形成し、該積層体の端面に前記内部電極の引出し部と電気的に接続された外部電極を設けた積層電子部品及びその製造方法に関する。
【0002】
【従来の技術と課題】
一般に、積層型のコンデンサとしては、内部電極を形成した複数のセラミックシートを積層し、さらにその上下面にセラミックシートの保護層を積層し、焼成した後に所定の外形寸法にカットして積層体とし、2端子型であれば、該積層体の両端面に内部電極の引出し部と電気的に接続された外部電極を設けたものが提供されている。
【0003】
従来、前記外部電極は積層体の端面に導電性ペーストを、例えば、ディップ法によって塗布、焼付けすることによって形成していた。しかし、導電性ペーストの塗布、焼付けによって形成された外部電極は、どうしても厚さが大きくなってしまい、近年の電子部品の小型化にそぐわないという問題点を有している。また、導電性ペーストがCuを主成分とするものの場合、内部電極がNiからなるものであれば、焼付けによる電気的な接続が必ずしも良好ではなく、しかも、導電性ペーストに含有されているガラス成分が導電性を阻害し、外部電極間の直流抵抗が大きくなってしまう不具合を有していた。
【0004】
【特許文献1】
特開昭63−169014号公報
【0005】
一方、特許文献1には、積層体コンデンサの端面に該端面に露出した内部電極が短絡されるようにその全面に無電解めっきによって導電性金属層を析出させる方法が記載されている。
【0006】
この外部電極形成方法では、薄い外部電極を得ることはできるものの、内部電極からのめっき生長のみのプロセスであるため、めっきの生長が十分ではなく、直流抵抗が大きくなってしまうという問題点を有している。
【0007】
そこで、本発明の目的は、薄くて、内部電極との電気的な接続が良好で直流抵抗が小さい外部電極を有する積層電子部品及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段及び作用】
以上の目的を達成するため、本発明に係る積層電子部品は、複数の絶縁性シートと複数の内部電極とを積層して積層体を形成し、該積層体の両端面に前記内部電極の引出し部と電気的に接続された外部電極を設けた積層電子部品において、前記外部電極は導電膜と電解めっき膜とで構成されており、前記導電膜は前記積層体の各端面の稜部のうち少なくとも内部電極の積層方向に沿った稜部で前記引出し部と電気的に接続されて設けられており、前記電解めっき膜は前記積層体の各端面に前記稜部の導電膜と接続されるように設けられていることを特徴とする。前記導電膜は導電性ペーストや導電性樹脂等からなる。
【0009】
以上の構成からなる積層電子部品においては、引出し部と電気的に接続されている導電膜が形成されている積層体の端面に電解めっきが施されるため、めっき膜の生長が良好であり、通常、めっき材には内部電極と同じ材料であるNiが使用されることからその接続性が良好であり、直流抵抗が小さくなる。また、めっき膜の厚さは小さく、その分積層体の面積を拡げることが可能であり、内部電極を設計する際の自由度が増す。
【0010】
本発明に係る積層電子部品において、前記内部電極の引出し部は積層体の側面に引き出されており、電解めっき膜は導電膜と接続されるように積層体の側面に設けられていてもよい。引出し部と導電膜との接触量が増加し、より安定しためっき膜が形成される。
【0011】
さらに、前記導電膜は積層体の両端面の少なくとも一つの稜部に形成されていてもよいが、各々四つの稜部にリング状に設けられていることが好ましい。より安定しためっき膜の形成が可能であり、かつ、電子部品の実装時の方向性が限定されることもなくなる。
【0012】
さらに、前記引出し部の積層方向の間隔は前記電解めっき膜の厚さの2倍以下であることが好ましい。電解めっきにおいてめっき膜は引出し部を起点にして縦方向と横方向に生長するが、引出し部の間隔をめっき膜の厚さの2倍以下に設定することによって積層体端面に隙間なく電解めっき膜が形成される。
【0013】
さらに、前記積層体の前記稜部に隣接する側面に、前記両端面の外部電極とは別の外部電極が設けられていてもよい。別の外部電極を設ける工程を省略することが可能となる。
【0014】
一方、本発明に係る積層電子部品の製造方法は、複数の絶縁性シートと複数の内部電極とを積層して積層体を形成し、該積層体の端面に前記内部電極の引出し部と電気的に接続された外部電極を設けた積層電子部品の製造方法において、前記外部電極を形成する工程は、導電性ペーストを前記積層体の端面の少なくとも内部電極の積層方向に沿った稜部に前記引出し部と接触するように塗布する工程と、前記導電性ペーストを焼付け又は熱硬化させて導電膜を形成する工程と、前記積層体の端面に電解めっきを施し、前記稜部の導電膜と接続されるように電解めっき膜を形成する工程と、を備えていることを特徴とする。
【0015】
以上の構成からなる製造方法においては、引出し部と電気的に接続されている導電膜を形成した積層体の端面に電解めっきを施すため、めっき膜の生長が良好であり、通常、めっき材には内部電極と同じ材料であるNiが使用されることからその接続性が良好であり、直流抵抗が小さくなる。また、めっき膜の厚さは小さく、その分積層体の面積を拡げることが可能であり、内部電極を設計する際の自由度が増す。
【0016】
本発明に係る製造方法において、前記積層体の表面に外部電極とは別の外部電極を有する場合には、導電性ペーストを積層体の端面の少なくとも内部電極の積層方向に沿った稜部に塗布すると共に、該稜部に隣接する側面に前記外部電極とは別の外部電極となる導電性ペーストを同時に塗布すれば、製造工程が簡略化される。
【0017】
【発明の実施の形態】
以下、本発明に係る積層電子部品及びその製造方法の実施形態について、添付図面を参照して説明する。
【0018】
(第1実施形態、図1〜図7参照)
第1実施形態である2端子型の積層セラミックコンデンサ1Aの外観を図1に示す。このコンデンサ1Aは積層体2の両端面に形成した外部電極3を導電膜31とめっき膜32とで構成したものである。
【0019】
図2に積層体2の外観を示し、図3に内部電極5の平面形状を示す。この積層体2は、複数枚の誘電体セラミックグリーンシート4の表面に静電容量を形成するための内部電極5をその引出し部5aと共に形成し、これらのシート4を必要枚数積層し、さらにその上下面に無地のセラミックグリーンシートを積層して外層とし、焼成した後に所定の外形寸法にカットしたものである。
【0020】
積層体2の長さLは1.6mm、幅Wは0.8mm、高さTは0.8mmであるが、これに限定するものではない。また、W>Tであってもよく、図2ではW>Tとして図示している。さらに、引出し部5aの端部と積層体2の側面とのギャップgは150μm、外層の厚さtは150μmである。このギャップg、tの数値もあくまで一例である。
【0021】
前記積層体2に外部電極3を形成する工程は以下のとおりである。まず、積層体2を周知の図示しない保持/供給プレートに詰め込み、頭出しを行って高さを揃える。この積層体2を、図4に示すように、ペースト供給プレート10上に配置し、供給口11,11からCuを主成分とする導電性ペースト31’を押し出し、積層体2の両端面の稜部に塗布する。この塗布工程を4回繰り返すことにより、積層体2の端面の四つの稜部に導電膜31がリング状に形成される。
【0022】
図5において斜線を付した部分がこのようにして形成した導電膜31である。導電膜31は積層体2の端面において露出している引出し部5aと接触し、かつ、積層体2の側面にも回り込んでいる。
【0023】
前述の如く、引出し部5aの端部と積層体2の側面とのギャップgを150μm、外層の厚さtを150μmとしたのは、導電性ペースト膜31を確実に引出し部5aと接触させるためである。
【0024】
その後、温度と雰囲気をコントロールして導電性ペースト膜31の焼付けを行い、内部電極5と導電性ペースト膜31(以下、導電膜31と記す)とを電気的に接続する。
【0025】
次に、前記積層体2の端面に対して電解めっきを施し、Niめっき膜32及びその上にSnめっき膜(図6ではNiめっき膜のみを示す)を形成する。この電解めっき時において、積層体2の端面では内部電極5の引出し部5aと前記導電膜31とが電気的に接続しているため、導電膜31で覆われていない引出し部5aから金属が析出し、めっき生長することで端面全体を覆うめっき膜32が形成される。
【0026】
内部電極5はNiであり、めっき膜32もNiが使用されるため、めっき生長が良好であることと相まって、両者の電気的な接続は良好であり、直流抵抗が小さくなる。また、めっき膜32の厚さDは0.5〜10μmであり、前記導電膜31の厚さも大きい部分で15〜25μmである。従来の厚膜形成法による電極膜では端面の中央部分が最も厚くなり、その厚さは30〜70μmであった。従って、積層体2における外部電極3の厚さは従来の厚膜電極よりも両端面で100μm程度薄く、その分積層体2の寸法Lを大きくすることができる。
【0027】
電解めっきによると、めっき膜32は縦方向と横方向に生長する。引出し部5aの間隔Aをめっき膜32の厚さDの2倍以下に設定すると、めっき膜32は引出し部5aを起点として厚さDをほぼ半径として生長し、隙間のないめっき膜32が得られる。
【0028】
また、電解めっきにおいては、図7に示すスチールボール15をメディアとして使用する。ここで使用されるスチールボール15は直径が100〜400μmである。一方、積層体2の端面において引出し部5aは焼成時の収縮で端面から数μmほど引き込んでいる。
【0029】
即ち、引出し部5aの間隔Aを1〜20μm、引出し部5aの厚さBを0.4〜1μmとし、引出し部5aの引込み量Cが数μmである場合、直径が100〜400μmのスチールボール15を使用すれば、スチールボール15は直接引出し部5aに接触することはないが、引出し部5aには導電膜31が電気的に接続されているため、スチールボール15を通じて引出し部5aに電流が流れて金属が良好に析出する。
【0030】
しかし、導電膜31を形成しない場合では引出し部5aにめっきが析出することはない。なお、スチールボールの直径を100μm以下にすれば、スチールボールが直接引出し部5aに接触することになるが、接触回数が減少するために金属の析出が不能になるか多大の時間を要し、実用的ではない。
【0031】
(第2実施形態、図8参照)
第2実施形態である積層セラミックコンデンサ1Bの外観を図8に示す。このコンデンサ1Bは外部電極3に加えて積層体2の中央部にグランド用の外部電極6を導電性ペーストを4側面に各々塗布することによって形成した3端子型である。
【0032】
外部電極3は前記第1実施形態であるコンデンサ1Aと同様に導電膜31とめっき膜32とで構成されており、その形成工程は前述のとおりである。
【0033】
外部電極6に関しては、図4に示したように、ペースト供給プレート10を使用して導電性ペースト31’を塗布する。この場合、供給口11が一つ追加されることは勿論である。この塗布工程は導電性ペースト膜31の塗布と同時に行う。従って、前記のような3端子型やそれ以外の多端子型の積層電子部品であっても工程数を増加することなく製造することができる。
【0034】
長さLが1.6mm、幅Wが0.8mm、高さ0.8mmの積層体を用いた3端子型コンデンサの場合、本第2実施形態にあっては外部電極3,3間の直流抵抗値は3.5mΩであった。これに対して、従来の厚膜形成法によって外部電極を形成した同じサイズの3端子型コンデンサにあっては4.5mΩであった。即ち、本第2実施形態にあっては従来のものより直流抵抗値が20%程度小さくなり、定格電流値の向上を図ることができた。
【0035】
(第3実施形態、図9参照)
第3実施形態である積層セラミックコンデンサ1Cの中間製品状態での外観を図9(A)に示す。このコンデンサ1Cにあっては、外部電極3の導電膜31を内部電極の積層方向に沿った対向する二つの稜部にのみ形成した点が前記第1実施形態のコンデンサ1Aと異なっている。積層体2の端面には前記と同じ電解めっきによってめっき膜32(図9(B)参照)が形成される。
【0036】
本第3実施形態においては、図4に示したペースト供給プレート10を使用しての塗布工程が2回で済む利点を有している。
【0037】
このコンデンサ1Cにあっては、基板上に実装する場合、半田付けを確実にするには、図9(B)に示すように、導電膜31を形成した面を実装面として設定することが必要となる。前記積層コンデンサ1A,1Bにあっては四つの稜部に導電膜31が形成されているため、実装時の方向性を必ずしも決める必要のない構成となっている。
【0038】
(第4実施形態、図10〜図11参照)
第4実施形態である積層セラミックコンデンサ1Dを図10に示す。図10(A),(B),(C)は各工程順に示している。このコンデンサ1Dは図11に示す内部電極5を備えたもので、その引出し部5aは積層体2の側面の両端部(端面に隣接し、かつ、内部電極5と直交する側面の両端部)にも引き出されて露出している。
【0039】
コンデンサ1Dにあっては、前記第3実施形態のコンデンサ1Cと同様に、外部電極3を構成する導電膜31を内部電極5の積層方向に沿った対向する二つの稜部にのみ形成している。引出し部5aは積層体2の側面の両端部にも露出しており、導電膜31は引出し部5aとより多くの面積で接触する。
【0040】
また、積層体2の端面には前記と同じ電解めっきによってめっき膜32が形成される。ここでのめっき膜32は端面のみならず、引出し部5aの側面露出部にも導電膜31と連続して形成される。従って、外部電極3は積層体2の側面にも大きく回り込むことになり、内部電極5との接続がより確実になると共に、基板への実装時の半田付けも安定かつ確実なものとなる。
【0041】
(他の実施形態)
なお、本発明に係る積層電子部品及びその製造方法は前記各実施形態に限定するものではなく、その要旨の範囲内で種々に変更できる。
【0042】
特に、導電性ペースト膜を付与する方法は、図4に示したペースト供給プレート10を用いる方法以外に種々の方法や塗布装置を採用することができる。
【0043】
また、内部電極の引出し部の形状は任意であり、前記第1、第2、第3実施形態にあっても前記第4実施形態に示した引出し部、即ち、積層体の側面にも露出した形状の引出し部を形成してもよい。
【0044】
さらに、導電膜を形成する稜部は、少なくとも内部電極の積層方向に沿った稜部であればよく、第1実施形態において第3、第4実施形態と同様に内部電極の積層方向に沿った対向する二つの稜部にのみ導電膜を形成してもよい。逆に、第3、第4実施形態において第1、第2実施形態と同様に各々四つの稜部に導電膜をリング状に形成してもよい。
【0045】
さらに、導電膜は前記各実施形態に示したように導電性ペースト膜を焼付けて形成されたものに限らず、導電性樹脂を塗布して熱硬化させて形成してもよい。導電性樹脂を用いた場合、積層電子部品のたわみ強度の向上に効果的であり、特に稜部に形成すると有効である。
【0046】
なお、本発明はコンデンサ以外にもインダクタやLCノイズフィルタ等種々の電子部品に適用できることは勿論である。
【0047】
【発明の効果】
以上の説明で明らかなように、本発明によれば、積層体の両端面の少なくとも一つの稜部に形成された導電膜と、該導電膜が形成された積層体の端面に電解めっきによって形成されためっき膜とで外部電極を構成しているため、外部電極の端面での厚みが薄く、かつ、内部電極との電気的な接続が良好であり、直流抵抗の小さい積層電子部品を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る積層コンデンサの第1実施形態を示す斜視図。
【図2】前記第1実施形態の積層体を示す斜視図。
【図3】前記第1実施形態の内部電極の形状を示す平面図。
【図4】前記第1実施形態において導電性ペースト膜の塗布工程を示す概略説明図。
【図5】前記第1実施形態において積層体の端面稜部に導電膜を形成した中間品を示す斜視図。
【図6】積層体の端面に形成された電解めっき膜を示す断面図。
【図7】電解めっき工程の説明図。
【図8】本発明に係る積層コンデンサの第2実施形態を示す斜視図。
【図9】本発明に係る積層コンデンサの第3実施形態を示し、(A)は導電膜を形成した状態の斜視図、(B)は実装方向を示すための斜視図。
【図10】本発明に係る積層コンデンサの第4実施形態を示し、(A)は積層体の斜視図、(B)は導電膜を形成した状態の斜視図、(C)はめっき膜を形成した状態の斜視図。
【図11】前記第4実施形態の内部電極の形状を示す平面図。
【符号の説明】
1A,1B,1C,1D…積層セラミックコンデンサ
2…積層体
3…外部電極
4…セラミックグリーンシート
5…内部電極
5a…引出し部
31…導電膜
32…めっき膜

Claims (10)

  1. 複数の絶縁性シートと複数の内部電極とを積層して積層体を形成し、該積層体の両端面に前記内部電極の引出し部と電気的に接続された外部電極を設けた積層電子部品において、
    前記外部電極は、導電膜と電解めっき膜とで構成されており、
    前記導電膜は、前記積層体の各端面の稜部のうち少なくとも内部電極の積層方向に沿った稜部で前記引出し部と電気的に接続されて設けられており、
    前記電解めっき膜は、前記積層体の各端面に前記稜部の導電膜と接続されるように設けられていること、
    を特徴とする積層電子部品。
  2. 前記内部電極の引出し部は前記積層体の側面に引き出されており、前記電解めっき膜は前記導電膜と接続されるように積層体の側面に設けられていることを特徴とする請求項1に記載の積層電子部品。
  3. 前記導電膜は、前記積層体の両端面の各々四つの稜部にリング状に設けられていることを特徴とする請求項1又は請求項2に記載の積層電子部品。
  4. 前記引出し部の積層方向の間隔は前記電解めっき膜の厚さの2倍以下であることを特徴とする請求項1、請求項2又は請求項3に記載の積層電子部品。
  5. 前記積層体の前記稜部に隣接する側面に、前記両端面の外部電極とは別の外部電極が設けられていることを特徴とする請求項1、請求項2、請求項3又は請求項4に記載の積層電子部品。
  6. 前記導電膜は、導電性ペーストからなることを特徴とする請求項1、請求項2、請求項3、請求項4又は請求項5に記載の積層電子部品。
  7. 前記導電膜は、導電性樹脂からなることを特徴とする請求項1、請求項2、請求項3、請求項4又は請求項5に記載の積層電子部品。
  8. 複数の絶縁性シートと複数の内部電極とを積層して積層体を形成し、該積層体の端面に前記内部電極の引出し部と電気的に接続された外部電極が形成された積層電子部品の製造方法において、
    前記外部電極を形成する工程は、
    導電性ペーストを前記積層体の端面の少なくとも内部電極の積層方向に沿った稜部に前記引出し部と接触するように塗布する工程と、
    前記導電性ペーストを焼付け又は熱硬化させて導電膜を形成する工程と、
    前記積層体の端面に電解めっきを施し、前記稜部の導電膜と接続されるように電解めっき膜を形成する工程と、
    を備えていることを特徴とする積層電子部品の製造方法。
  9. 前記導電膜を、前記積層体の端面の各々四つの稜部にリング状に形成することを特徴とする請求項8に記載の積層電子部品の製造方法。
  10. 導電性ペーストを前記積層体の端面の少なくとも内部電極の積層方向に沿った稜部に塗布すると共に、該稜部に隣接する側面に前記外部電極とは別の外部電極となる導電性ペーストを同時に塗布することを特徴とする請求項8又は請求項9に記載の積層電子部品の製造方法。
JP2002306259A 2002-10-21 2002-10-21 積層電子部品及びその製造方法 Expired - Lifetime JP4134675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002306259A JP4134675B2 (ja) 2002-10-21 2002-10-21 積層電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002306259A JP4134675B2 (ja) 2002-10-21 2002-10-21 積層電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004146401A JP2004146401A (ja) 2004-05-20
JP4134675B2 true JP4134675B2 (ja) 2008-08-20

Family

ID=32453094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002306259A Expired - Lifetime JP4134675B2 (ja) 2002-10-21 2002-10-21 積層電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP4134675B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604553B2 (ja) * 2004-05-25 2011-01-05 株式会社村田製作所 積層セラミック電子部品およびその製造方法
WO2007049456A1 (ja) * 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
KR100953276B1 (ko) * 2006-02-27 2010-04-16 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
CN101346786B (zh) 2006-03-15 2011-07-27 株式会社村田制作所 叠层型电子元件及其制造方法
JP4844278B2 (ja) * 2006-08-03 2011-12-28 株式会社村田製作所 積層セラミック電子部品
JP5127703B2 (ja) * 2006-11-15 2013-01-23 株式会社村田製作所 積層型電子部品およびその製造方法
JP5289794B2 (ja) 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP4586835B2 (ja) * 2007-08-22 2010-11-24 Tdk株式会社 電子部品の製造方法
US8291585B2 (en) 2007-08-22 2012-10-23 Tdk Corporation Method for manufacturing electronic component
US8194391B2 (en) 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP5239731B2 (ja) * 2007-12-21 2013-07-17 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5056485B2 (ja) 2008-03-04 2012-10-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP5181807B2 (ja) * 2008-04-28 2013-04-10 株式会社村田製作所 セラミック電子部品、およびセラミック電子部品の製造方法
JP5439944B2 (ja) 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5459487B2 (ja) 2010-02-05 2014-04-02 株式会社村田製作所 積層型電子部品およびその製造方法
JP5459400B2 (ja) * 2010-06-11 2014-04-02 株式会社村田製作所 電子部品
JP5429067B2 (ja) 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
JP5605053B2 (ja) * 2010-07-26 2014-10-15 株式会社村田製作所 積層セラミック電子部品の製造方法
KR101309479B1 (ko) 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101474168B1 (ko) * 2013-11-15 2014-12-17 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장기판
JP2018018938A (ja) * 2016-07-27 2018-02-01 株式会社村田製作所 積層セラミック電子部品
KR20230121320A (ko) * 2022-02-11 2023-08-18 삼성전기주식회사 적층형 전자 부품

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136012A (ja) * 1991-11-15 1993-06-01 Rohm Co Ltd チツプタイプ電子部品の製造方法
JP2976262B2 (ja) * 1992-09-25 1999-11-10 株式会社村田製作所 電子部品の製造方法
JP2909947B2 (ja) * 1993-01-28 1999-06-23 株式会社村田製作所 チップ型電子部品
JP3307133B2 (ja) * 1995-01-27 2002-07-24 株式会社村田製作所 セラミック電子部品
JPH0950901A (ja) * 1995-08-07 1997-02-18 Hokuriku Electric Ind Co Ltd チップ電子部品とその製造方法
JPH09260187A (ja) * 1996-03-19 1997-10-03 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP3301415B2 (ja) * 1999-08-19 2002-07-15 株式会社村田製作所 チップ状電子部品

Also Published As

Publication number Publication date
JP2004146401A (ja) 2004-05-20

Similar Documents

Publication Publication Date Title
JP4134675B2 (ja) 積層電子部品及びその製造方法
US8665053B2 (en) Laminated ceramic electronic component and manufacturing method therefor
US9330842B2 (en) Monolithic ceramic electronic component
JP5600247B2 (ja) 積層電子部品およびその製造方法
JP5310238B2 (ja) 積層セラミック電子部品
US8484815B2 (en) Method for manufacturing laminated electronic component
US8633636B2 (en) Laminated ceramic electronic component and manufacturing method thereof
US8797708B2 (en) Monolithic ceramic electronic component including outer-layer dummy electrode groups
JP2009283598A (ja) 積層電子部品およびその製造方法
KR20190011219A (ko) 적층 세라믹 콘덴서
US20120319536A1 (en) Monolithic ceramic electronic component
KR101141369B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
US9748042B2 (en) Multilayer feedthrough capacitor
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
JP3594031B1 (ja) 積層セラミック電子部品、積層コイル部品および積層セラミック電子部品の製造方法
JP4604553B2 (ja) 積層セラミック電子部品およびその製造方法
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
JP2004095680A (ja) 積層セラミックコンデンサ
US20140238578A1 (en) Method for manufacturing monolithic ceramic electronic component
JP5880634B2 (ja) 積層電子部品およびその製造方法
JP3765225B2 (ja) チップ型多連電子部品
JP2005223280A (ja) チップ型電子部品及びその製造方法
JPH0410676Y2 (ja)
KR20250025040A (ko) 적층 세라믹 콘덴서

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4134675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

EXPY Cancellation because of completion of term