JP4844278B2 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP4844278B2
JP4844278B2 JP2006211565A JP2006211565A JP4844278B2 JP 4844278 B2 JP4844278 B2 JP 4844278B2 JP 2006211565 A JP2006211565 A JP 2006211565A JP 2006211565 A JP2006211565 A JP 2006211565A JP 4844278 B2 JP4844278 B2 JP 4844278B2
Authority
JP
Japan
Prior art keywords
electrode
internal
component
multilayer ceramic
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006211565A
Other languages
English (en)
Other versions
JP2008041786A (ja
Inventor
章博 元木
誠 小川
多通夫 国司
裕 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006211565A priority Critical patent/JP4844278B2/ja
Publication of JP2008041786A publication Critical patent/JP2008041786A/ja
Application granted granted Critical
Publication of JP4844278B2 publication Critical patent/JP4844278B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

この発明は、積層セラミック電子部品に関するもので、特に、外部電極が部品本体の外表面上に直接めっきを施すことによって形成された、積層セラミック電子部品に関するものである。
たとえば積層セラミックコンデンサのような積層セラミック電子部品に対しては、小型化の要望がある。しかしながら、たとえば積層セラミックコンデンサにおいて、小型化の要望を満たすため、部品本体を小型化すると、一般に、取得し得る静電容量が小さくなってしまう。そこで、静電容量を確保しつつ、小型化の要望を満たし得る対策として、外部電極の体積を小さくすることが考えられる。
従来、外部電極は、一般に、ディップ法により形成された導電性ペーストの焼き付けによる厚膜層を下地とし、その上にめっき膜を形成した層構造を有している。ここで、仮に、導電性ペーストの焼き付けによる厚膜層を省略し、めっき膜のみをもって外部電極を形成することができれば、外部電極の厚みを非常に薄くできる。したがって、その分、積層セラミックコンデンサの小型化を図ることができ、あるいは、その分、部品本体における容量形成部に充てることができる。
上述のように、外部電極をめっき膜のみによって形成した積層セラミックコンデンサが、たとえば特開2005−340663号(特許文献1)に記載されている。この特許文献1では、部品本体の端面における複数の内部電極の露出部をつなぐように、端面上に直接、無電解めっきによるめっき膜を形成することによって、外部電極を形成することが記載されている。さらに、特許文献1では、部品本体の端面に隣接する2つの主面の各一部上にも回り込んで外部電極が形成されるようにするため、内部電極と同様の形成方法によってダミー電極を形成し、このダミー電極を、部品本体の主面側にも露出させることが記載されている。
しかしながら、特許文献1に記載の積層セラミックコンデンサでは、めっきによる外部電極と部品本体との界面に沿って水分が浸入しやすく、そのため、絶縁抵抗が劣化するという問題を招くことがある。特に、部品本体の2つの主面上に位置する外部電極の先端部からの水分の浸入が顕著であることがわかっている。
特開2005−340663号公報
そこで、この発明の目的は、上述のような問題を解決し得る積層セラミック電子部品を提供しようとすることである。
この発明に係る積層セラミック電子部品は、積層された複数のセラミック層およびセラミック層間の特定の界面に沿って形成された内部電極をもって構成され、かつ相対向する第1および第2の主面と第1および第2の主面間を連結する第1および第2の端面ならびに第1および第2の側面とを有する、直方体状の部品本体を備えている。上記内部電極は、その端縁の一部が部品本体の第1および第2の端面の少なくとも一方上に露出しており、内部電極が露出した、部品本体の少なくとも端面上にめっきを直接施すことにより、外部電極が形成される。
このような構成の積層セラミック電子部品において、この発明の第1の局面では、外部電極は、部品本体の端面上に位置する主要部分と第1および第2の主面の各一部上に回り込む主面回り込み部分とを有していて、前述した技術的課題を解決するため、外部電極の上記主面回り込み部分と部品本体との間に、ガラスフリットを含む主面ダミー電極が形成されることを特徴としている。
この発明の第2の局面では、外部電極は、部品本体の端面上に位置する主要部分を有していて、前述した技術的課題を解決するため、その端縁の一部が部品本体の第1および第2の端面の少なくとも一方上に露出しかつ外部電極の主要部分に接するように、セラミック層間の特定の界面に沿って内部ダミー電極が形成されることを特徴としている。この内部ダミー電極は、静電容量形成に実質的に寄与するものではない。そして、内部ダミー電極にもガラスフリットが含まれる。
上述の内部ダミー電極は、内部電極が形成されセラミック層間の界面に沿って形成されるばかりでなく、内部電極が形成されたセラミック層間の界面とは異なる界面に沿っても形成されることが好ましい。
外部電極が、部品本体の第1および第2の側面の各一部上に回り込む側面回り込み部分をさらに有しているとき、上述した内部ダミー電極は、その端縁の一部が第1および第2の側面上に露出しかつ外部電極の側面回り込み部分に接していることが好ましい。
この発明の第3の局面では、外部電極は、部品本体の端面上に位置する主要部分と部品本体の第1および第2の側面の各一部上に回り込む側面回り込み部分とを有していて、前述した技術的課題を解決するため、外部電極の側面回り込み部分と部品本体との間に、ガラスフリットを含む側面ダミー電極が形成されることを特徴としている。
上述した主面ダミー電極、内部ダミー電極および側面ダミー電極は、これらが組み合わされて、1個の積層セラミック電子部品において適用されてもよい。すなわち、1個の積層セラミック電子部品において、主面ダミー電極および内部ダミー電極の組合せ、主面ダミー電極および側面ダミー電極の組合せ、内部ダミー電極および側面ダミー電極の組合せ、ならびに、主面ダミー電極、内部ダミー電極および側面ダミー電極の組合せが可能である。
この発明において、上述した主面ダミー電極、内部ダミー電極および側面ダミー電極は、導電成分として、Cu、Ni、PdもしくはAg、またはこれらの少なくとも1種を含む合金を含むことが好ましい。
また、主面ダミー電極、内部ダミー電極および側面ダミー電極は、バインダおよび有機溶剤を含む有機ビヒクル中に導電性金属粉末およびガラスフリットを分散させたペーストを焼き付けることによって形成されたものであることが好ましい。
この発明の第1の局面によれば、外部電極の主面回り込み部分と部品本体との隙間が、主面ダミー電極に含まれるガラスフリットにより充填されるため、この隙間への水分の浸入が防止される。したがって、積層セラミック電子部品の絶縁抵抗の劣化が抑制され、耐湿負荷特性が向上する。
この発明の第2の局面によれば、内部ダミー電極が形成されることにより、部品本体の端面と外部電極との界面でのシール性を高めることができるので、積層セラミック電子部品の絶縁抵抗の劣化が抑制され、耐湿負荷特性が向上する。
この発明の第3の局面によれば、外部電極の側面回り込み部分と部品本体との間に、側面ダミー電極が形成されるので、部品本体の側面に沿う水分の浸入を防止することができ、積層セラミック電子部品の絶縁抵抗の劣化が抑制され、耐湿負荷特性が向上する。
上述した主面ダミー電極、内部ダミー電極および側面ダミー電極を組合せると、水分浸入防止の効果をより高めることができる。
前述した第2の局面において、内部ダミー電極が、内部電極が形成されたセラミック層間の界面に沿って形成されるばかりでなく、内部電極が形成されたセラミック層間の界面とは異なる界面に沿っても形成されると、部品本体の端面上に露出する内部電極と内部ダミー電極との間隔ならびに内部ダミー電極相互間の間隔を狭くすることができ、めっきを適用して外部電極を形成する場合、めっき析出物が架橋しやすくなり、連続的なめっき膜をもって外部電極を形成することが容易になる。また、めっきを適用して外部電極を形成する場合、外部電極の主面回り込み部分を形成することが容易になる。
外部電極が側面回り込み部分をさらに有し、上述の内部ダミー電極が、部品本体の側面上に露出しかつ外部電極の側面回り込み部分に接していると、部品本体の側面に沿う水分の浸入をも防止することができる。
図1は、この発明の一実施形態による積層セラミック電子部品1を断面で示す正面図である。図示した積層セラミック電子部品1は、積層セラミックコンデンサを構成している。
積層セラミック電子部品1は、積層された複数のセラミック層2ならびにセラミック層2間の特定の界面に沿って形成された第1および第2の内部電極3および4をもって構成される部品本体5を備えている。部品本体5は、相対向する第1および第2の主面6および7と第1および第2の主面6および7間を連結する第1および第2の端面8および9ならびに第1および第2の側面10および11(図1では図示されない。図3参照。)とを有する直方体状をなしている。
第1および第2の内部電極3および4は、互いの間にセラミック層2を介在させて静電容量を形成するように、セラミック層2の積層方向に関して交互に配置される。第1の内部電極3は、その端縁の一部が部品本体5の第1の端面8上に露出し、第2の内部電極4は、その端縁の一部が部品本体5の第2の端面9上に露出する。
部品本体5の第1および第2の端面8および9上には、それぞれ、第1および第2の外部電極12および13が形成される。外部電極12および13は、それぞれ、端面8および9上にめっきを直接施すことによって形成されたものであり、この実施形態では、たとえば銅からなる第1めっき膜14と、その上に形成される、たとえばニッケルからなる第2めっき膜15と、その上に形成される、たとえば錫または金からなる第3のめっき膜16とを備えている。
外部電極12および13は、また、部品本体5の端面8および9の各々上に位置する主要部分17と第1および第2の主面6および7の各一部上に回り込む主面回り込み部分18とを有している。
図2は、図1の部分Aを拡大して示したものである。
図1および図2を参照して、外部電極12および13の主面回り込み部分18と部品本体5との間には、主面ダミー電極19が形成される。
また、部品本体5の端面8および9の各近傍において、セラミック層2間の特定の界面に沿って、静電容量形成に実質的に寄与しない内部ダミー電極20が形成される。内部ダミー電極20は、その端縁の一部が第1または第2の端面8または9上に露出しかつ第1または第2の外部電極12または13の主要部分17に接するように形成されている。
この実施形態では、内部ダミー電極20としては、内部電極3または4が形成されたセラミック層2間の界面に沿って形成されるもののほか、図2において参照符号「20(a)」で示したもののように、内部電極3または4が形成されたセラミック層2間の界面とは異なる界面に沿って形成されるもの、すなわち、積層セラミックコンデンサにおいて保護層として形成される外層部にある界面に沿って形成されるものがある。なお、図示しないが、内部ダミー電極は、上記外層部ではなく、外層部に挟まれた、いわゆる内層部における、内部電極3または4が形成されたセラミック層2間の界面以外の界面に沿って形成されてもよい。
主面ダミー電極19および内部ダミー電極20は、ガラスフリットを含む。また、主面ダミー電極19および内部ダミー電極20は、導電成分として、Cu、Ni、PdもしくはAg、またはこれらの少なくとも1種を含む合金を含むことが好ましい。
主面ダミー電極19および内部ダミー電極20は、好ましくは、バインダおよび有機溶剤を含む有機ビヒクル中に導電性金属粉末およびガラスフリットを分散させたペーストを焼き付けることによって形成される。
この場合、主面ダミー電極19は、最も外側のセラミック層2となるべきセラミックグリーンシート上に、内部電極3および4の場合と同様の方法により、上述のペーストを印刷しておくことによって形成することができる。これに代えて、焼成後の部品本体5の主面6および7上に、上述のペーストを印刷し、これを焼き付けることによって、主面ダミー電極19を形成するようにしてもよい。
内部ダミー電極20については、セラミック層2となるべきセラミックグリーンシート上に、内部電極3および4の場合と同様の方法により、前述のペーストを印刷しておくことによって、形成することができる。
外部電極12および13は、めっきによって形成されるが、めっきとして、電解めっきが適用されても、無電解めっきが適用されてもよい。
電解めっきが適用される場合、容器中に、めっき液、部品本体5および導電メディアを入れて、攪拌しながら通電することにより、外部電極12および13を構成する第1めっき膜14、第2めっき膜15および第3めっき膜16が順次形成される。このとき、電解めっきの原理上、導電体の上にしか、めっき膜が析出しない。したがって、部品本体5の端面8および9では、当初は、内部電極3および4ならびに内部ダミー電極20の露出部分にしか、めっき膜が析出しない。しかし、通電を続けると、めっき成長が生じ、隣り合うめっき析出物同士が架橋し、連続的なめっき膜となる。この場合、内部電極3または4と内部ダミー電極20との間隔あるいは内部ダミー電極20相互の間隔が短い方が、めっき析出物同士の架橋が容易に生じる。
他方、無電解めっきが適用される場合、還元剤の作用により金属イオンを金属として析出させることによって、第1めっき膜14、第2めっき膜16および第3めっき膜16が順次形成される。無電解めっきにおいて、めっき膜の析出は、触媒の存在する部分に起こる。したがって、部品本体5の端面8および9上ならびに主面6および7の各一部上に形成された主面ダミー電極19上にPdなどの触媒を付与する触媒付与工程が実施される。あるいは、内部電極3および4、主面ダミー電極19ならびに内部ダミー電極20自体に触媒機能を有する金属を含有させておくと、触媒付与工程を別途実施することが不要となる。後者の場合、部品本体5の端面8および9上においては、内部電極3または4および内部ダミー電極20の露出部分にしか、めっき膜が析出しないが、前述した電解めっきの場合と同様、めっき成長のため、隣り合うめっき析出物同士が架橋し、連続しためっき膜となる。
なお、外部電極12および13における第1めっき膜14、第2めっき膜15および第3めっき膜16は、すべて、電解めっきおよび無電解めっきのいずれか一方のみによって形成されるのではなく、第1ないし第3のめっき膜14ないし16のいずれかについては、他のものとは異なるめっき方法が適用されてもよい。
以上説明した積層セラミック電子部品1によれば、めっきによって形成された外部電極12および13の各々の主面回り込み部分18と部品本体5との間に、主面ダミー電極19が形成されるので、主面ダミー電極19に含まれるガラスフリットにより、外部電極12および13の端縁部分と部品本体5との隙間が充填され、この隙間を通しての水分の浸入が防止される。また、内部ダミー電極20においても、ガラスフリットが含まれているので、部品本体5の端面8および9と外部電極12および13との間の界面でのシール性を向上させることができ、水分浸入防止の効果がより高められる。この後者の効果をより高めるため、内部ダミー電極20だけでなく、内部電極3および4にも、内部電極自体の機能を損なわない程度の量であるならば、ガラスフリットを含有させてもよい。
なお、内部ダミー電極20は、その端縁の一部が部品本体5の第1および第2の側面10および11(図3参照)上に露出するように形成されてもよい。この場合、外部電極12および13は、部品本体5の第1および第2の側面10および11の各一部上に回り込む側面回り込み部分21(図3参照)をさらに有することになり、内部ダミー電極20は、この側面回り込み部分21に接する状態となる。この変形例によれば、部品本体5の側面10および11に沿う水分の浸入も防止することができる。
上述の変形例に関連して、内部電極3および4についても、その端縁の一部を側面10および11に露出させるとともに、内部電極3および4にガラスフリットを含有させておく変形例も可能である。
図3は、この発明の他の実施形態による積層セラミック電子部品1aを断面で示す平面図である。図3に示した積層セラミック電子部品1aは、図1に示した積層セラミック電子部品1の場合と同様、積層セラミックコンデンサを構成するものである。図3において、図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図3に示した積層セラミック電子部品1aにおいては、外部電極12および13は、部品本体5の第1および第2の側面10および11の各一部上に回り込む側面回り込み部分21をさらに有している。そして、この側面回り込み部分21と部品本体5との間に、側面ダミー電極22が形成される。
側面ダミー電極22は、ガラスフリットを含むとともに、導電成分として、好ましくは、Cu、Ni、PdもしくはAg、またはこれらの少なくとも1種を含む合金を含む。
側面ダミー電極22は、バインダおよび有機溶剤を含む有機ビヒクル中に導電性金属粉末およびガラスフリットを分散させたペーストを、焼成後の部品本体5の側面10および11上の所定の位置に付与し、焼き付けることによって形成される。
以上の各実施形態の説明では、主面ダミー電極19が必須であり、内部ダミー電極20および側面ダミー電極22は必要に応じて形成されるものとの位置付けであったが、内部ダミー電極20のみが形成される実施形態、側面ダミー電極22のみが形成される実施形態、内部ダミー電極20および側面ダミー電極22のみが形成される実施形態も可能である。
以上、この発明の実施形態として説明した積層セラミック電子部品1および1aは、積層セラミックコンデンサを構成するものであったが、この発明は、その他の積層セラミック電子部品、たとえば、積層チップサーミスタ、積層チップインダクタ、積層型圧電素子などにも適用することができる。
次に、この発明による効果を確認するために実施した実験例について説明する。この実験例では、簡単に言えば、主面ダミー電極にガラスフリットを含む場合と含まない場合とについて耐湿性の比較を行なった。
試料となる積層セラミック電子部品は、積層セラミックコンデンサを構成するものであり、その部品本体の寸法を、長さ2.0mm、幅1.25mmおよび高さ1.25mmとした。セラミック層を、チタン酸バリウム系誘電体セラミックから構成し、内部電極の主成分をニッケルとした。セラミック層の厚みを1.9μmとし、内部電極の厚みを0.6μmとし、内部電極が形成されない外層部の各厚みを0.3mmとした。
主面ダミー電極および内部ダミー電極を、内部電極の印刷工程と同時に形成した。内部ダミー電極については、部品本体の端面だけでなく、側面の各一部上にも露出するようにし、外部電極を、部品本体の端面だけでなく、主面および側面の各一部にまで回り込むようにした。
上述の主面ダミー電極を形成するため、以下の表1に示すような組成の実施例1〜3および比較例1〜3の各々に係るペーストを用いた。
Figure 0004844278
表1に示すように、実施例1〜3の各々と比較例1〜3の各々とは、ガラスフリットを含有するかしないかの点でのみ異なっている。
この実験例では、ガラスフリットを含有させるのは、実施例1〜3に係るペーストを用いて形成した主面ダミー電極のみであり、内部ダミー電極については、ガラスフリットを含有しないもの、すなわち比較例1〜3の各々に係るペーストを用いた。
外部電極の形成には、電解めっきを適用し、回転数10rpmの水平回転バレルを用いた。また、導電性メディアとして、直径1.8mmのものを用いた。
電解めっきによって、まず、第1めっき膜をCuストライクめっき膜とCu厚付けめっき膜との2層から形成し、合計厚みを約10μmとした。Cuストライクめっきにおいては、14g/リットルのピロリン酸銅、120g/リットルのピロリン酸および10g/リットルのシュウ酸カリウムを含むめっき液を、温度25℃およびpH8.5の条件で用い、0.11A/dmの電流密度で60分間、めっき処理を実施した。Cu厚付けめっきにおいては、上村工業社製の「ピロブライトプロセス」として市販されているめっき液を、温度55℃およびpH8.8の条件で用い、0.30A/dmの電流密度で60分間、めっき処理を実施した。
次に、上記第1めっき膜上に、厚み約4μmのNiめっき膜からなる第2めっき膜を形成した。このNiめっきにおいては、ワット浴(弱酸性単純Ni浴)をめっき液とし、これを温度60℃およびpH4.2の条件で用い、0.20A/dmの電流密度で60分間、めっき処理を実施した。
次に、上記第2めっき膜上に厚み約4μmのSnめっき膜からなる第3めっき膜を形成した。Snめっきにおいては、ディップソール社製の「Sn−235」として市販されているめっき液を、温度33℃およびpH5.0の条件で用い、0.10A/dmの電流密度で60分間、めっき処理を実施した。
以上のようにして得られた実施例1〜3および比較例1〜3の各々に係る積層セラミックコンデンサについて、温度125℃、湿度95%RH、印加電圧6.3Vおよび72時間の条件で、高温高湿試験としてのプレッシャー・クッカー・テスト(PCT)を実施し、絶縁抵抗が1MΩ以下となったものを不良としてカウントし、不良率を求めた。
その結果、実施例1〜3に係るペーストを主面ダミー電極で用いた各試料では、いずれも、不良率が0%であったのに対し、比較例1に係るペーストを主面ダミー電極で用いた試料では、不良率が94%、比較例2および3に係るペーストを主面ダミー電極で用いた各試料では、不良率が100%であった。このことから、実施例1〜3に係るペーストを用いて主面ダミー電極を形成すれば、優れた耐湿性を示すことがわかる。
この発明の一実施形態による積層セラミック電子部品1を断面で示す正面図である。 図1の部分Aの拡大図である。 この発明の他の実施形態による積層セラミック電子部品1aを断面で示す平面図である。
符号の説明
1,1a 積層セラミック電子部品
2 セラミック層
3,4 内部電極
5 部品本体
6,7 主面
8,9 端面
10,11 側面
12,13 外部電極
14,15,16 めっき膜
17 主要部分
18 主面回り込み部分
19 主面ダミー電極
20 内部ダミー電極
21 側面回り込み部分
22 側面ダミー電極

Claims (14)

  1. 積層された複数のセラミック層および前記セラミック層間の特定の界面に沿って形成された内部電極をもって構成され、かつ相対向する第1および第2の主面と前記第1および第2の主面間を連結する第1および第2の端面ならびに第1および第2の側面とを有する、直方体状の部品本体を備え、
    前記内部電極は、その端縁の一部が前記部品本体の前記第1および第2の端面の少なくとも一方上に露出しており、
    前記内部電極が露出した、前記部品本体の少なくとも前記端面上にめっきを直接施すことにより形成された外部電極をさらに備え、前記外部電極は、前記部品本体の前記端面上に位置する主要部分と前記第1および第2の主面の各一部上に回り込む主面回り込み部分とを有し、
    前記外部電極の前記主面回り込み部分と前記部品本体との間に、ガラスフリットを含む主面ダミー電極が形成される、
    積層セラミック電子部品。
  2. 前記主面ダミー電極は、Cu、Ni、PdもしくはAg、またはこれらの少なくとも1種を含む合金からなる導電性金属を含む、請求項1に記載の積層セラミック電子部品。
  3. 前記主面ダミー電極は、バインダおよび有機溶剤を含む有機ビヒクル中に導電性金属粉末およびガラスフリットを分散させたペーストを焼き付けることによって形成されたものである、請求項1または2に記載の積層セラミック電子部品。
  4. その端縁の一部が前記部品本体の前記第1および第2の端面の少なくとも一方上に露出しかつ前記外部電極の前記主要部分に接するように、前記セラミック層間の特定の界面に沿って、ガラスフリットを含む静電容量形成に実質的に寄与しない内部ダミー電極が形成される、請求項1ないし3のいずれかに記載の積層セラミック電子部品。
  5. 前記外部電極は、前記部品本体の前記第1および第2の側面の各一部上に回り込む側面回り込み部分をさらに有し、前記外部電極の前記側面回り込み部分と前記部品本体との間に、ガラスフリットを含む側面ダミー電極が形成される、請求項1ないし4のいずれかに記載の積層セラミック電子部品。
  6. 積層された複数のセラミック層および前記セラミック層間の特定の界面に沿って形成された内部電極をもって構成され、かつ相対向する第1および第2の主面と前記第1および第2の主面間を連結する第1および第2の端面ならびに第1および第2の側面とを有する、直方体状の部品本体を備え、
    前記内部電極は、その端縁の一部が前記部品本体の前記第1および第2の端面の少なくとも一方上に露出しており、
    前記内部電極が露出した、前記部品本体の少なくとも前記端面上にめっきを直接施すことにより形成された外部電極をさらに備え、前記外部電極は、前記部品本体の前記端面上に位置する主要部分を有し、
    その端縁の一部が前記部品本体の前記第1および第2の端面の少なくとも一方上に露出しかつ前記外部電極の前記主要部分に接するように、前記セラミック層間の特定の界面に沿って、ガラスフリットを含む静電容量形成に実質的に寄与しない内部ダミー電極が形成される、積層セラミック電子部品。
  7. 前記内部ダミー電極は、前記内部電極が形成された前記セラミック層間の界面に沿って形成されるとともに、前記内部電極が形成された前記セラミック層間の界面とは異なる界面に沿っても形成される、請求項6に記載の積層セラミック電子部品。
  8. 前記外部電極は、前記部品本体の前記第1および第2の側面の各一部上に回り込む側面回り込み部分をさらに有し、前記内部ダミー電極は、その端縁の一部が前記第1および第2の側面上に露出しかつ前記外部電極の前記側面回り込み部分に接している、請求項6または7に記載の積層セラミック電子部品。
  9. 前記内部ダミー電極は、導電成分として、Cu、Ni、PdもしくはAg、またはこれらの少なくとも1種を含む合金を含む、請求項6ないし8のいずれかに記載の積層セラミック電子部品。
  10. 前記内部ダミー電極は、バインダおよび有機溶剤を含む有機ビヒクル中に導電性金属粉末およびガラスフリットを分散させたペーストを焼き付けることによって形成されたものである、請求項6ないし9のいずれかに記載の積層セラミック電子部品。
  11. 前記外部電極は、前記部品本体の前記第1および第2の側面の各一部上に回り込む側面回り込み部分をさらに有し、前記外部電極の前記側面回り込み部分と前記部品本体との間に、ガラスフリットを含む側面ダミー電極が形成される、請求項6ないし10のいずれかに記載の積層セラミック電子部品。
  12. 積層された複数のセラミック層および前記セラミック層間の特定の界面に沿って形成された内部電極をもって構成され、かつ相対向する第1および第2の主面と前記第1および第2の主面間を連結する第1および第2の端面ならびに第1および第2の側面とを有する、直方体状の部品本体を備え、
    前記内部電極は、その端縁の一部が前記部品本体の前記第1および第2の端面の少なくとも一方上に露出しており、
    前記内部電極が露出した、前記部品本体の少なくとも前記端面上にめっきを直接施すことにより形成された外部電極をさらに備え、前記外部電極は、前記部品本体の前記端面上に位置する主要部分と前記部品本体の前記第1および第2の側面の各一部上に回り込む側面回り込み部分とを有し、
    前記外部電極の前記側面回り込み部分と前記部品本体との間に、ガラスフリットを含む側面ダミー電極が形成される、積層セラミック電子部品。
  13. 前記側面ダミー電極は、導電成分として、Cu、Ni、PdもしくはAg、またはこれらの少なくとも1種を含む合金を含む、請求項12に記載の積層セラミック電子部品。
  14. 前記側面ダミー電極は、バインダおよび有機溶剤を含む有機ビヒクル中に導電性金属粉末およびガラスフリットを分散させたペーストを焼き付けることによって形成されたものである、請求項12または13に記載の積層セラミック電子部品。
JP2006211565A 2006-08-03 2006-08-03 積層セラミック電子部品 Expired - Fee Related JP4844278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006211565A JP4844278B2 (ja) 2006-08-03 2006-08-03 積層セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006211565A JP4844278B2 (ja) 2006-08-03 2006-08-03 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2008041786A JP2008041786A (ja) 2008-02-21
JP4844278B2 true JP4844278B2 (ja) 2011-12-28

Family

ID=39176496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006211565A Expired - Fee Related JP4844278B2 (ja) 2006-08-03 2006-08-03 積層セラミック電子部品

Country Status (1)

Country Link
JP (1) JP4844278B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217584B2 (ja) 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5600247B2 (ja) * 2008-06-11 2014-10-01 株式会社村田製作所 積層電子部品およびその製造方法
JP5880634B2 (ja) * 2008-06-11 2016-03-09 株式会社村田製作所 積層電子部品およびその製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5310238B2 (ja) * 2008-07-10 2013-10-09 株式会社村田製作所 積層セラミック電子部品
JP2010129621A (ja) 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5605053B2 (ja) * 2010-07-26 2014-10-15 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5273122B2 (ja) * 2010-10-25 2013-08-28 Tdk株式会社 電子部品及び電子部品の製造方法
KR102029466B1 (ko) * 2011-12-02 2019-10-07 삼성전기주식회사 적층형 세라믹 커패시터
JP5348302B2 (ja) * 2012-09-28 2013-11-20 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101420517B1 (ko) * 2012-10-31 2014-07-16 삼성전기주식회사 적층 세라믹 캐패시터 및 이를 포함하는 인쇄회로기판
KR101514558B1 (ko) * 2013-10-28 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
KR101630029B1 (ko) 2014-03-07 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
US20150310991A1 (en) * 2014-04-29 2015-10-29 Apple Inc. Multi-layered ceramic capacitors
US11069479B2 (en) * 2018-07-19 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
TWI840898B (zh) * 2021-11-19 2024-05-01 日商京瓷股份有限公司 積層陶瓷電子零件及其製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423308A (ja) * 1990-05-14 1992-01-27 Mitsubishi Materials Corp セラミックコンデンサ
JP3376717B2 (ja) * 1994-10-11 2003-02-10 株式会社村田製作所 電子部品の外部電極用導電性組成物およびそれを用いて形成されるセラミック電子部品
JP2000114004A (ja) * 1998-08-04 2000-04-21 Matsushita Electric Ind Co Ltd チップ形ptcサ―ミスタ及びこれを用いた回路基板
JP2000077260A (ja) * 1998-08-31 2000-03-14 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2002093655A (ja) * 2000-09-19 2002-03-29 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP4134675B2 (ja) * 2002-10-21 2008-08-20 株式会社村田製作所 積層電子部品及びその製造方法
JP2005243944A (ja) * 2004-02-26 2005-09-08 Kyocera Corp セラミック電子部品
JP2006147901A (ja) * 2004-11-22 2006-06-08 Murata Mfg Co Ltd 積層電子部品、その製造方法およびその特性測定方法
JP2006237078A (ja) * 2005-02-22 2006-09-07 Kyocera Corp 積層電子部品及び積層セラミックコンデンサ
JP2007036003A (ja) * 2005-07-28 2007-02-08 Kyocera Corp 積層コンデンサ

Also Published As

Publication number Publication date
JP2008041786A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4844278B2 (ja) 積層セラミック電子部品
JP2010129621A (ja) 積層セラミック電子部品およびその製造方法
US8484815B2 (en) Method for manufacturing laminated electronic component
US8547683B2 (en) Laminated ceramic electronic component with directly plated external terminal electrodes and manufacturing method therefor
US8587919B2 (en) Laminate type ceramic electronic component and manufacturing method therefor
US9418790B2 (en) Method for manufacturing a multilayer ceramic electronic component
US8724291B2 (en) Laminated electronic component and method for manufacturing the same
JP6020503B2 (ja) 積層セラミック電子部品
JPWO2008059666A1 (ja) 積層型電子部品およびその製造方法
US8982533B2 (en) Monolithic electronic component and method for manufacturing monolithic electronic component
JP6020502B2 (ja) 積層セラミック電子部品
JP5526908B2 (ja) 積層型電子部品
JP7505679B2 (ja) 積層型キャパシタ
JP2012243998A (ja) チップ状電子部品
US8503160B2 (en) Laminate type ceramic electronic component and manufacturing method therefor
JP2000299243A (ja) 積層チップ型電子部品
JP5783242B2 (ja) 積層型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4844278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees