JP2004095680A

JP2004095680A - 積層セラミックコンデンサ

Info

Publication number: JP2004095680A
Application number: JP2002251972A
Authority: JP
Inventors: Hisashi Sato; 佐藤　恒; Kazutaka Uchi; 内　一隆
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-08-29
Filing date: 2002-08-29
Publication date: 2004-03-25

Abstract

【課題】簡単且つ安価な方法で、精度良く外部電極を形成することができる積層セラミックコンデンサを提供する。
【解決手段】誘電体層２を複数積層して成る矩形状積層体１の層間に、互いに対面する少なくとも２つの内部電極層３、４を備え、各内部電極層３、４が互いに異なる位置から積層体１の端部に延出して成る積層セラミックコンデンサ１０であって、内部電極層３、４の端部が延出する概略延出領域のみを被覆するように、メッキ層からなる外部電極５、６が夫々形成されている。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、積層セラミックコンデンサに関し、特に外部電極の構造に関するものである。
【０００２】
【従来の技術】
従来の低インダクタンスタイプの積層セラミックコンデンサは、誘電体層が積層されてなる積層体の各誘電体層間に第１の内部電極層と第２の誘電体層とを配置していた。特に、各内部電極層の端部は積層体の一主面に延出させ、積層体の一表面に第１の内部電極層の端部と接続する第１の外部電極、第２の内部電極層の端部と接続する第２の外部電極を形成していた。図５は、その積層方向に炳乎な平断面図を示す。図において、積層セラミックコンデンサ３０は、誘電体層３２を複数積層して成る矩形状積層体３１の層間に、互いに対面する少なくとも２つの内部電極層（第１の内部電極層３３と第２の内部電極層）を備えている。尚、第２の内部電極層は、第１の内部電極層に隠れ、図面では、第２の内部電極層の延出部を点線で示している。尚、便宜上、この第２の内部電極層の延出部分に符号３４を付しているが、符号３４は第２の内部電極層をさす。各内部電極層３３、３４の一部は、積層体３１の一表面の異なる領域に延出され、この内部電極層３３、３４に端部に接続する外部電極３５、３６が形成されている。
【０００３】
ここで、外部電極３５、３６は、下地電極膜３５ａ、３６ａ及びメッキ層３５ｂ、３６ｂが積層されて構成されている。具体的には、積層体３１の一表面に、例えば導電ペーストのスクリーン印刷や転写塗布後に、焼き付けることによって形成される下地電極膜３５ａ、３６ａが形成され。そして、その下地導体膜３５ａ、３６ａ上にメッキ層３５ｂ、３６ｂとで形成されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記積層セラミックコンデンサ３０によれば、外部電極３５、３６の下地導体膜３５ａ、３６ａは、例えば導電ペーストのスクリーン印刷や転写塗布後に、焼き付けることによって形成されるが、積層体３１が小型になるほど、印刷ずれやにじみなどが発生してしまい、互いに短絡し合わない下地導体膜３５ａ、３６ａを形成することが困難になっていた。
【０００５】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、簡単且つ安価な方法で、精度良く外部電極を形成することができる積層セラミックコンデンサを提供することである。
【０００６】
【課題を解決するための手段】
本発明は、誘電体層を複数積層して成る積層体の誘電体層間に、互いに対面しあう複数の第１の内部電極層及び複数の第２の内部電極層を配置し、該複数の第１の内部電極層の端部及び複数の第２の内部電極層の端部を前記積層体の表面の異なる領域に延出させるとともに、前記積層体の各延出領域に複数の内部電極層の端部に跨がるメッキ層からなる外部電極を形成した積層セラミックコンデンサである。
【０００７】
そして、前記延出領域における内部電極層の間隔をｔ、前記外部電極の厚みをＴとした場合、Ｔ／ｔ≧１．５の範囲である。
【作用】
本発明によれば、積層体から延出する複数の内部電極層の端部に跨がって、それぞれの内部電極層を接続する外部電極が形成されている。この外部電極は、メッキ層のみで構成されている。したがって、積層体が小型になった場合も、外部電極は、延出領域に被着されるメッキで規定されるため、精度良く外部電極を形成することが可能になる。
【０００８】
即ち、従来の下地電極膜が排除されることから、外部電極形成工程において、従来のように内部電極層が延出した積層体の端部を一定方向に整列させる必要がなくなり、工程が簡略化する。
【０００９】
さらに、内部電極層が積層体端部に延出していない場合、内部電極層間の間隔が広くなり、その結果、この部分にはメッキ層が形成されないため、内部電極層と外部電極が接続されていないことを外観から容易に判別することができる。
【００１０】
例えば、容量を構成する一方の複数の内部電極層、例えば第１の内部電極層が延出する延出領域において、この領域内の内部電極層の間隔（誘電体層の厚み）ｔ、外部電極の厚みをＴとした場合、Ｔ／ｔ≧１．５の範囲にある。容量を構成する他方の複数の内部電極層、例えば第２の内部電極層が延出する延出領域において同様に、この領域内の内部電極層の間隔（誘電体層の厚み）ｔ、外部電極の厚みをＴとした場合、Ｔ／ｔ≧１．５の範囲にある。すなわち、メッキ工程において、メッキ被膜は、内部電極層の延出部の厚みに被着する。そして、外部電極の厚みを厚くすべく、メッキ処理を継続すると、メッキ被膜が成長し、最終的には、延出領域に延出する内部電極層の端部に跨がって、内部電極層どうしが夫々電気的に接続されるようにメッキ層全体が連続的になる。このとき、メッキ被着着するための内部電極層間の間隔ｔは、外部電極の厚みＴに依存して、種々の実験の結果、Ｔ／ｔ≧１．５の範囲であれば、メッキ層が内部電極層間に存在する誘電体層を越えて十分に成長させることができる。
【００１１】
【発明の実施の形態】
以下、本発明を積層セラミックコンデンサを図面に基づいて説明する。
【００１２】
図１は、本発明の積層セラミックコンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）はＡ−Ａ線断面図、（ｃ）はＢ−Ｂ線断面図である。
【００１３】
図において、１０は積層セラミックコンデンサ、１は積層体、２は誘電体層、３、４は内部電極層であり、５、６は外部電極である。尚、内部電極層３は、容量成分を構成する複数の一方の内部電極層、即ち第１の内部電極層であり、内部電極層４は、複数の他方の内部電極層、即ち、第２の内部電極層である。また、外部電極５は、複数の第１の内部電極層３の延出端部を介して各内部電極層３を接続する第１の外部電極であり、外部電極６は、複数の第２の内部電極層４の延出端部を介して各内部電極層４を接続する第２の外部電極である。
【００１４】
誘電体層２は、チタン酸バリウム（ＢａＴｉＯ_３）等を主成分とする誘電体材料により、内部電極層３、４の材料によって例えば、非還元性誘電体材料が用いられる。その厚みは高容量化のために２〜１０μｍとしている。この誘電体層２は、その形状は０．６ｍｍ×０．３ｍｍ×０．３ｍｍ、１．０ｍｍ×０．５ｍｍ×０．５ｍｍ等であり、図上、上方向に積層して積層体１が構成される。なお、誘電体層２の形状、厚み、積層数は容量値によって任意に変更することができる。
【００１５】
内部電極層３、４は、単一の金属成分であるＮｉまたはＣｕを主成分とする材料から構成され、その厚みは０．５〜２μｍとしている。そして、誘電体層２の積層方向に隣接しあう２つの内部電極層３、４は、互いに異なる位置から積層体１の一表面に延出している。即ち、積層体１の１つの延出領域内は、複数の内部電極層３の端部が集中して延出している。また、別の延出領域内は、複数の内部電極層４の端部が集中して延出している。
【００１６】
本発明の特徴的なことは、内部電極層３、４の延出領域を被覆するように、メッキ層のみから成る外部電極５、６が夫々形成されて成ることである。
【００１７】
具体的には、外部電極５、６は、それぞれ積層体１側から、Ｎｉメッキ層、ＳｎまたはＳｎ−Ｐｂ等のメッキ層を順次積層して構成される。あるいは、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ等の酸化しにくいメッキ層でも良い。
【００１８】
即ち、メッキ被膜は、内部電極層３、４が積層体１から延出する端部（厚み部分）に被着されるが、本発明では、１つの延出領域内における隣接しあう内部電極層３と内部電極層３との間の間隔（その間の誘電体層の厚み）ｔを、外部電極の厚み（メッキ被膜の厚み）Ｔとの関係を明確にすることにより、延出領域内において、隣接あう内部電極層３間の誘電体層を越えてメッキによって被膜することが可能となる。具体的には、Ｔ／ｔ≧１．５の範囲としている。尚、内部電極層４側も同様である。
【００１９】
以下、本発明の積層セラミックコンデンサ１０の製造方法について説明する。
【００２０】
まず、誘電体層２となるセラミックグリーンシートの所定の領域に、内部電極層３、４となる金属粉末を含有する導電ペーストをスクリーン印刷で形成する。
【００２１】
そして、このようなセラミックグリーンシートを、内部電極層３、４が互いに対向し、且つ各内部電極層３、４の端部が、互いに異なる位置から積層体１の表面に延出するように所定の積層枚数重ねた後、未焼成状態の大型積層体を切断して積層体１とし、所定の雰囲気、温度、時間を加えて焼成する。これにより、焼成された積層体１の表面（切断面）からは、複数の内部電極層３の端部が集中して延出した延出領域が形成され、また、別の箇所には、複数の内部電極層４の端部が集中して延出した延出領域が形成されることになる。
【００２２】
次に、上記内部電極層３、４の延出領域を被覆するように、通常の電気メッキ法あるいは無電解メッキ法を用いて、メッキ層からなる外部電極５、６を形成する。まず、延出領域の内部電極層３、４の厚み部分にメッキ被膜が形成される。そして、メッキ処理の時間の経過とともにメッキ被膜が成長し、隣接しあう内部電極層３、４どうし間のメッキ被膜が互いに架橋して結果として、延出領域の複数の内部電極層３間の電気的に接続及び別の延出領域の複数の内部電極層４間の電気的な接続が達成され、延出領域全面にわたってメッキ層が形成される。なおこのとき、例えば外部電極５、６がＮｉメッキ層、Ｓｎメッキ層の２層構造である場合、通常の電気メッキ法あるいは無電解メッキ法を用いて、まずＮｉメッキ層を形成した後、Ｓｎメッキ層を形成する。
【００２３】
このようにして、本発明の積層セラミックコンデンサ１０が得られる。
【００２４】
かくして、本発明によれば、内部電極層３、４の端部が積層体１の表面に延出する延出領域に、外部電極５、６がメッキ処理により形成される。したがって積層体１が小型になった場合も、精度良く外部電極５、６を形成することが可能になる。そして、積層セラミックコンデンサ１０に複数の外部電極を有する、即ち、１つの積層体１ないに複数の容量成分形成領域を有する高密度実装型積層セラミックコンデンサの外部電極には適したものとなる。
【００２５】
また、従来のように下地導体膜の形成が不要となるため、導電性ペーストの印刷に際して積層体を一定方向に整列させる必要がなくなり、工程が簡略化する。
【００２６】
さらに、内部電極層３、４の一部が積層体１の表面に延出していない場合、この部分にはメッキ層が被着されないため、内部の欠陥が外観検査から容易に判別することができる。
【００２７】
上述のように、延出領域において、隣接しあう内部電極層３の間隔ｔが外部電極５の厚みをＴとした場合（内部電極層４間の間隔ｔと外部電極６の厚みＴと同様）、Ｔ／ｔ≧１．５の範囲にあるため、メッキ層が十分に成長する。ここで、Ｔ／ｔの上限は、内部電極層の誘電体層２の厚みが薄くなればなるほどなる上限が大きくなりる。例えば、現状では、誘電体層の厚みが１．２μｍ程度である。また、外部電極５、６を均一な厚みで形成しよとすると、Ｔは１０μｍ以下であることから、その上限は、８．３が導き出せる。要は、この値は、内部電極層間の誘電体層を越えて内部電極層間に跨がるように外部電極であるメッキ被膜が安定的に形成されるための条件を示したものであり、この下限から外れると外部電極の厚みに比較して内部電極層の間隔が相対的に広くなり、その結果、安定してメッキ被膜からなる外部電極が形成できないことになる。
【００２８】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【００２９】
図２は、本発明の積層セラミックコンデンサ１０の他の実施の形態を示す図であり、（ａ）は外観斜視図、（ｂ）はＡ−Ａ線断面図である。
【００３０】
図において、誘電体層２を複数積層して成る矩形状積層体１の層間に、互いに対面する少なくとも２つの内部電極層３、４を備え、各内部電極層３、４が互いに異なる位置から積層体１の端部に延出するとともに、各延出部と積層体１の端部で外部電極５、６と接続したコンデンサユニットＮを有し、且つコンデンサユニットＮが誘電体層２の積層方向に複数整列して成る。すなわち、メッキ層は延出部に選択的に形成されることから、外部電極５、６間の不必要な導通を防ぐことができる。
【００３１】
図３は、本発明の積層セラミックコンデンサ１０のさらに他の実施の形態を示す図であり、（ａ）は外観斜視図、（ｂ）はＡ−Ａ線断面図である。
【００３２】
図において、誘電体層２を複数積層して成る矩形状積層体１の層間に、互いに対面する少なくとも２つの内部電極層３、４を備え、各内部電極層３、４が夫々積層体１の端部（対向する端面及びこの端面に隣接する２つの主面）に延出して成る。そして、この延出部を被覆するように、メッキ層からなる外部電極５、６が夫々形成されて成るため、外部電極５、６は、積層体１の端部にまたがるように形成される。このように、本発明は、マザーボード上の導体パターンに半田により実装する際に、半田フィレットが形成される積層セラミックコンデンサ１０にも適用できる。すなわち、積層体１の対向する側面には外部電極５、６がまたがらず、さらに半田フィレットも形成されないため、積層体１の側面側に近接して積層セラミックコンデンサを実装することができる。またこのとき、メッキ層は延出部に選択的に形成されることから、積層体１の対向する端部にまたがる外部電極５、６を１回の工程で形成することができ、工程を大幅に簡略化できる。
【００３３】
図４は、本発明の積層セラミックコンデンサ１０のさらに他の実施の形態を示す断面図である。
【００３４】
図において、誘電体層２を複数積層して成る矩形状積層体１の層間に、互いに対面する少なくとも２つの内部電極層３、４を備え、各内部電極層３、４が夫々積層体１の端部（対向する端面及びこの端面に隣接する１つの主面）に延出して成る。そして、この延出部を被覆するように、メッキ層からなる外部電極５、６が夫々形成されて成るため、外部電極５、６は、積層体１の角部にまたがるように形成される。すなわち、マザーボード上の導体パターンに半田により実装する際に、半田が積層体１の上側まで這い上がらないため、高密度実装を実現できる。
【００３５】
さらに、本発明は、誘電体層２を複数積層して成る矩形状積層体１の層間に、互いに対面する少なくとも２つの内部電極層３、４を備えるとともに、各内部電極層３、４が夫々積層体１の角部（対向する端面及びこの端面に隣接する２つの主面）に延出して成り、且つこの延出部を被覆するように、メッキ層からなる外部電極５、６が夫々形成されて成るコンデンサユニットＮが誘電体層２の積層方向に複数整列して成るコンデンサアレイにも適用できる。すなわち、主面側の外部電極５、６の面積を大きくできることから、マザーボード上の導体パターンとの実装強度を向上できるとともに、メッキ層は延出部に選択的に形成されることから、外部電極５、６間の不必要な導通を防ぐことができる。
【００３６】
【実施例】
本発明者らは、誘電体層２と内部電極層３、４が交互に積層された積層体１の端部に、通常の電気メッキ法を用いてＮｉメッキ層及びＳｎメッキ層を形成することにより、図２に示す積層セラミックコンデンサ１０を作製した。このとき、誘電体層２となるセラミックグリーンシートの厚みを調節することにより、内部電極層３、４の延出部の積層方向の間隔ｔを調節するとともに、メッキ時間を調節することにより、外部電極５、６の厚みＴを調節した。比較例として、図５に示すように積層体３１の端部に、導電ペーストをスクリーン印刷し焼き付けることによって下地電極膜を形成した後、Ｎｉメッキ層及びＳｎメッキ層を形成して外部電極３５、３６を形成した積層セラミックコンデンサ３０を作製した。
【００３７】
得られた試料について、外部電極の位置ずれ及び形成状態を測定した。結果を表１に示す。
【００３８】
【表１】

【００３９】
外部電極の位置ずれは、積層体の端面に隣接する４つの側面と外部電極との距離を投影顕微鏡により測定し、最大値を求めた。
【００４０】
外部電極の形成状態は、試料の外部電極を金属顕微鏡で観察し、連続性が良好なものを丸印、途切れがあるものをバツ印とした。
【００４１】
表に示すように、内部電極層３、４の延出部領域のみを被覆するように、メッキ層からなる外部電極５、６が夫々形成されて成るとともに、延出領域における内部電極層間の間隔をｔ、外部電極の厚みをＴとした場合、１．５≦Ｔ／ｔ≦３の範囲にある本発明の試料（例えば、試料番号２〜５、試料番号７〜１０）は、外部電極５、６の位置ずれは発生せず、また、外部電極５、６の連続性（内部電極層どうしの接続）は良好だった。
【００４２】
これに対し、Ｔ／ｔ＜１．５の範囲にある比較例（試料番号１、６）では、メッキ層の成長が不十分で、外部電極５、６に途切れが見られた。
【００４３】
また、図５に示すように、導電ペーストをスクリーン印刷し焼き付けることによって下地電極膜３５ａ、３６ａを形成した後、Ｎｉメッキ層及びＳｎメッキ層を形成して外部電極３５、３６を形成した比較例では、下地導体膜３５ａ、３６ａに起因して外部電極３５、３６の位置ずれが最大で２０μｍ生じた。
【００４４】
これらのことから、内部電極層３、４の延出領域のみに、精度良く外部電極５、６を形成できることができる。また、延出領域において、内部電極層の間隔をｔ、外部電極の厚みをＴとした場合、Ｔ／ｔ≧１．５の範囲にあることにより、メッキ層が十分に成長し、同一延出領域内で内部電極層どうしの電気的な接続が確実行われることがわかった。
【００４５】
【発明の効果】
以上のように、本発明によれば、積層体の表面から端部が露出する内部電極層の延出領域には、メッキ層のみからなる外部電極を形成した。このため、外部電極の形状がメッキ処理のみに依存し、積層体が小型になった場合も、精度良く外部電極を形成することが可能になる。これにより、外部電極を高密度実装に対応させて設けることができる。
【００４６】
また、従来のように厚膜手法による下地導体膜の形成が不要となるため、製造工程が簡略化し、低コストの積層セラミックコンデンサとなる。
【００４７】
また、内部電極層の端部が積層体の表面に延出する延出領域において、内部電極層の積層方向の間隔をｔ、外部電極の厚みをＴとした場合、Ｔ／ｔ≧１．５の範囲にある。このため、外部電極を形成すべくメッキ処理を行えば、メッキ被膜が成長し、内部電極層どうしが接続しあう安定した外部電極を得ることができる。
【図面の簡単な説明】
【図１】本発明の積層セラミックコンデンサを示す図であり、（ａ）は外観斜視図であり、（ｂ）は同図（ａ）のＡ−Ａ線の断面図であり、（ｃ）は同図（ａ）のＢ−Ｂ線の断面図である。
【図２】本発明の積層セラミックコンデンサの他の実施の形態を示す図であり、（ａ）は外観斜視図、（ｂ）は同図（ａ）のＡ−Ａ線の断面図である。
【図３】本発明の積層セラミックコンデンサのさらに他の実施の形態を示す図であり、（ａ）は外観斜視図であり、（ｂ）は同図（ａ）のＡ−Ａ線の断面図である。
【図４】本発明の積層セラミックコンデンサのさらに他の実施の形態を示す断面図である。
【図５】従来の積層セラミックコンデンサの断面図である。
【符号の説明】
１０　　積層セラミックコンデンサ
１　　　積層体
２　　　誘電体層
３、４　内部電極層
５、６　外部電極

Claims

誘電体層を複数積層して成る積層体の誘電体層間に、互いに対面しあう第１の内部電極層及び第２の内部電極層を配置し、該第１の内部電極層の端部及び第２の内部電極層の端部を前記積層体の表面の異なる領域に延出させるとともに、前記積層体の各延出領域に複数の内部電極層の端部に跨がるメッキ層からなる外部電極を形成したことを特徴とする積層セラミックコンデンサ。
前記内部電極層の端部の厚みをｔ、前記外部電極の厚みをＴとした場合、Ｔ／ｔ≧１．５の範囲にあることを特徴とする請求項１記載の積層セラミックコンデンサ。