JP5104313B2 - 積層型電子部品およびその製造方法 - Google Patents

積層型電子部品およびその製造方法 Download PDF

Info

Publication number
JP5104313B2
JP5104313B2 JP2007542300A JP2007542300A JP5104313B2 JP 5104313 B2 JP5104313 B2 JP 5104313B2 JP 2007542300 A JP2007542300 A JP 2007542300A JP 2007542300 A JP2007542300 A JP 2007542300A JP 5104313 B2 JP5104313 B2 JP 5104313B2
Authority
JP
Japan
Prior art keywords
plating
electronic component
internal electrodes
multilayer electronic
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007542300A
Other languages
English (en)
Other versions
JPWO2007049456A1 (ja
Inventor
多通夫 国司
良比古 高野
茂之 黒田
章博 元木
秀之 樫尾
孝志 野路
誠 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007542300A priority Critical patent/JP5104313B2/ja
Publication of JPWO2007049456A1 publication Critical patent/JPWO2007049456A1/ja
Application granted granted Critical
Publication of JP5104313B2 publication Critical patent/JP5104313B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/10Agitating of electrolytes; Moving of racks
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層型電子部品およびその製造方法に関するものであり、特に、外部電極が積層体の外表面上に、直接、めっきを施すことにより形成された、積層型電子部品およびその製造方法に関するものである。
図11に示すように、積層セラミックコンデンサに代表される積層型電子部品101は、一般に、積層された複数の絶縁体層102と、絶縁体層102間の界面に沿って形成された複数の層状の内部電極103および104とを含む、積層体105を備えている。積層体105の一方および他方端面106および107には、それぞれ、複数の内部電極103および複数の内部電極104の各端部が露出していて、これら内部電極103の各端部および内部電極104の各端部を、それぞれ、互いに電気的に接続するように、外部電極108および109が形成されている。
外部電極108および109の形成にあたっては、一般に、金属成分とガラス成分とを含む金属ペーストを積層体105の端面106および107上に塗布し、次いで焼き付けることにより、ペースト電極層110がまず形成される。次に、ペースト電極層110上に、たとえばNiを主成分とする第1のめっき層111が形成され、さらにその上に、たとえばSnを主成分とする第2のめっき層112が形成される。すなわち、外部電極108および109の各々は、ペースト電極層110、第1のめっき層111および第2のめっき層112の3層構造より構成される。
外部電極108および109に対しては、積層型電子部品101が半田を用いて基板に実装される際に、半田との濡れ性が良好であることが求められる。同時に、外部電極108に対しては、互いに電気的に絶縁された状態にある複数の内部電極103を互いに電気的に接続し、かつ、外部電極109に対しては、互いに電気的に絶縁された状態にある複数の内部電極104を互いに電気的に接続する役割が求められる。半田濡れ性の確保の役割は、上述した第2のめっき層112が果たしており、内部電極103および104相互の電気的接続の役割は、ペースト電極層110が果たしている。第1のめっき層111は、はんだ接合時のはんだ食われを防止する役割を果たしている。
しかし、ペースト電極層110は、その厚みが数十μm〜数百μmと大きい。したがって、この積層型電子部品101の寸法を一定の規格値に収めるためには、このペースト電極層110の体積を確保する必要が生じる分、不所望にも、静電容量確保のための実効体積を減少させる必要が生じる。一方、めっき層111および112はその厚みが数μm程度であるため、仮に第1のめっき層111および第2のめっき層112のみで外部電極108および109を構成できれば、静電容量確保のための実効体積をより多く確保することができる。
たとえば、特開2004−146401号公報(特許文献1)には、導電性ペーストを積層体の端面の少なくとも内部電極の積層方向に沿った稜部に、内部電極の引出し部と接触するよう塗布し、この導電性ペーストを焼き付けまたは熱硬化させて導電膜を形成し、さらに、積層体の端面に電解めっきを施し、上記稜部の導電膜と接続されるように電解めっき膜を形成する方法が開示されている。これによると、外部電極の端面における厚みを薄くすることができる。
また、特開昭63−169014号公報(特許文献2)には、積層体の、内部電極が露出した側壁面の全面に対し、側壁面に露出した内部電極が短絡されるように、無電解めっきによって導電性金属層を析出させる方法が開示されている。
しかしながら、前述の特許文献1に記載されている外部電極の形成方法では、露出した内部電極と電解めっき膜とを直接接続することはできるものの、電解めっきを行なう前に、露出した内部電極の引出し部を予め電気的に導通させておくために、導電性ペーストによる導電部を形成する必要がある。この導電性ペーストを特定の箇所に塗布する工程は煩雑である。さらに、導電性ペーストの厚みが厚いため、実効体積率が下がるという問題もある。
また、特許文献1に記載のものにおいて、仮に導電性ペーストを形成しなかった場合は、めっき前の積層体における内部電極の端部が露出面より引っ込んでいるため、電解めっき時の導電性メディアが内部電極に接触しにくくなるという不具合がある。この場合、めっき効率が非常に低下するだけでなく、めっき層の均質性も低下するため、積層型電子部品の耐湿性が悪くなってしまう。
特許文献2に記載の方法では、めっき膜が無電解めっき法によるものであるため、めっき膜の形成速度が非常に遅く、また、形成されためっき膜の緻密性が低いという問題がある。これらの問題を改善するには、めっき膜を形成する前にPdなどの触媒物質を形成しておく方法があるが、この方法を採用した場合には、工程が煩雑であるという問題に遭遇する。また、めっき膜が所望の場所以外の場所に析出しやすいという問題もある。
特開2004−146401号公報 特開昭63−169014号公報
本発明は、上記のような問題点に鑑みなされたものであって、その目的とするところは、積層型電子部品の外部電極を実質的に電解めっき層のみで形成することにより、実効体積率および耐湿性に優れた積層型電子部品を製造する方法を提供しようとすることである。
本発明の他の目的は、外部電極を形成するにあたって、ペースト電極層の形成や事前の触媒付与などを行なわなくても、緻密なめっき層からなる外部電極を簡便に形成可能な方法を提供しようとすることである。
この発明のさらに他の目的は、上述した製造方法によって製造される積層型電子部品を提供しようとすることである。
本発明は、積層された複数の絶縁体層と、絶縁体層間の界面に沿って形成された複数の内部電極とを含み、内部電極の各端部が所定の面に露出している、積層体を用意する工程と、積層体の所定の面に露出した複数の内部電極の各端部を互いに電気的に接続するように、積層体の所定の面上に外部電極を形成する工程とを含む、積層型電子部品の製造方法にまず向けられる。
本発明に係る積層型電子部品の製造方法は、前述した技術的課題を解決するため、積層体として、内部電極が露出する所定の面において、隣り合う内部電極が互いに電気的に絶縁されているとともに、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が20μm以下であり、かつ所定の面に対する内部電極の突出長さが0.1μm以上であるものが用意されることを特徴としている。
そして、本発明に係る積層型電子部品の製造方法では、外部電極を形成する工程は、上記のように用意された積層体の所定の面に露出した複数の内部電極の端部に対し、直接、電解めっきを行なう、電解めっき工程を備え、この電解めっき工程は、複数の内部電極の端部に析出した電解めっき析出物が相互に接続されるように電解めっき析出物をめっき成長させる工程を含むことをさらに特徴としている。
前述したような内部電極の突出長さの制御は、外部電極を形成する工程の前に、積層体に対し、研磨剤を用いて研磨する工程を実施することによってなされることが好ましい。この研磨する工程では、好ましくは、サンドブラストまたはバレル研磨が適用される。
本発明に係る積層型電子部品の製造方法において、電解めっき工程が、給電端子を備える容器中に、積層体および導電性メディアを投入し、金属イオンを含むめっき液に浸漬させ、容器を回転させながら通電することにより、電解めっき析出物を析出させる工程を含む場合、容器の回転数は10r.p.m.以上に選ばれることが好ましい。
電解めっき工程において、給電端子を備える容器中に、積層体を投入し、容器をめっき浴に浸漬させ、通電することにより、Niを主成分とするめっき析出物を析出させる場合、めっき浴のpHは2.5〜6.0であり、かつめっき浴はNi錯体を生成する錯化剤を実質的に含まないことが好ましい。また、上述のように、Niを主成分とするめっき析出物を析出させる場合、めっき浴は、Niイオンに加えて、光沢剤を含むことが好ましい。光沢剤としては、構成元素に少なくとも硫黄を含むものが好適に用いられる。
本発明に係る積層型電子部品の製造方法において、電解めっき工程は、給電端子を備える容器中に、積層体を投入し、容器をめっき浴に浸漬させ、通電することにより、Cuを主成分とするめっき析出物を析出させる工程を含んでいてもよい。
本発明は、また、積層された複数の絶縁体層と、絶縁体層間の界面に沿って形成された複数の内部電極とを含み、内部電極の各端部が所定の面に露出している、積層体と、積層体の所定の面に露出した複数の内部電極の各端部を互いに電気的に接続するように、積層体の所定の面上に形成される、外部電極とを備える、積層型電子部品にも向けられる。
本発明に係る積層型電子部品では、外部電極は実質的に電解めっき析出物からなり、積層体における内部電極が露出する所定の面において、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔が20μm以下であり、かつ所定の面に対する内部電極の突出長さが0.1μm以上であることを特徴としている。
本発明に係る積層型電子部品において、外部電極が複数のめっき層を備える場合、複数のめっき層のうち積層体の表面に最も近いめっき層の主成分はNiまたはCuであることが好ましい。
本発明に係る積層型電子部品において、複数の外部電極は、積層体の同一平面上に形成されていてもよい。
本発明によれば、ペースト電極層などを必要とせずとも、積層型電子部品の外部電極を実質的に電解めっき析出物のみで形成可能であるため、実効体積率に優れた積層型電子部品を簡便な工程にて得ることができる。
また、本発明において適用されるめっき方法は電解めっき法であるため、積層体への浸食性の低い電解めっき液、たとえばワット浴が使用可能であり、耐湿性に優れる積層型電子部品を得ることができる。
さらに、本発明によれば、電解めっき前の状態において、内部電極の端部が内部電極の露出面に十分に突出しているため、均質でより緻密なめっき層を効率的に形成することができる。
図1は、本発明にとって興味ある参考例としての積層型電子部品1の断面図である。 図2は、図1に示した積層体5の、内部電極3aおよび3bが露出する部分を拡大して示す断面図である。 図3は、図2に示した内部電極3aおよび3bの露出部分にめっき析出物12aおよび12bが析出した状態を示す断面図である。 図4は、図3において析出しためっき析出物12aおよび12bが成長していく状態を示す断面図である。 図5は、図4において成長しためっき析出物12aおよび12bが一体化して第1のめっき層10を形成しつつある状態を示す断面図である。 図6は、本発明の第の実施形態を説明するためのもので、図2に相当する断面図である。 図7は、本発明の第の実施形態を説明するためのもので、図6に相当する断面図である。 図8は、本発明の第の実施形態による積層型電子部品21の外観を示す斜視図である。 図9は、図8に示した積層型電子部品21が基板26上に実装された状態を示す断面図である。 図10は、図1に示した積層型電子部品1が基板14上に実装された状態を示す断面図。 図11は、従来の積層型電子部品101の断面図である。
符号の説明
1,21 積層型電子部品
2 絶縁体層
3,3a,3b,4 内部電極
5,22 積層体
6,7 端面
8,9,24,25 外部電極
10 第1のめっき層
11 第2のめっき層
12a,12b めっき析出物
23 面
図1ないし図5を参照して、本発明にとって興味ある参考例としての積層型電子部品1およびその製造方法について説明する。
まず、図1に示すように、積層型電子部品1は、積層された複数の絶縁体層2と、絶縁体層2間の界面に沿って形成された複数の層状の内部電極3および4とを含む積層体5を備えている。積層型電子部品1が積層セラミックコンデンサを構成するとき、絶縁体層2は、誘電体セラミックから構成される。積層体5の一方および他方端面6および7には、それぞれ、複数の内部電極3および複数の内部電極4の各端部が露出していて、これら内部電極3の各端部および内部電極4の各端部を、それぞれ、互いに電気的に接続するように、外部電極8および9が形成されている。
外部電極8および9の各々は、実質的に電解めっき析出物から構成され、まず、内部電極3および4の露出する端面6および7上に形成される第1のめっき層10と、その上に形成される第2のめっき層11とを備えている。
最外層を構成する第2のめっき層11は、半田に対し濡れ性が良好なことが求められるため、SnやAuなどを主成分とすることが望ましい。また、第1のめっき層10は、互いに電気的に絶縁された状態にある各々複数の内部電極3および4を互いに電気的に接続するとともに、はんだ接合時のはんだ食われを防止する役割を果たすことが求められるため、Ni等を主成分とするものが好ましい。
外部電極8および9の各々を構成するめっき層10および11は、通電処理を行なう電解めっきにより形成されたものであり、通電処理を行なわない無電解めっきで形成されたものではない。なお、無電解Niめっきの場合、リン酸系やホウ素系の還元剤を用いた場合、めっき析出物中にリンやホウ素が混入しているが、電解Niめっきの場合は、リンやホウ素は実質的に混入していない。
また、外部電極8および9は、前述のように、実質的に電解めっき析出物のみからなるもので、導電性ペースト膜、真空蒸着膜、スパッタ膜などを実質的に含まない。
次に、図1に示した積層型電子部品1の製造方法について、外部電極8および9の形成方法を中心に、図2ないし図5を参照しながら説明する。
図2は、図1に示した積層体5の、内部電極3が露出する一方の端面6付近を拡大して示す図である。図2には、外部電極8を形成する前の状態が示されている。多数存在する内部電極3のうち、図示した領域に位置する2つの内部電極を抽出して、それぞれに参照符号「3a」および「3b」を付している。図2は、内部電極3が露出する端面6の近傍を任意に抽出して示したものであり、内部電極3の特定のものを示すものではない。そして、内部電極3aおよび3bに代表される複数の内部電極3は、この時点では互いに電気的に絶縁された状態にある。
なお、他方の端面7およびそこに露出する内部電極4については、上述した端面6および内部電極3の場合と実質的に同様であるので、図示および説明を省略する。
図2において、絶縁体層2の厚み方向に測定した、隣り合う内部電極3aおよび3b間の間隔を「s」と規定する。さらに、積層体5の、内部電極3が露出する端面6に対する内部電極3aおよび3bの各々の引っ込み長さを「d」と規定する。なお、上記の引っ込み長さ「d」は、露出した内部電極面の長手方向(図2の紙面に垂直な方向)についてある程度のばらつきを持っているため、ここで言う「d」は長手方向のばらつきを加味した平均値である。
外部電極8を形成する前の積層体5にあっては、隣り合う内部電極3aおよび3b間の間隔「s」が10μm以下であり、かつ、内部電極3aおよび3bの各々の引っ込み長さ「d」が1μm以下であることが必要である。
積層セラミックコンデンサを構成する積層型電子部品1において、代表的な例として、絶縁体層2がチタン酸バリウム系誘電体材料からなり、かつ内部電極3および4の主成分がNiやCu等の卑金属からなるものがある。このとき、焼成後の積層体5においては、内部電極3および4が、積層体5の端面6および7より内側に比較的大きく引っ込んでいることが多い。このような場合、引っ込み長さ「d」を1μm以下にするには、サンドブラスト処理やバレル研磨等の研磨処理を適用して、絶縁体層2を削るようにすればよい。
仮に、焼成後の積層体5にて内部電極3および4の引っ込み長さ「d」が既に1μm以下であっても、内部電極3および4の表面の酸化膜を除去し、また、内部電極3および4の表面を荒らすために、上記のような研磨処理を施す方が望ましい。なぜなら、後述する電解めっき工程において、電解めっき析出物を析出しやすくすることができるからである。
次に、図2の状態において、電解めっきを行ない、図3に示すように、めっき析出物12aおよび12bを析出させる。本参考例のように、積層型電子部品1がチップ状である場合、外部電極8および9の形成のための電解めっきを施すにあたっては、図示しないが、給電端子を備える容器中に、外部電極8および9を形成する前の積層体5および導電性メディアを投入し、金属イオンを含むめっき液に浸漬させた状態で、上記容器を回転、揺動または振動させながら通電するようにすることが好ましい。
上記のような電解めっき法の場合、導電性メディアを通じて、積層体5のうち導電性を有する部分、すなわち、内部電極3aおよび3bの露出した部分のみに、電子を受け取った金属イオンが析出することになる。図3には、上記露出部分に析出しためっき析出物12aおよび12bの様子が示されている。この状態における内部電極3aおよび3bは、まだ互いに電気的に絶縁された状態のままである。
さらに通電を続けると、金属イオンの析出が進み、析出しためっき析出物12aおよび12bがさらに成長する。このときの様子を図4に示す。析出しためっき析出物12aおよび12bが大きくなるほど、導電性メディアとの衝突確率が高まり、金属イオンの析出速度が速まってくる。
そして、さらに通電を続けると、金属イオンの析出が進み、各々成長しためっき析出物12aとめっき析出物12bとが互いに接触し、一体化する。この状態が進むと、露出した複数の内部電極3を互いに電気的に接続する第1のめっき層10となる。このときの様子を図5に示す。
次に、この参考例のように、第2のめっき層11がさらに形成される場合には、第1のめっき層10の上に、通常知られている方法で電解めっきを行なえばよい。第2のめっき層11を形成する段階では、めっきすべき場所が導電性を有する連続的な面と既になっているため、容易に第2のめっき層11を形成することができる。
以上のように、図2ないし図5を参照して説明した外部電極8および9の形成方法は、いわば電解めっき法による析出力の高さ、展性の高さなどを利用したものである。そのため、析出しためっき析出物12aおよび12bは、その成長とともに端面6および7と平行な方向へ広がりやすく、そのため、析出物12aと析出物12bとは、互いに接触したとき、一体化されやすい。電解めっき法による析出力および展性は、めっき浴中の金属イオンの種類、濃度、通電の電流密度、添加剤などの諸条件の調整によって、より高めることも可能である。
前述したように、上述の電解めっき工程を実施する前の積層体5においては、隣り合う内部電極3aおよび3b間の間隔「s」が10μm以下とされ、かつ、内部電極3aおよび3bの引っ込み長さ「d」が1μm以下とされる。
上記間隔「s」が小さいほど、図3に示した工程から図4に示した工程において析出しためっき析出物12aおよび12bが互いに接触するまでに必要とするめっき成長の長さが短くて済むため、第1のめっき層10を形成しやすい。間隔「s」が10μmを超えると、析出しためっき析出物12aおよび12bが成長しても、これらが互いに接触する確率が急峻に低くなるため、望ましくない。
また、上記引っ込み長さ「d」が1μm以下であると、前述の導電性メディアを用いた電解めっきを行なう際、導電性メディアが内部電極3aおよび3bの露出部分に接触する確率が急峻に高くなるため、金属イオンが析出しやすくなり、めっき析出物12aおよび12bの均質性が大きく向上する。
前述のように、電解めっきを実施するにあたって、容器を回転、揺動または振動させながら通電することが行なわれるが、これら容器の回転、揺動および振動の中でも、特に容器を回転させる方法が望ましい。そして、容器の回転数が10r.p.m.以上であると、析出しためっき析出物12aおよび12bが端面6と平行な方向に成長しやすいため、第1のめっき層10が能率的に形成されやすく、好ましい。
第1めっき層10の材質は、以下の理由により、Niを主成分とするものであることが望ましい。通常、積層型セラミック電子部品では、そのセラミック成分の溶出抑制の必要性から、強酸性または強アルカリ性のめっき浴を用いることができず、弱酸性ないし中性ないし弱アルカリ性のめっき浴が用いられる。この場合、めっき析出金属はイオンの状態にて不安定なことが多く、この不都合を回避するため、錯化剤を用いて錯体を形成させることが多い。しかしながら、本参考例のように、積層体5の端面6および7に直接めっき層10を形成するような場合には、この錯化剤が絶縁体層2と内部電極3および4との界面に沿って浸入し、セラミック成分または内部電極材料を溶解してしまう懸念がある。そのため、錯化剤を含まないイオン浴が望ましい。そこで、弱酸性にて錯化剤を含まないイオン浴を作製しやすいめっき浴として、たとえば、pHが2.5〜6.0のNiめっき用ワット浴があり、これを用いて、Niめっきを施すことが望ましい。
また、第1めっき層10が電解Niめっきによって形成される場合、電解Niめっきを行なうためのNiめっき浴には、Niイオンに加え、光沢剤が含まれることが好ましい。この光沢剤は、その種類によって作用が様々であるが、第1のめっき層10の形成を促進するものであり、より薄い膜厚にて十分な被覆率を有する第1のめっき層10を形成することができる。
この光沢剤は、(1)横方向へのめっき析出力を高める、(2)皮膜の展性を高める、(3)皮膜を平滑化し凹部への被覆性を高める、などの作用がある。いずれの作用が生じても、めっき析出物が横方向へ成長し、第1のめっき層10が形成されやすくなる。また、副次的には、(4)ミクロな凹部を皮膜で埋め、密着力を高める、(5)皮膜応力を低減し、皮膜剥がれを防止する、などの作用効果も奏する。
光沢剤は、構成元素に硫黄を含むものが望ましく、とりわけ、スルホ基を有するものが好ましい。
あるいは、第1のめっき層10の材質は、Cuを主成分とするものであることも望ましい。Cuは弱酸性下では錯化剤を用いないイオン浴を作製しにくいが、Niと比較してめっき析出力に富み、つきまわり性が良いため、被覆力が高く、連続な膜を形成しやすい。このCuの作用は、Cuを主成分とするめっき層10の形成後に熱処理を行なうことによりさらに顕著になる。
外部電極8および9は、図示した参考例のように、必ずしも2層構造である必要はなく、1層構造でもよく、あるいは3層以上の構造でもよい。たとえば、第1、第2、第3のめっき層を、Cuめっき層、Niめっき層、Snめっき層の順に形成する3層構造や、第1、第2、第3、第4のめっき層を、Niめっき層、Cuめっき層、Niめっき層、Snめっき層の順に形成する4層構造などが挙げられる。
図6は、本発明の第の実施形態を説明するための図2に相当する図である。図6において、図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
の実施形態では、簡単に言えば、内部電極3aおよび3bが端面6から突出していることを特徴としている。より具体的には、端面6に対する内部電極3aおよび3bの各々の突出長さ「p」が0.1μm以上であることを特徴としている。そして、この実施形態の場合には、積層体5の端面6において、絶縁体層2の厚み方向に測定した、隣り合う内部電極3aおよび3b間の間隔「s」は、10μm以下と短くする必要はなく、20μm以下であれば十分である。
なお、上記の突出長さ「p」は、露出した内部電極面の長手方向(図6の紙面に垂直な方向)についてある程度のばらつきを持っているため、ここで言う「p」は長手方向のばらつきを加味した平均値である。
上述のように、内部電極間間隔「s」および突出長さ「p」を選ぶことにより、外部電極形成のための電解めっきを実施するとき、導電性メディアの内部電極3aおよび3bへの接触確率を、前述の参考例の場合に比べても、より向上させることができる。
なお、他方の端面7およびそこに露出する内部電極4(図1参照)についても、上述した端面6および内部電極3の場合と実質的に同様であるので、図示および説明を省略する。
内部電極3aおよび3bを端面6から突出させるためには、研磨の強さを強くしたり、また、研磨剤に金属を混ぜて研磨剤の硬度を上げたりするなどの方法を採用すればよい。特に、絶縁体層2がセラミックからなる場合は、セラミックの方が内部電極3aおよび3bより削れやすいため、サンドブラストやバレル研磨の工夫によって、内部電極3aおよび3bを突出させた状態を容易に得ることができる。また、レーザー研磨を用いると、セラミックを選択的かつ効果的に削ることができるので、内部電極3aおよび3bを突出させた状態をより容易に得ることができる。
図7は、本発明の第の実施形態を説明するための図6に相当する図である。図7において、図6に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図7に示した実施形態においても、積層体5の端面6において、絶縁体層2の厚み方向に測定した、隣り合う内部電極3aおよび3b間の間隔「s」が20μm以下であり、かつ端面6に対する内部電極3aおよび3bの各々の突出長さ「p」が0.1μm以上であるという条件を満たしている。
図7を参照して説明する実施形態は、図6に示した工程の後に、必要に応じて実施されるものである。すなわち、内部電極3aおよび3bの端部が、端面6から十分に突出している場合、さらに研磨を続けると、図7に示すように、内部電極3aおよび3bの突出した端部が押圧されて、端面6と平行な方向へ広がっていく。その結果、端面6に対する内部電極3aおよび3bの各々の突出長さ「p」が、不所望にも、図6に示した状態の場合に比べて短くなるものの、隣り合う内部電極3aおよび3b間の間隔「s」は、有利にも、図6に示した状態の場合に比べて短くなる。
上述のような場合、電解めっき時において、析出した電解めっき析出物を成長させるべき距離を実質的に短くすることができる。したがって、めっき析出物の均質性が上がり、また、めっき効率も大きく向上する。また、本実施形態によれば、隣り合う内部電極3aおよび3b間に位置する絶縁体層2の厚みが比較的厚くても、隣り合う内部電極3aおよび3b間の間隔「s」を短くすることができる。
図8は、本発明の第の実施形態による積層型電子部品21の外観を示す斜視図である。
図8に示される積層型電子部品21は、積層体22を備える。積層型電子部品21は、積層体22の特定の面23に、複数の、たとえば2つの外部電極24および25が形成されていることを特徴としている。
図示を省略するが、積層体22は、積層された複数の絶縁層と、絶縁体層間の界面に沿って形成された複数の内部電極とを含んでいる。内部電極の各端部は、外部電極24および25の形成前の積層体22の上述の面23に露出していて、外部電極24および25は、複数の内部電極の各端部を互いに電気的に接続するように形成されている。この積層型電子部品21が積層セラミックコンデンサである場合、外部電極24および25の間で静電容量を取得できるように構成される。
外部電極24および25は、図1の積層型電子部品1の場合と同様、実質上、電解めっき析出物のみで構成される。
図8に示される積層型電子部品21を製造するため、仮に外部電極24および25をペースト電極層で形成すると、その工程が非常に煩雑となる。なぜなら、積層体22の外表面の、外部電極24および25を形成すべき箇所以外の領域をマスキングする必要があり、たとえばスクリーン印刷など煩雑な工程が必要となるためである。これに対して、本実施形態のように、積層体22の所定の面23に露出した複数の内部電極の端部に、直接、電解めっき析出物を析出させる場合には、特にマスキングをする必要がないため、工程が非常に簡便である。すなわち、積層型電子部品21は、上述したような電解めっき法を用いるからこそ、効率的に製造することができる。
図9には、図8に示した積層型電子部品21が基板26上に実装された状態が示されている。
基板26の表面には、端子27および28が形成されている。これら端子27および28に、それぞれ、積層型電子部品21に備える外部電極24および25が半田29および30を介して接合されている。この実装状態において、半田29および30は、外部電極24および25と端子27および28との間にのみ存在している。
一方、図10には、図1に示した積層型電子部品1が基板14上に実装された状態が示されている。
図1に示される積層型電子部品1の場合には、その外部電極8および9が、互いに対向する平行な面上にあり、同一平面上には存在しない。そのため、積層型電子部品1が基板14上に実装された状態において、外部電極8および9が位置する面と、基板14上の端子15および16が位置する面とが、略垂直に交わるような位置関係にある。このような場合、外部電極8および9と端子15および16とを接合するための半田17および18には、図10に示すように、ある程度以上の厚みをもったフィレット形状が付与される。
このようなことから、前述の図9に示した実装状態によれば、図10に示した実装状態と比較して、外部電極24および25が同一平面上にあるため、半田29および30がフィレット形状を形成せず、その分、基板26への実装密度を高くすることができる。
また、積層型電子部品21が積層セラミックコンデンサである場合、図9のように実装された状態にて半田29および30の量が少ないと、等価直列インダクタンス(ESL)を低くすることができる。これによって、コンデンサの充放電時における位相のシフト量が小さくなり、特に高周波用途において実用的である。このことから、積層型電子部品21において採用された構造は、低ESL対応積層コンデンサにおいて好適に用いることができる。また、外部電極24および25が電解めっき析出物のみをもって形成されていることも、低ESL化にとって有効に働く。
以上、本発明を、図示した実施形態に関連して説明したが、本発明の範囲内において、その他種々の変形例が可能である。
たとえば、本発明が適用される積層型電子部品としては、積層チップコンデンサが代表的であるが、その他、積層チップインダクタ、積層チップサーミスタなどにも適用可能である。
したがって、積層型電子部品に備える絶縁体層は、電気的に絶縁する機能を有していればよく、その材質は特に問われるものではない。すなわち、絶縁体層は、誘電体セラミックからなるものに限らず、その他、圧電体セラミック、半導体セラミック、磁性体セラミック、樹脂などからなるものであってもよい。
以下、本発明の範囲を決定するため、または本発明による効果を確認するために実施した実験例について説明する。
[実験例1]
実験例1では、図1に示すような積層型電子部品のための積層体において、図2または図6に示した、内部電極間間隔「s」および引っ込み長さ「d」または突出長さ「p」を種々に変えたものを用意し、各々の端面に、直接、Niめっき層を形成し、さらにその上に、Snめっき層を形成して、めっきの進行状況を調査した。
より詳細には、被めっき物として、長さ3.2mm、幅1.6mmおよび厚み1.6mmの積層セラミックコンデンサ用積層体であって、絶縁体層がチタン酸バリウム系誘電体材料からなり、内部電極がNiを主成分とするものを用意した。そして、隣り合う内部電極間の間隔「s」については、最も大きい箇所で測定して、表1に示すように、10μmのものと13μmのものとの2種類を用意した。なお、内部電極の平均厚みは1.0μmであった。
これら2種類の積層体を、アルミナ系研磨粉を用いてサンドブラスト処理を行ない、内部電極が露出する積層体の端面に対する内部電極の引っ込み長さ「d」または突出長さ「p」を調節し、表1に示すように、引っ込み長さ「d」については、最も大きい箇所で測定して、2μmのものと1μmのものとの2種類のものを作製し、突出長さ「p」については、最も短い箇所で測定して、1μmのものを作製した。なお、引っ込み長さ「d」を有する試料については、強度0.25MPaのサンドブラストを実施し、その時間を変えることにより、引っ込み長さ「d」を制御した。突出長さ「p」を有する試料については、強度0.50MPaのサンドブラストを実施し、その時間を変えることにより、突出長さ「p」を制御した。
サンドブラスト終了後は、積層体より研磨粉を洗浄除去し、乾燥を行なった。
次に、上記積層体を、容積300ccの回転バレル中に投入し、それに加えて、直径0.6mmの金属メディアを投入した。そして、回転バレルを、pHを4.2に調整した浴温60℃のNiめっき用ワット浴に浸漬させ、回転数60r.p.m.にて回転させながら、電流密度0.04A/dm2にて300分間通電した。このようにして、内部電極の露出する積層体の端面に、厚み4.0μmのNiめっき層を形成した。
次いで、上記Niめっき層を形成した積層体の入った回転バレルを、pHを5.0に調整した浴温33℃のSnめっき浴(ディップソール社製Sn−235)に浸漬させ、回転数12r.p.m.にて回転させながら、電流密度0.1A/dm2にて60分間通電した。このようにして、Niめっき層の上に厚み4.0μmのSnめっき層を形成した。
以上のようにして、積層体に対して、ペースト電極層などを形成せずに、直接、電解めっき層を形成してなる外部電極を備える、各試料に係る積層セラミックコンデンサを得た。
得られた外部電極を顕微鏡にて観察し、めっき不着の面積割合を測定した。また、めっき不着率が0%の試料に関しては、めっき不着率が0%になるまでに要する時間を計測した。これらの結果を表1に示す。
なお、各試料に係る積層セラミックコンデンサの電気特性や素子構造については、ペースト電極層を備える従来品と比較して、特に差異は生じなかった。
Figure 0005104313
試料1および2では、内部電極の端部が積層体の端面に対して引っ込みすぎていたため、めっき不着率が高い結果となった。これに対し、試料3では、引っ込み長さ「d」が1μmであったため、めっき不着率を0%にすることができた。ただし、試料4のように、引っ込み長さ「d」が1μmであるが、隣り合う内部電極間間隔「s」が10μmを超える場合には、めっき不着が生じた。
また、試料5および6では、内部電極の端部が露出面に対して突出していたため、試料3と比較して、めっき層形成の所要時間を短く、めっき効率が高かった。また、試料6のように、内部電極間間隔「s」が13μmと大きくても、めっき不着率を0%とすることができた。
[実験例2]
実験例2では、積層型電子部品のための積層体の端面に、直接、Niめっき層を形成するにあたって、Niめっき用ワット浴に種々の光沢剤を添加し、それらの効果を調査した。
被めっき物として、実験例1の場合と同じ積層セラミックコンデンサ用積層体を用意した。なお、この積層体の、隣り合う内部電極間の間隔「s」については、最も大きい箇所で測定して、10μmであった。
次に、この積層体に対してサンドブラスト処理を行ない、内部電極の露出する積層体の端面に対する内部電極の引っ込み長さ「d」を、最も大きい箇所で0.1μmとした。
他方、表2に示すように、試料11〜19の各々となるべき、種々の光沢剤を添加したNiめっき用のワット浴を9種類用意した。表2には、光沢剤の製品名、主成分、および、めっき浴への配合の内容が示されている。なお、試料20では、めっき浴に光沢剤を入れなかった。
次に、試料11〜20の各々に係るめっき浴を用いて、積層体の端面上にNiめっき膜を形成するため、上記積層体を、容積300ccの回転バレル中に投入し、それに加えて、直径0.6mmの金属メディアを投入した。そして、回転バレルを、表2に示す試料11〜20の各々に係るNiめっき用ワット浴(pH:4.2、浴温:60℃)に浸漬させ、回転数60r.p.m.にて回転させながら、電流密度0.04A/dm2にて通電した。通電は、Niめっき析出物が連続的な膜に成長し、その被覆率が95%になった時点で停止した。
この時点でのNiめっき膜の厚みを測定した。この膜厚が表2に示されている。なお、上記被覆率とは、内部電極が露出している端面において、前述の図2ないし図5に順次示した工程を経て、めっき皮膜が形成されるべき領域が、すべてめっき皮膜で被覆された場合を100%としたときの比である。
Figure 0005104313
試料11〜19に係るめっき膜の厚みは、2.5〜3.6μmであり、光沢剤を添加しなかった試料20と比較して薄くなった。すなわち、光沢剤を添加することにより、連続的なNiめっき膜を、薄い膜厚にて効率的に形成できることがわかった。
また、この光沢剤は、前述のとおり、(1)横方向へのめっき析出力を高める、(2)皮膜の展性を高める、(3)皮膜を平滑化し凹部への被覆性を高める、などの作用がある。いずれの作用が生じても、めっき析出物が横方向へ成長し、めっき層が形成されやすくなる。また、副次的には、(4)ミクロな凹部を皮膜で埋め、密着力を高める、(5)皮膜応力を低減し、皮膜剥がれを防止する、などの作用効果も奏する。
試料11に係る光沢剤によれば、主に上記(2)および(5)の作用・効果が見られた。同様に、試料12、13および14に係る光沢剤によれば、(1)、(2)、(3)および(5)の作用・効果、試料15、16および17に係る光沢剤によれば、(1)、(2)および(4)の作用・効果、試料18に係る光沢剤によれば、(1)および(3)の作用・効果、ならびに、試料19に係る光沢剤によれば、(1)、(2)および(3)の作用・効果がそれぞれ見られた。
[実験例3]
実験例3では、図8に示すような構造を有する積層セラミックコンデンサ用積層体の内部電極が露出する面に対し、直接、Cuめっき層を形成し、さらにNiめっき層およびSnめっき層を形成して、積層セラミックコンデンサを実際に製造した。
より詳細には、被めっき物として、長さ3.2mm、幅1.6mmおよび厚み1.6mmの各寸法を有し、長さ方向寸法と厚み方向寸法とにより規定される2面のうちの1面が、外部電極を形成するべき面とされ、この面における所定の2箇所に内部電極が露出している、積層セラミックコンデンサ用積層体であって、絶縁体層がチタン酸バリウム系誘電体材料からなり、内部電極がNiを主成分とするものを用意した。この積層体において、絶縁体層の厚み方向に測定した、隣り合う内部電極間の間隔「s」は、最も大きい箇所で10μmであった。なお、内部電極の平均厚みは1.0μmであった。
次に、上記積層体に対して、バレル研磨を行ない、内部電極の露出する面に対する内部電極の引っ込み長さ「d」を、最も大きい箇所で0.1μmとした。
次に、上記積層体を、容積300ccの回転バレル中に投入し、それに加えて、直径0.4mmの金属メディアを投入した。そして、回転バレルを、pHを8.5に調整した浴温25℃のCuめっき用ストライク浴に浸漬させ、回転数50r.p.m.にて回転させながら、電流密度0.11A/dm2にて60分間通電して、内部電極の露出する積層体の表面に、直接、厚み0.7μmCuめっき層を形成した。
なお、上記Cuめっき用ストライク浴は、14g/Lのピロリン酸銅、120g/Lのピロリン酸カリウム、および10g/Lの蓚酸カリウムを含むものであった。
次いで、上記Cuめっき層を形成した積層体の入った回転バレルを、pHを8.8に調整した浴温25℃のCuめっき用ピロリン酸浴(上村工業社製ピロブライトシステム)に浸漬させ、回転数50r.p.m.にて回転させながら、電流密度0.30A/dm2にて60分間通電した。このようにして、上記Cuめっき層の上に、さらにCuめっき層を形成し、Cuめっき層の厚みは合計10μmとなった。
さらに、上記Cuめっき層を形成した積層体の入った回転バレルを、pHを4.2に調整した浴温60℃のNiめっき用ワット浴に浸漬させ、回転数60r.p.m.にて回転させながら、電流密度0.04A/dm2にて300分間通電した。このようにして、Cuめっき層の上に、厚み2.5μmのNiめっき層を形成した。
次いで、上記Niめっき層を形成した積層体の入った回転バレルを、pHを5.0に調整した浴温33℃のSnめっき浴(ディップソール社製Sn−235)に浸漬させ、回転数12r.p.m.にて回転させながら、電流密度0.1A/dm2にて60分間通電した。このようにして、Niめっき層の上に、厚み4.0μmのSnめっき層を形成した。
以上のようにして、積層体に対して、ペースト電極層などを形成せずに、またマスキングも必要とせず、直接、外部電極となるべきめっき層を形成することができた。そして、このように製造された積層セラミックコンデンサの電気特性や素子構造に関しては、外部電極においてペースト電極層を含む従来品と比較して、特に差異はなかった。また、外部電極におけるめっき不着率はほぼ0%であった。

Claims (13)

  1. 積層された複数の絶縁体層と、前記絶縁体層間の界面に沿って形成された複数の内部電極とを含み、前記内部電極の各端部が所定の面に露出している、積層体を用意する工程と、
    前記積層体の前記所定の面に露出した複数の前記内部電極の各端部を互いに電気的に接続するように、前記積層体の前記所定の面上に外部電極を形成する工程と
    を含む、積層型電子部品の製造方法であって、
    前記積層体を用意する工程において用意される前記積層体は、前記内部電極が露出する前記所定の面において、隣り合う前記内部電極が互いに電気的に絶縁されているとともに、前記絶縁体層の厚み方向に測定した、隣り合う前記内部電極間の間隔が20μm以下であり、かつ前記所定の面に対する前記内部電極の突出長さが0.1μm以上であり、
    前記外部電極を形成する工程は、前記積層体を用意する工程において用意された前記積層体の前記所定の面に露出した複数の前記内部電極の端部に対し、直接、電解めっきを行なう、電解めっき工程を備え、
    前記電解めっき工程は、複数の前記内部電極の端部に析出した電解めっき析出物が相互に接続されるように前記電解めっき析出物をめっき成長させる工程を含む、
    積層型電子部品の製造方法。
  2. 前記外部電極を形成する工程の前に、前記積層体に対し、研磨剤を用いて研磨する工程をさらに含む、請求項1に記載の積層型電子部品の製造方法。
  3. 前記研磨する工程は、サンドブラストまたはバレル研磨を実施する工程を含む、請求項に記載の積層型電子部品の製造方法。
  4. 前記電解めっき工程は、給電端子を備える容器中に、前記積層体および導電性メディアを投入し、金属イオンを含むめっき液に浸漬させ、前記容器を回転させながら通電することにより、前記電解めっき析出物を析出させる工程を含み、前記容器の回転数が、10r.p.m.以上に選ばれる、請求項1に記載の積層型電子部品の製造方法。
  5. 前記電解めっき工程は、給電端子を備える容器中に、前記積層体を投入し、前記容器をめっき浴に浸漬させ、通電することにより、Niを主成分とするめっき析出物を析出させる工程を含む、請求項1に記載の積層型電子部品の製造方法。
  6. 前記めっき浴のpHは2.5〜6.0であり、かつ前記めっき浴はNi錯体を生成する錯化剤を実質的に含まない、請求項に記載の積層型電子部品の製造方法。
  7. 前記めっき浴は光沢剤を含む、請求項に記載の積層型電子部品の製造方法。
  8. 前記光沢剤は、構成元素に少なくとも硫黄を含む、請求項に記載の積層型電子部品の製造方法。
  9. 前記電解めっき工程は、給電端子を備える容器中に、前記積層体を投入し、前記容器をめっき浴に浸漬させ、通電することにより、Cuを主成分とするめっき析出物を析出させる工程を含む、請求項1に記載の積層型電子部品の製造方法。
  10. 積層された複数の絶縁体層と、前記絶縁体層間の界面に沿って形成された複数の内部電極とを含み、前記内部電極の各端部が所定の面に露出している、積層体と、前記積層体の前記所定の面に露出した複数の前記内部電極の各端部を互いに電気的に接続するように、前記積層体の前記所定の面上に形成される、外部電極とを備える、積層型電子部品であって、
    前記外部電極は実質的に電解めっき析出物からなり、
    前記積層体における前記内部電極が露出する前記所定の面において、前記絶縁体層の厚み方向に測定した、隣り合う前記内部電極間の間隔が20μm以下であり、かつ前記所定の面に対する前記内部電極の突出長さが0.1μm以上である、
    積層型電子部品。
  11. 前記外部電極は複数のめっき層を備え、複数の前記めっき層のうち前記積層体の表面に最も近いめっき層の主成分がNiである、請求項10に記載の積層型電子部品。
  12. 前記外部電極は複数のめっき層を備え、複数の前記めっき層のうち前記積層体の表面に最も近いめっき層の主成分がCuである、請求項10に記載の積層型電子部品。
  13. 複数の前記外部電極が、前記積層体の同一平面上に形成されている、請求項10に記載の積層型電子部品。
JP2007542300A 2005-10-28 2006-10-10 積層型電子部品およびその製造方法 Active JP5104313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007542300A JP5104313B2 (ja) 2005-10-28 2006-10-10 積層型電子部品およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005314722 2005-10-28
JP2005314722 2005-10-28
PCT/JP2006/320200 WO2007049456A1 (ja) 2005-10-28 2006-10-10 積層型電子部品およびその製造方法
JP2007542300A JP5104313B2 (ja) 2005-10-28 2006-10-10 積層型電子部品およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012126631A Division JP5397504B2 (ja) 2005-10-28 2012-06-02 積層型電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007049456A1 JPWO2007049456A1 (ja) 2009-04-30
JP5104313B2 true JP5104313B2 (ja) 2012-12-19

Family

ID=37967572

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007542300A Active JP5104313B2 (ja) 2005-10-28 2006-10-10 積層型電子部品およびその製造方法
JP2012126631A Active JP5397504B2 (ja) 2005-10-28 2012-06-02 積層型電子部品およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012126631A Active JP5397504B2 (ja) 2005-10-28 2012-06-02 積層型電子部品およびその製造方法

Country Status (6)

Country Link
US (2) US8154849B2 (ja)
JP (2) JP5104313B2 (ja)
KR (1) KR100944099B1 (ja)
CN (1) CN101248499B (ja)
TW (1) TW200729250A (ja)
WO (1) WO2007049456A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319527B2 (en) 2017-04-04 2019-06-11 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
WO2007049456A1 (ja) * 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
WO2007097180A1 (ja) * 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
WO2007105395A1 (ja) * 2006-03-14 2007-09-20 Murata Manufacturing Co., Ltd. 積層型電子部品の製造方法
JP2009295602A (ja) * 2006-08-22 2009-12-17 Murata Mfg Co Ltd 積層型電子部品、および積層型電子部品の製造方法。
JP5127703B2 (ja) * 2006-11-15 2013-01-23 株式会社村田製作所 積層型電子部品およびその製造方法
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP4548471B2 (ja) 2007-10-18 2010-09-22 株式会社村田製作所 コンデンサアレイおよびその製造方法
JP5239731B2 (ja) * 2007-12-21 2013-07-17 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US8194391B2 (en) 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP5056485B2 (ja) * 2008-03-04 2012-10-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP2009267146A (ja) * 2008-04-25 2009-11-12 Murata Mfg Co Ltd 積層セラミック電子部品
JP5181807B2 (ja) * 2008-04-28 2013-04-10 株式会社村田製作所 セラミック電子部品、およびセラミック電子部品の製造方法
JP5217609B2 (ja) * 2008-05-12 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2009283597A (ja) 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP2009283598A (ja) 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
JP5217659B2 (ja) * 2008-06-10 2013-06-19 株式会社村田製作所 セラミック電子部品、およびセラミック電子部品の製造方法
JP5217658B2 (ja) * 2008-06-10 2013-06-19 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP5600247B2 (ja) 2008-06-11 2014-10-01 株式会社村田製作所 積層電子部品およびその製造方法
JP2010021524A (ja) 2008-06-11 2010-01-28 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5880634B2 (ja) * 2008-06-11 2016-03-09 株式会社村田製作所 積層電子部品およびその製造方法
JP5115349B2 (ja) 2008-06-13 2013-01-09 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5282634B2 (ja) 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5217692B2 (ja) * 2008-07-02 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5347350B2 (ja) * 2008-07-02 2013-11-20 株式会社村田製作所 積層型電子部品の製造方法
JP5310238B2 (ja) 2008-07-10 2013-10-09 株式会社村田製作所 積層セラミック電子部品
JP5245611B2 (ja) * 2008-07-28 2013-07-24 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2010093113A (ja) * 2008-10-09 2010-04-22 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP5493328B2 (ja) * 2008-10-09 2014-05-14 株式会社村田製作所 積層型電子部品の製造方法
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5287211B2 (ja) * 2008-12-17 2013-09-11 株式会社村田製作所 セラミック電子部品の製造方法および製造装置
JP5228890B2 (ja) * 2008-12-24 2013-07-03 株式会社村田製作所 電子部品およびその製造方法
US8115235B2 (en) * 2009-02-20 2012-02-14 Intel Corporation Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same
JP5293379B2 (ja) 2009-04-24 2013-09-18 株式会社村田製作所 積層セラミック電子部品
JP5439944B2 (ja) * 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5282678B2 (ja) * 2009-06-26 2013-09-04 株式会社村田製作所 積層型電子部品およびその製造方法
JP2011014564A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
TWI402867B (zh) * 2009-07-31 2013-07-21 Murata Manufacturing Co Laminated coil parts and manufacturing method thereof
EP2472620B1 (en) * 2009-08-27 2018-06-13 Kyocera Corporation Multilayer piezoelectric element, and injection device and fuel injection device using the same
JP2011108966A (ja) 2009-11-20 2011-06-02 Murata Mfg Co Ltd 積層電子部品
JP5459487B2 (ja) * 2010-02-05 2014-04-02 株式会社村田製作所 積層型電子部品およびその製造方法
JP5126243B2 (ja) * 2010-02-08 2013-01-23 株式会社村田製作所 電子部品
JP2011192968A (ja) * 2010-02-19 2011-09-29 Murata Mfg Co Ltd コンデンサ及びその製造方法
JP5471686B2 (ja) * 2010-03-24 2014-04-16 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP5526908B2 (ja) 2010-03-24 2014-06-18 株式会社村田製作所 積層型電子部品
JP2011228644A (ja) * 2010-03-29 2011-11-10 Murata Mfg Co Ltd 電子部品及びその製造方法
JP5521695B2 (ja) 2010-03-29 2014-06-18 株式会社村田製作所 電子部品
JP2011228334A (ja) 2010-04-15 2011-11-10 Murata Mfg Co Ltd セラミック電子部品
JP2011233840A (ja) 2010-04-30 2011-11-17 Murata Mfg Co Ltd 電子部品
JP2011238724A (ja) 2010-05-10 2011-11-24 Murata Mfg Co Ltd 電子部品
JP5768471B2 (ja) 2010-05-19 2015-08-26 株式会社村田製作所 セラミック電子部品の製造方法
KR101463675B1 (ko) * 2010-06-09 2014-11-19 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그 제조 방법
JP5459400B2 (ja) * 2010-06-11 2014-04-02 株式会社村田製作所 電子部品
JP5429067B2 (ja) 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
JP5672162B2 (ja) 2010-07-21 2015-02-18 株式会社村田製作所 電子部品
JP5605053B2 (ja) 2010-07-26 2014-10-15 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5764882B2 (ja) 2010-08-13 2015-08-19 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP2012043841A (ja) * 2010-08-13 2012-03-01 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP5724262B2 (ja) 2010-09-16 2015-05-27 株式会社村田製作所 電子部品
JP2012134413A (ja) 2010-12-24 2012-07-12 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2012142478A (ja) 2011-01-05 2012-07-26 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2012169594A (ja) 2011-01-26 2012-09-06 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
JP2012156315A (ja) 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP2012160586A (ja) 2011-02-01 2012-08-23 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2012209540A (ja) * 2011-03-15 2012-10-25 Murata Mfg Co Ltd セラミック電子部品
JP2012199353A (ja) * 2011-03-22 2012-10-18 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2012204441A (ja) 2011-03-24 2012-10-22 Murata Mfg Co Ltd 電子部品
JP2013021298A (ja) 2011-06-15 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013021300A (ja) 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013021299A (ja) 2011-06-16 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013051392A (ja) 2011-08-02 2013-03-14 Murata Mfg Co Ltd 積層セラミック電子部品
JP5678919B2 (ja) 2012-05-02 2015-03-04 株式会社村田製作所 電子部品
JP2014027255A (ja) 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
JP6024483B2 (ja) 2013-01-29 2016-11-16 株式会社村田製作所 積層型セラミック電子部品
JP6323017B2 (ja) 2013-04-01 2018-05-16 株式会社村田製作所 積層型セラミック電子部品
JP2014207254A (ja) * 2013-04-10 2014-10-30 株式会社村田製作所 セラミック電子部品
JP6119513B2 (ja) * 2013-08-28 2017-04-26 株式会社村田製作所 電子部品
US9997295B2 (en) * 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
US10510945B1 (en) 2014-10-06 2019-12-17 National Technology & Engineering Solutions Of Sandia, Llc Magnetoelastically actuated MEMS device and methods for its manufacture
US10132699B1 (en) 2014-10-06 2018-11-20 National Technology & Engineering Solutions Of Sandia, Llc Electrodeposition processes for magnetostrictive resonators
US20200194179A1 (en) * 2015-03-25 2020-06-18 PolyCharge America Inc. Polymeric monolithic capacitor
US10332684B2 (en) * 2015-07-19 2019-06-25 Vq Research, Inc. Methods and systems for material cladding of multilayer ceramic capacitors
US10431508B2 (en) 2015-07-19 2019-10-01 Vq Research, Inc. Methods and systems to improve printed electrical components and for integration in circuits
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP2018182039A (ja) * 2017-04-12 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
WO2020013100A1 (ja) 2018-07-13 2020-01-16 株式会社村田製作所 積層電子部品および積層電子部品の製造方法
JP7240882B2 (ja) * 2019-01-22 2023-03-16 太陽誘電株式会社 積層セラミック電子部品の製造方法
KR102679993B1 (ko) 2019-07-24 2024-07-02 삼성전기주식회사 코일 부품
JP2022014535A (ja) * 2020-07-07 2022-01-20 株式会社村田製作所 電子部品
WO2021008636A2 (zh) * 2020-10-12 2021-01-21 深圳顺络电子股份有限公司 层叠片式电子器件及其制作方法
JP2022075029A (ja) * 2020-11-06 2022-05-18 株式会社村田製作所 電子部品の製造方法
KR20220072410A (ko) * 2020-11-25 2022-06-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
TWI751089B (zh) * 2021-06-16 2021-12-21 國立成功大學 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法
WO2024180937A1 (ja) * 2023-02-28 2024-09-06 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100482A (ja) * 1981-12-02 1983-06-15 ティーディーケイ株式会社 積層コンデンサを内蔵する混成集積回路用基板
JPS63171892A (ja) * 1988-01-13 1988-07-15 C Uyemura & Co Ltd 電気めっき方法
JPH10208978A (ja) * 1997-01-22 1998-08-07 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JP2002053999A (ja) * 2000-08-07 2002-02-19 Nippon Techno Kk 極小物品のバレル電気めっき方法
JP2002121692A (ja) * 2000-07-01 2002-04-26 Shipley Co Llc 電気めっき組成物
JP2004095680A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 積層セラミックコンデンサ
JP2004146401A (ja) * 2002-10-21 2004-05-20 Murata Mfg Co Ltd 積層電子部品及びその製造方法
JP2005505129A (ja) * 2001-09-28 2005-02-17 エプコス アクチエンゲゼルシャフト 複数のコンタクト面を有するエレクトロセラミックス構成素子

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4082906A (en) * 1977-02-14 1978-04-04 San Fernando Electric Manufacturing Company Low temperature fired ceramic capacitors
US4353153A (en) * 1978-11-16 1982-10-12 Union Carbide Corporation Method of making capacitor with CO-fired end terminations
JPS60176215A (ja) 1984-02-22 1985-09-10 松下電器産業株式会社 積層セラミツクコンデンサ−の端子電極形成方法
US4613518A (en) * 1984-04-16 1986-09-23 Sfe Technologies Monolithic capacitor edge termination
JPS62278929A (ja) 1986-05-27 1987-12-03 井上電子工業有限会社 魚釣リ−ル
JPS63104314A (ja) * 1986-10-21 1988-05-09 松下電器産業株式会社 チツプコンデンサの電極端子の形成方法
JPS63169014A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPH05343259A (ja) 1992-06-11 1993-12-24 Tdk Corp セラミック電子部品及びその製造方法
JPH06204080A (ja) 1992-12-25 1994-07-22 Tdk Corp チップ電子部品の製造方法
US6194248B1 (en) * 1997-09-02 2001-02-27 Murata Manufacturing Co., Ltd. Chip electronic part
JPH11354378A (ja) 1998-06-08 1999-12-24 Matsushita Electric Ind Co Ltd セラミック電子部品の電極形成方法
JP2000277381A (ja) * 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
CN100474465C (zh) * 2002-04-15 2009-04-01 阿维科斯公司 通过镀覆技术形成的元件以及制造该元件的方法
JP3855851B2 (ja) 2002-05-29 2006-12-13 株式会社村田製作所 セラミック電子部品の製造方法
JP2004083955A (ja) 2002-08-23 2004-03-18 Murata Mfg Co Ltd セラミック電子部品のめっき方法、及びセラミック電子部品
US7016175B2 (en) * 2002-10-03 2006-03-21 Avx Corporation Window via capacitor
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
WO2007049456A1 (ja) 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
WO2007097180A1 (ja) 2006-02-27 2007-08-30 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100482A (ja) * 1981-12-02 1983-06-15 ティーディーケイ株式会社 積層コンデンサを内蔵する混成集積回路用基板
JPS63171892A (ja) * 1988-01-13 1988-07-15 C Uyemura & Co Ltd 電気めっき方法
JPH10208978A (ja) * 1997-01-22 1998-08-07 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JP2002121692A (ja) * 2000-07-01 2002-04-26 Shipley Co Llc 電気めっき組成物
JP2002053999A (ja) * 2000-08-07 2002-02-19 Nippon Techno Kk 極小物品のバレル電気めっき方法
JP2005505129A (ja) * 2001-09-28 2005-02-17 エプコス アクチエンゲゼルシャフト 複数のコンタクト面を有するエレクトロセラミックス構成素子
JP2004095680A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 積層セラミックコンデンサ
JP2004146401A (ja) * 2002-10-21 2004-05-20 Murata Mfg Co Ltd 積層電子部品及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319527B2 (en) 2017-04-04 2019-06-11 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US10770234B2 (en) 2017-04-04 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Also Published As

Publication number Publication date
JP2012165028A (ja) 2012-08-30
US8341815B2 (en) 2013-01-01
KR20080033473A (ko) 2008-04-16
TWI366205B (ja) 2012-06-11
US8154849B2 (en) 2012-04-10
CN101248499B (zh) 2011-02-02
WO2007049456A1 (ja) 2007-05-03
US20100243133A1 (en) 2010-09-30
JP5397504B2 (ja) 2014-01-22
KR100944099B1 (ko) 2010-02-24
US20080123248A1 (en) 2008-05-29
TW200729250A (en) 2007-08-01
JPWO2007049456A1 (ja) 2009-04-30
CN101248499A (zh) 2008-08-20

Similar Documents

Publication Publication Date Title
JP5104313B2 (ja) 積層型電子部品およびその製造方法
JP5397446B2 (ja) 積層型電子部品およびその製造方法
JP5289794B2 (ja) 積層型電子部品およびその製造方法
JP5116661B2 (ja) 積層型電子部品の製造方法
JP5188390B2 (ja) 積層型電子部品およびその製造方法
JP4807410B2 (ja) 積層型電子部品およびその製造方法
JP5056485B2 (ja) 積層型電子部品およびその製造方法
JP5493328B2 (ja) 積層型電子部品の製造方法
JP5526908B2 (ja) 積層型電子部品
US8982533B2 (en) Monolithic electronic component and method for manufacturing monolithic electronic component
JP2009277715A (ja) 積層セラミック電子部品およびその製造方法
JP2012142478A (ja) 積層型電子部品およびその製造方法
JP5245611B2 (ja) 積層セラミック電子部品およびその製造方法
CN102376450A (zh) 层叠型陶瓷电子部件及其制造方法
JP5783242B2 (ja) 積層型電子部品

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120602

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5104313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3