JP2022075029A - 電子部品の製造方法 - Google Patents

Abstract

【課題】電子部品素体の外部電極形成面以外の面に導電性ペーストが付着することを抑制する。【解決手段】直方体状の形状を有する電子部品素体の外部電極形成面に導電性ペーストを塗布する電子部品の製造方法は、外部電極形成面の第１の方向における寸法以下の幅寸法を有する導電性ペーストを基材の表面に配置する工程（Ｓ２）と、電子部品素体の外部電極形成面に導電性ペーストが付着するように、基材と電子部品素体とを加圧密着させる工程（Ｓ３）とを備える。【選択図】図４

Description

本発明は、電子部品の製造方法に関する。

積層セラミックコンデンサのように、電子部品素体の表面に外部電極が形成された電子部品の製造方法として、電子部品素体の表面に導電性ペーストを塗布した後、焼成することによって下地電極層を形成し、その上にめっき層を形成することによって外部電極を形成する方法が知られている。

特許文献１には、基材である弾性体の上にサイドマージンシートを配置し、電子部品素体の側面をサイドマージンシートに対して押し付けて打ち抜くことにより、電子部品素体の側面に未焼成のサイドマージン部を形成する方法が開示されている。この方法を利用して、基材の表面にシート状に導電性ペーストを配置し、電子部品素体の端面を導電性ペーストに押し付けて打ち抜くことにより、電子部品素体の端面に導電性ペーストを付着させる方法が考えられる。この方法によれば、電子部品素体の端面にのみ導電性ペーストを塗布して、下地電極層を端面にのみ形成した電子部品を製造することができる。

特開２０１９－１４９５０４号公報

しかしながら、電子部品素体の端面を導電性ペーストに押し付けて打ち抜く際、電子部品素体の端面と連なる面にも導電性ペーストが付着する可能性がある。

本発明は、上記課題を解決するものであり、電子部品素体の外部電極形成面以外の面に導電性ペーストが付着することを抑制することができる電子部品の製造方法を提供することを目的とする。

本発明の電子部品の製造方法は、直方体状の形状を有する電子部品素体の外部電極形成面に導電性ペーストを塗布する電子部品の製造方法であって、
前記外部電極形成面の第１の方向における寸法以下の幅寸法を有する前記導電性ペーストを基材の表面に配置する工程と、
前記電子部品素体の前記外部電極形成面に前記導電性ペーストが付着するように、前記基材と前記電子部品素体とを加圧密着させる工程と、
を備えることを特徴とする。

本発明の電子部品の製造方法によれば、外部電極形成面の第１の方向における寸法以下の幅寸法を有する導電性ペーストを基材の表面に配置し、基材と電子部品素体とを加圧密着させることによって、電子部品素体の外部電極形成面に導電性ペーストを塗布するので、外部電極形成面に塗布される導電性ペーストが外部電極形成面と連なる面にまで回り込むことを抑制することができる。

本発明の電子部品の製造方法によって製造される電子部品の一例である積層セラミックコンデンサの外観形状を模式的に示す斜視図である。 図１に示す積層セラミックコンデンサをＩＩ－ＩＩ線に沿って切断したときの模式的断面図である。 図１に示す積層セラミックコンデンサをＩＩＩ－ＩＩＩ線に沿って切断したときの模式的に断面図である。 第１の実施形態における電子部品の製造方法を説明するためのフローチャートである。 第１の実施形態における電子部品の製造方法において、基材の表面に導電性ペーストを配置した状態を模式的に示す平面図である。 基材の表面に離型フィルムを配置し、離型フィルムの上に導電性ペーストを配置した状態を示す側面図である。 電子部品素体の第１の端面に導電性ペーストが付着するように、基材と電子部品素体とを加圧密着させる方法の一例を説明するための側面図である。 第２の実施形態における電子部品の製造方法において、基材の表面に複数の導電性ペーストをアイランド状に配置した状態を模式的に示す平面図である。 電子部品素体の第１の端面を模式的に示す図である。

以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。なお、以下では、本発明の電子部品の製造方法によって製造される電子部品の一例として、２端子型の積層セラミックコンデンサを例に挙げて説明するが、圧電部品、サーミスタ、インダクタなど、電子部品素体の表面に外部電極が形成されている電子部品であれば、その種類に特に制約はない。

＜第１の実施形態＞
（電子部品の構造）
図１は、本発明の電子部品の製造方法によって製造される電子部品の一例である積層セラミックコンデンサ１０の外観形状を模式的に示す斜視図である。図２は、図１に示す積層セラミックコンデンサ１０をＩＩ－ＩＩ線に沿って切断したときの模式的断面図である。図３は、図１に示す積層セラミックコンデンサ１０をＩＩＩ－ＩＩＩ線に沿って切断したときの模式的に断面図である。

図１～図３に示すように、積層セラミックコンデンサ１０は、全体として直方体状の形状を有する電子部品であり、直方体状の形状を有する電子部品素体１１と、一対の外部電極１４ａ、１４ｂとを有している。一対の外部電極１４ａ、１４ｂは、図１に示すように、対向するように配置されている。

ここでは、後述する誘電体層１２と内部電極１３ａ、１３ｂとが積層されている方向を積層セラミックコンデンサ１０の積層方向Ｔと定義し、一対の外部電極１４ａ、１４ｂが対向する方向を長さ方向Ｌと定義し、長さ方向Ｌおよび積層方向Ｔのいずれの方向にも直交する方向を幅方向Ｗと定義する。長さ方向Ｌ、積層方向Ｔ、および、幅方向Ｗのうちの任意の２つの方向は、互いに直交する方向である。なお、積層方向Ｔを厚さ方向と呼ぶこともある。

電子部品素体１１は、長さ方向Ｌに相対する第１の端面１５ａおよび第２の端面１５ｂと、積層方向Ｔに相対する第１の主面１６ａおよび第２の主面１６ｂと、幅方向Ｗに相対する第１の側面１７ａおよび第２の側面１７ｂとを有する。

電子部品素体１１は、角部および稜線部が丸みを帯びていることが好ましい。ここで、角部は、電子部品素体１１の３面が交わる部分であり、稜線部は、電子部品素体１１の２面が交わる部分である。なお、直方体状の形状には、角部および稜線部の少なくとも一方が丸みを帯びている形状も含まれる。

図２および図３に示すように、電子部品素体１１は、積層された複数の誘電体層１２と複数の内部電極１３ａ、１３ｂとを含む。内部電極１３ａ、１３ｂには、第１の内部電極１３ａと第２の内部電極１３ｂとが含まれている。より詳細には、電子部品素体１１は、第１の内部電極１３ａと第２の内部電極１３ｂとが積層方向Ｔにおいて、誘電体層１２を介して交互に複数積層された構造を有する。

第１の内部電極１３ａおよび第２の内部電極１３ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、およびＡｕ等の金属、またはＡｇとＰｄの合金等を含有している。第１の内部電極１３ａおよび第２の内部電極１３ｂは、共材として、誘電体層１２に含まれる誘電体セラミックと同じセラミック材料を含むことが好ましい。

第１の内部電極１３ａは、電子部品素体１１の第１の端面１５ａに引き出されている。また、第２の内部電極１３ｂは、電子部品素体１１の第２の端面１５ｂに引き出されている。

第１の外部電極１４ａは、電子部品素体１１の第１の端面１５ａの全体に形成されているとともに、第１の端面１５ａから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および、第２の側面１７ｂに回り込むように形成されている。第１の外部電極１４ａは、第１の端面１５ａに露出した第１の内部電極１３ａと電気的に接続されている。

第２の外部電極１４ｂは、電子部品素体１１の第２の端面１５ｂの全体に形成されているとともに、第２の端面１５ｂから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および、第２の側面１７ｂに回り込むように形成されている。第２の外部電極１４ｂは、第２の端面１５ｂに露出した第２の内部電極１３ｂと電気的に接続されている。

第１の外部電極１４ａは、第１の下地電極層１４１ａと、第１の中間電極層１４２ａと、第１のめっき層１４３ａとを備える。第２の外部電極１４ｂは、第２の下地電極層１４１ｂと、第２の中間電極層１４２ｂと、第２のめっき層１４３ｂとを備える。

第１の下地電極層１４１ａは、電子部品素体１１の第１の端面１５ａにのみ設けられている。また、第２の下地電極層１４１ｂは、電子部品素体１１の第２の端面１５ｂにのみ設けられている。第１の下地電極層１４１ａおよび第２の下地電極層１４１ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、またはＡｕ等の金属を含有している。第１の下地電極層１４１ａおよび第２の下地電極層１４１ｂは、共材として、誘電体層１２に含まれる誘電体セラミックと同じセラミック材料を含むことが好ましい。

第１の中間電極層１４２ａは、第１の下地電極層１４１ａを覆い、かつ、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および、第２の側面１７ｂに回り込むように設けられている。第２の中間電極層１４２ｂは、第２の下地電極層１４１ｂを覆い、かつ、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および、第２の側面１７ｂに回り込むように設けられている。第１の中間電極層１４２ａおよび第２の中間電極層１４２ｂは、例えば、導電性粒子と熱硬化性樹脂とを含む樹脂電極層としてもよいし、第１の下地電極層１４１ａおよび第２の下地電極層１４１ｂと同等の材料からなる層としてもよい。

第１のめっき層１４３ａは、第１の中間電極層１４２ａを覆うように設けられている。また、第２のめっき層１４３ｂは、第２の中間電極層１４２ｂを覆うように設けられている。第１のめっき層１４３ａおよび第２のめっき層１４３ｂは、１層であってもよいし、複数層であってもよい。一例として、第１のめっき層１４３ａおよび第２のめっき層１４３ｂはそれぞれ、Ｎｉめっき層と、Ｎｉめっき層の上に形成されたＳｎめっき層とからなる。

上述した構造を有する積層セラミックコンデンサ１０は、第１の内部電極１３ａと接続される第１の下地電極層１４１ａが電子部品素体１１の第１の端面１５ａにのみ設けられ、第２の内部電極１３ｂと接続される第２の下地電極層１４１ｂが第２の端面１５ｂにのみ設けられているので、下地電極層が電子部品素体１１の主面１６ａ，１６ｂや側面１７ａ，１７ｂにまで回り込んだ構造の積層セラミックコンデンサと比べて、同じ容量でサイズを小さくすることができる。なお、第１の下地電極層１４１ａおよび第２の下地電極層１４１ｂが設けられていることにより、第１の中間電極層１４２ａおよび第２の中間電極層１４２ｂは、可能な限り薄い層とすることができる。

（電子部品の製造方法）
図４は、第１の実施形態における電子部品の製造方法を説明するためのフローチャートである。図４を参照しながら、電子部品の一例である積層セラミックコンデンサ１０の製造方法について説明する。

工程Ｓ１では、電子部品素体１１を用意する。電子部品素体１１は、公知の方法により製造可能であるが、その製造方法について、以下で簡単に説明する。

はじめに、セラミックグリーンシートと、セラミックグリーンシートの表面に内部電極用導電性ペーストが印刷された素材シートを複数枚準備し、セラミックグリーンシートを所定枚数積層した後、素材シートを所定枚数積層し、さらにその上にセラミックグリーンシートを所定枚数積層して圧着することにより、マザーブロックを形成する。続いて、マザーブロックを切断して個片化することにより、積層チップを複数作製する。

続いて、積層チップをバレル研磨して、角部および稜線部に丸みをつけた後、焼成する。これにより、積層チップに含まれる誘電体材料および導電性材料が焼成されて、複数の誘電体層１２および複数の内部電極１３ａ，１３ｂを含む電子部品素体１１が形成される。焼成温度は、誘電体材料および導電性材料に応じて適宜設定され、例えば、９００℃以上１３００℃以下であることが好ましい。

工程Ｓ１に続く工程Ｓ２では、電子部品素体１１の外部電極形成面の第１の方向における寸法以下の幅寸法を有する導電性ペーストを基材の表面に配置する。基材は、例えば、弾性体である。ここでは、電子部品素体１１の第１の端面１５ａおよび第２の端面１５ｂが外部電極形成面となる。

図５は、第１の実施形態における電子部品の製造方法において、基材２０の表面に導電性ペースト３０を配置した状態を示す平面図である。本実施形態では、一方向（図５の矢印Ｙ１の方向）に伸びる導電性ペースト３０をストライプ状に複数配置する。導電性ペースト３０をストライプ状に配置とは、導電性ペースト３０の伸びる方向を同一の方向とした状態で、所定の間隔で複数の導電性ペースト３０を配置することを意味する。図５では、一方向に伸びる導電性ペースト３０が４つ配置された状態を示しているが、配置する導電性ペースト３０の数が４つに限定されることはない。

導電性ペースト３０は、その幅寸法Ｈ１が、電子部品素体１１の外部電極形成面である第１の端面１５ａおよび第２の端面１５ｂの第１の方向における寸法以下となるように、基材２０の表面に配置する。本実施形態において、導電性ペースト３０の幅寸法Ｈ１とは、導電性ペースト３０の伸びる方向と直交する幅方向における寸法を意味する。

外部電極形成面の第１の方向は、外部電極形成面である第１の端面１５ａおよび第２の端面１５ｂを規定する幅方向Ｗおよび積層方向Ｔのうちの少なくとも一方の方向である。ここでは、幅方向Ｗを第１の方向とする。すなわち、導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の第１の端面１５ａおよび第２の端面１５ｂの幅方向Ｗの寸法Ｗ１（図３参照）以下である。

ここで、導電性ペースト３０は、第１の外部電極１４ａの第１の下地電極層１４１ａおよび第２の外部電極１４ｂの第２の下地電極層１４１ｂを形成するための導電性ペーストであり、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、またはＡｕ等の金属粉末と、アクリル樹脂系バインダ等のバインダと、溶剤と、ガラスと、金属粉末の分散を向上させるための分散剤とを含む。

導電性ペースト３０に含まれる溶剤の含有量は、導電性ペースト３０の全体に対して、３０体積％以上９０体積％以下であることが好ましい。導電性ペースト３０に溶剤を含ませることで、分子同士の隙間を増加させることにより、分子が引き合う力を低減させることができる。溶剤の含有量を多くすることにより、導電性ペースト３０の粘度を低下させることができる。この結果、導電性ペースト３０が糸状に伸びることを抑制することができる。

導電性ペースト３０の粘度は、１０Ｐａ・ｓ以上９０Ｐａ・ｓ以下であることが好ましい。また、導電性ペースト３０の粘度は、２０Ｐａ・ｓ以上９０Ｐａ・ｓ以下であることがより好ましい。導電性ペースト３０の粘度が１０Ｐａ・ｓよりも小さい場合には、導電性ペースト３０が一定の形状を保つことが難しくなり、精度良く導電性ペースト３０を塗布することが困難となる。また、導電性ペースト３０の粘度が９０Ｐａ・ｓよりも大きい場合には、電子部品素体１１に導電性ペースト３０が付着されなくなる可能性がある。

導電性ペースト３０の粘度が低く、流動性が高い場合、導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の外部電極形成面である第１の端面１５ａおよび第２の端面１５ｂの第１の方向における寸法Ｗ１より小さいことが好ましい。また、導電性ペースト３０の粘度が高く、流動性が低い場合、導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の外部電極形成面である第１の端面１５ａおよび第２の端面１５ｂの第１の方向における寸法Ｗ１と同一とすることができる。

本実施形態において、導電性ペースト３０の幅寸法Ｈ１は、外部電極形成面に露出している内部電極１３ａ，１３ｂの幅寸法以上である。すなわち、導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の第１の端面１５ａに露出している第１の内部電極１３ａの幅方向Ｗにおける寸法、および、第２の端面１５ｂに露出している第２の内部電極１３ｂの幅方向Ｗにおける寸法Ｗ２（図３参照）以上である。なお、図３における寸法Ｗ２は、断面における内部電極１３ａ，１３ｂの幅方向Ｗにおける寸法であって、端面１５ａ，１５ｂに露出している位置における内部電極１３ａ，１３ｂの幅方向Ｗにおける寸法ではないが、内部電極１３ａ，１３ｂの幅方向Ｗにおける寸法は、長さ方向Ｌのどの位置でも同じである。

上述した基材２０上への導電性ペースト３０の塗工は、例えば、スクリーン印刷により行うことができる。

ここで、基材２０の表面に離型フィルムを配置し、離型フィルムの上に導電性ペースト３０を配置するようにしてもよい。

図６は、基材２０の表面に離型フィルム４０を配置し、離型フィルム４０の上に導電性ペースト３０を配置した状態を示す側面図である。離型フィルム４０として、例えば、ＰＥＴフィルムを用いることができる。ただし、離型フィルム４０がＰＥＴフィルムに限定されることはない。基材２０の表面に離型フィルム４０を配置し、離型フィルム４０の上に導電性ペースト３０を配置することにより、後述する基材２０と電子部品素体１１とを加圧密着させた際に、導電性ペースト３０が容易に剥離されて、電子部品素体１１の外部電極形成面に付着しやすくなる。

工程Ｓ２に続く工程Ｓ３では、電子部品素体１１の外部電極形成面、すなわち、第１の端面１５ａおよび第２の端面１５ｂに導電性ペースト３０が付着するように、基材２０と電子部品素体１１とを加圧密着させる。

図７は、電子部品素体１１の第１の端面１５ａに導電性ペースト３０が付着するように、基材２０と電子部品素体１１とを加圧密着させる方法の一例を説明するための側面図である。図７（ａ）に示すように、複数の電子部品素体１１を保持部材５０によって保持し、電子部品素体１１と、基材２０上の導電性ペースト３０との位置合わせをした状態で、基材２０と電子部品素体１１とを加圧密着させる。位置合わせでは、導電性ペースト３０の幅方向と、電子部品素体１１の幅方向Ｗとが一致し、かつ、導電性ペースト３０の延伸方向（図５の矢印Ｙ１の方向）と、電子部品素体１１の積層方向Ｔとが一致するようにする。これにより、電子部品素体１１の第１の端面１５ａに導電性ペースト３０が塗布される。

なお、図７（ａ）では、ストライプ状に配置された４つの導電性ペースト３０に対応して、４つの電子部品素体１１が保持部材５０によって保持された状態を示しているが、電子部品素体１１は、導電性ペースト３０の延伸方向にも所定の間隔で複数配置された状態で、保持部材５０によって保持されている。

上述したように、導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の第１の端面１５ａの幅方向Ｗの寸法Ｗ１以下である。したがって、基材２０と電子部品素体１１とを加圧密着させたときに、図７（ｂ）に示すように、導電性ペースト３０を電子部品素体１１の第１の端面１５ａにのみ塗布することができ、第１の端面１５ａと連なる他の面に回り込むことを抑制することができる。本実施形態では、導電性ペースト３０は、電子部品素体１１の第１の端面１５ａにのみ塗布され、第１の側面１７ａおよび第２の側面１７ｂに回り込むことを抑制することができる。

また、導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の第１の端面１５ａに露出している第１の内部電極１３ａの幅方向Ｗにおける寸法Ｗ２以上であるため、第１の端面１５ａに露出している全ての第１の内部電極１３ａの全体を覆うように、導電性ペースト３０を塗布することができる。これにより、第１の内部電極１３ａと、形成される第１の外部電極１４ａとの間の電気的な接続を確実なものとすることができる。

この後、同様の方法により、電子部品素体１１の第２の端面１５ｂに導電性ペースト３０が付着するように、基材２０と電子部品素体１１とを加圧密着させて、第２の端面１５ｂに導電性ペースト３０を塗布する。導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の第２の端面１５ｂの幅方向Ｗの寸法Ｗ１以下であるので、基材２０と電子部品素体１１とを加圧密着させたときに、導電性ペースト３０を電子部品素体１１の第２の端面１５ｂにのみ塗布させることができ、周囲に回り込むことを抑制することができる。

また、導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の第２の端面１５ｂに露出している第２の内部電極１３ｂの幅方向Ｗにおける寸法Ｗ２以上であるため、第２の端面１５ｂに露出している全ての第２の内部電極１３ｂの全体を覆うように、導電性ペースト３０を塗布することができる。これにより、第２の内部電極１３ｂと、形成される第２の外部電極１４ｂとの間の電気的な接続を確実なものとすることができる。

工程Ｓ３に続く工程Ｓ４では、電子部品素体１１に塗布された導電性ペースト３０を焼成する。これにより、電子部品素体１１の第１の端面１５ａに第１の下地電極層１４１ａが形成され、第２の端面１５ｂに第２の下地電極層１４１ｂが形成される。

この後、第１の中間電極層１４２ａおよび第２の中間電極層１４２ｂを形成するとともに、第１のめっき層１４３ａおよび第２のめっき層１４３ｂを形成する。

以上の工程を得て、積層セラミックコンデンサ１０が得られる。

＜第２の実施形態＞
第１の実施形態における電子部品の製造方法において、導電性ペースト３０を基材２０の表面に配置する工程では、一方向に伸びる導電性ペースト３０をストライプ状に配置した。

これに対して、第２の実施形態における電子部品の製造方法では、導電性ペースト３０を基材２０の表面に配置する工程において、１つの電子部品素体１１の外部電極形成面に塗布するための導電性ペースト３０をアイランド状に複数配置する。

図８は、第２の実施形態における電子部品の製造方法において、基材２０の表面に複数の導電性ペースト３０を配置した状態を示す平面図である。図８に示すように、基材２０の表面には、１つの電子部品素体１１の外部電極形成面に塗布するための導電性ペースト３０がアイランド状に複数配置される。ここで、アイランド状とは、周囲に配置される導電性ペースト３０とは接触せず、アイランド（島）のように独立した状態をいう。図８に示す例では、矢印Ｙ１の方向、および、Ｙ１の方向と直交する矢印Ｙ２の方向のそれぞれの方向に、複数の導電性ペースト３０が所定の間隔で配置されている。

本実施形態において、基材２０の表面に配置される導電性ペースト３０は、平面視で矩形の形状を有する。ただし、平面視における導電性ペースト３０の形状が矩形に限定されることはない。

本実施形態でも、導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の外部電極形成面の第１の方向における寸法以下である。すなわち、導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の第１の端面１５ａおよび第２の端面１５ｂの幅方向Ｗにおける寸法Ｗ１以下である。なお、矩形形状で、アイランド状に配置されている場合の導電性ペースト３０の幅寸法Ｈ１は、矩形を構成する側辺のうちの１辺における寸法を意味する。図８に示す例では、矢印Ｙ２の方向と平行な側辺の寸法を幅寸法Ｈ１と定めている。

また、導電性ペースト３０の側辺のうち、矢印Ｙ１の方向と平行な側辺の寸法Ｋ１は、電子部品素体１１の第１の端面１５ａおよび第２の端面１５ｂの積層方向Ｔにおける寸法以下である。

すなわち、基材２０の表面に配置される導電性ペースト３０の大きさは、電子部品素体１１の第１の端面１５ａおよび第２の端面１５ｂの大きさに対して、同一であるか、または、小さい。

第１の実施形態と同様に、本実施形態でも、導電性ペースト３０の幅寸法Ｈ１は、外部電極形成面に露出している内部電極の幅寸法以上である。すなわち、導電性ペースト３０の幅寸法Ｈ１は、電子部品素体１１の第１の端面１５ａに露出している第１の内部電極１３ａの幅方向Ｗにおける寸法Ｗ２、および、第２の端面１５ｂに露出している第２の内部電極１３ｂの幅方向Ｗにおける寸法Ｗ２以上である。

また、導電性ペースト３０の側辺のうち、矢印Ｙ１の方向と平行な側辺の寸法Ｋ１は、第１の端面１５ａに露出している全ての第１の内部電極１３ａの積層方向Ｔにおける一端側から他端側までの寸法Ｔ１（図９参照）、および、第２の端面１５ｂに露出している全ての第２の内部電極１３ｂの積層方向Ｔにおける一端側から他端側までの寸法Ｔ１以上であることが好ましい。

導電性ペースト３０の寸法を上述した寸法とすることにより、第１の端面１５ａに塗布したときに、露出している全ての第１の内部電極１３ａを覆うことができ、第１の内部電極１３ａと、形成される第１の外部電極１４ａとの間の電気的な接続を確実なものとすることができる。同様に、導電性ペースト３０を第２の端面１５ｂに塗布したときに、露出している全ての第２の内部電極１３ｂと、形成される第２の外部電極１４ｂとの間の電気的な接続を確実なものとすることができる。

電子部品素体１１を基材２０と加圧密着させる際には、例えば、保持部材５０によって、複数の導電性ペースト３０と同じ位置に配置された複数の電子部品素体１１を保持し、複数の電子部品素体１１と、基材２０上の複数の導電性ペースト３０との位置合わせをした状態で、基材２０と電子部品素体１１とを加圧密着させる。これにより、電子部品素体１１の第１の端面１５ａに導電性ペースト３０が塗布される。第２の端面１５ｂに導電性ペースト３０を塗布する場合も同様である。

第１の実施形態における電子部品の製造方法では、基材２０の表面に導電性ペースト３０をストライプ状に配置するので、基材２０と電子部品素体１１とを加圧密着させたときに、導電性ペースト３０の延伸方向において、電子部品素体１１の主面１６ａ，１６ｂに導電性ペースト３０が回り込む可能性がある。

これに対して、第２の実施形態における電子部品の製造方法では、基材２０の表面に、１つの電子部品素体１１の外部電極形成面に塗布するための導電性ペースト３０をアイランド状に複数配置するので、導電性ペースト３０を外部電極形成面である端面１５ａ，１５ｂにのみ塗布することができ、電子部品素体１１の側面１７ａ，１７ｂおよび主面１６ａ，１６ｂに導電性ペースト３０が回り込むことを抑制することができる。

なお、第１の実施形態と同様に、基材２０の表面に離型フィルム４０を配置し、離型フィルム４０の上に導電性ペースト３０を配置するようにしてもよい。離型フィルム４０としては、例えば、ＰＥＴフィルムを用いることができる。

本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。

上述した実施形態では、導電性ペースト３０の幅寸法Ｈ１は、外部電極形成面に露出している内部電極１３ａ，１３ｂの幅方向Ｗにおける寸法Ｗ２以上であるものとして説明した。しかし、導電性ペースト３０の幅寸法Ｈ１を、外部電極形成面に露出している内部電極１３ａ，１３ｂの幅方向Ｗにおける寸法Ｗ２の１／２以上であり、かつ、内部電極１３ａ，１３ｂの幅方向Ｗにおける寸法Ｗ２未満としてもよい。

１０ 積層セラミックコンデンサ
１１ 電子部品素体
１２ 誘電体層
１３ａ 第１の内部電極
１３ｂ 第２の内部電極
１４ａ 第１の外部電極
１４ｂ 第２の外部電極
１５ａ 電子部品素体の第１の端面
１５ｂ 電子部品素体の第２の端面
２０ 基材
３０ 導電性ペースト
４０ 離型フィルム
５０ 保持部材
１４１ａ 第１の下地電極層
１４１ｂ 第２の下地電極層
１４２ａ 第１の中間電極層
１４２ｂ 第２の中間電極層
１４３ａ 第１のめっき層
１４３ｂ 第２のめっき層

Claims (8)

1. 直方体状の形状を有する電子部品素体の外部電極形成面に導電性ペーストを塗布する電子部品の製造方法であって、
   前記外部電極形成面の第１の方向における寸法以下の幅寸法を有する前記導電性ペーストを基材の表面に配置する工程と、
   前記電子部品素体の前記外部電極形成面に前記導電性ペーストが付着するように、前記基材と前記電子部品素体とを加圧密着させる工程と、
   を備えることを特徴とする電子部品の製造方法。
2. 前記導電性ペーストを前記基材の表面に配置する工程では、一方向に伸びる前記導電性ペーストをストライプ状に複数配置することを特徴とする請求項１に記載の電子部品の製造方法。
3. 前記電子部品素体の前記外部電極形成面には、内部電極が露出しており、
   前記導電性ペーストの幅寸法は、前記外部電極形成面に露出している前記内部電極の幅寸法以上であることを特徴とする請求項２に記載の電子部品の製造方法。
4. 前記電子部品素体の前記外部電極形成面には、内部電極が露出しており、
   前記導電性ペーストの幅寸法は、前記外部電極形成面に露出している前記内部電極の幅寸法の１／２以上であり、かつ、前記内部電極の幅寸法未満であることを特徴とする請求項２に記載の電子部品の製造方法。
5. 前記導電性ペーストを前記基材の表面に配置する工程では、１つの前記電子部品素体の前記外部電極形成面に塗布するための前記導電性ペーストをアイランド状に複数配置することを特徴とする請求項１に記載の電子部品の製造方法。
6. 前記導電性ペーストを前記基材の表面に配置する工程では、前記基材の表面に離型フィルムを配置し、前記離型フィルムの上に前記導電性ペーストを配置することを特徴とする請求項１～５のいずれか一項に記載の電子部品の製造方法。
7. 前記離型フィルムは、ＰＥＴフィルムであることを特徴とする請求項６に記載の電子部品の製造方法。
8. 前記電子部品は、内部電極と誘電体層とが交互に積層された構造を有する前記電子部品素体の表面に外部電極が形成された積層セラミックコンデンサであることを特徴とする請求項１～７のいずれか一項に記載の電子部品の製造方法。

Images