JPH0864467A

JPH0864467A - 複合セラミックコンデンサ

Info

Publication number: JPH0864467A
Application number: JP6200741A
Authority: JP
Inventors: Tomoo Ginda; 倫雄銀田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1994-08-25
Filing date: 1994-08-25
Publication date: 1996-03-08

Abstract

(57)【要約】【構成】端部に端子電極20を有する積層セラミックコ
ンデンサ19を複数個、各端子電極20を揃えて重畳した直
方形状のコンデンサ本体と、そのコンデンサ本体の端面
に付与された導電材22によって取着され、各積層セラミ
ックコンデンサ19の端子電極20が接続される端子電極板
21とから成る複合セラミックコンデンサ18において、前
記導電材22が、コンデンサ本体の端面全体の20〜60％の
面積で、かつ 150〜250 μｍの厚みで付与されている。【効果】端子電極板の取着による熱応力を低減できる
とともに、基板実装時の半田くわれや電極くわれがな
く、しかも実装時および使用時の熱応力によるコンデン
サ本体または回路基板あるいは両者の接続部の破損が発
生しない、低コストで信頼性の高い複合セラミックコン
デンサとなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数個の積層セラミッ
クコンデンサを積み重ねて重畳し、端子電極板で接続す
ることにより複合化した、複合セラミックコンデンサに
関するものである。

【０００２】

【従来の技術】積層セラミックコンデンサは、小型で小
容量から大容量まで広範囲にわたって安定した静電容量
特性が得られることから、数多くの電子回路や電子機器
等に表面実装用の小型回路素子として広く使用されてお
り、その需要は近年益々高まっている。この積層セラミ
ックコンデンサは、焼成後に誘電体層となるセラミック
グリーンシートに、同じく焼成後に内部電極となる導電
性ペーストを内部電極パターンとして印刷し、これを複
数積層して圧着したものを所定の大きさのチップ形状に
切断した後に焼成し、表面実装用の外部電極（端子電
極）を付与する工程によって、製造されている。

【０００３】このようにして製造される積層セラミック
チップコンデンサにおいて小型で大容量のコンデンサを
得るためには、セラミック誘電体を高誘電率化するとと
もに、誘電体層と内部電極との積層数を多くするか誘電
体層を薄膜化しなければならない。しかし、積層数の増
加または薄膜化が進むにつれて、内部電極間の位置ずれ
が大きくなって所望の特性が得られなくなったり、焼成
によってデラミネーションと言われる層間の剥離が生じ
たりする。従って、多層化ならびに薄膜化によって大容
量化することには、製造上多くの問題点があり限界があ
った。

【０００４】そのため、電子機器の電源回路に使用する
平滑コンデンサ等の大容量のものには、一般には電解コ
ンデンサが用いられていた。ところが、トランシーバー
や携帯電話・コードレス電話等の電子機器のプリント回
路基板に電解コンデンサを実装した場合、これらの機器
は温度変化の大きい環境下で使用されるため、特に０℃
以下の低温環境で電解コンデンサの封止部が収縮し、シ
ール不良が生じて電解液が漏れたり、温度変化に伴う回
路基板の伸縮に対してコンデンサの機械的強度が不足す
る等、温度変化に対する信頼性に劣るという問題点があ
った。また、電解コンデンサは極性を有し、セラミック
コンデンサに比べて高周波特性も劣るため、ＥＭＩノイ
ズ対策が不十分になるという問題点もあった。

【０００５】これに対し、積層セラミックチップコンデ
ンサは機械的強度や温度特性に優れ、液漏れ等のトラブ
ルもなく、無極性で高周波特性にも優れていることか
ら、これらの特性を活かしつつ大容量化したコンデンサ
として、複数の積層セラミックチップコンデンサを積み
重ね、各端子電極を端子電極板で一体的に接合して複合
化した、複合セラミックコンデンサが提案されている。

【０００６】図６は、そのような複合セラミックコンデ
ンサの例を示す断面図である。同図の複合セラミックコ
ンデンサ１によれば、複数個のセラミックチップコンデ
ンサ２がそれぞれ端子電極３を揃えて積み重ねられ、接
着剤４で接合されている。端子電極３には端子電極板５
が半田６で接合固定されており、各端子電極３同士を導
通している。このような構成の複合セラミックコンデン
サ１は、回路基板上に設けられた表面実装対応用の接続
電極（接続ランド）に、半田付け等の方法により端子電
極板５が接続されて、実装され使用される。これによ
り、電解コンデンサに比べて機械的強度や温度特性に優
れ、液漏れ等のトラブルもなく、無極性で高周波特性に
も優れた大容量の複合セラミックコンデンサとなる。

【０００７】しかし、上記のような複合セラミックコン
デンサ１には、基板実装時の半田付けにより半田６に半
田くわれ、あるいは端子電極３に電極くわれと言われる
現象が生じたり、熱応力が残留したり、熱歪みによる熱
的損傷が発生するという問題点があった。また、実装後
の環境温度変化により、実装基板との間で熱膨張あるい
は熱収縮の違いによる応力が発生し、基板またはコンデ
ンサ本体あるいは両者の接続部が破損することがあると
いう問題点もあった。

【０００８】これらの対策として、特開平3-245515号に
は、図７に分解斜視図で示したような複合セラミックコ
ンデンサ７として、積み重ねて接合したコンデンサチッ
プ８の端子電極９に対して、最下層部から最上層部に亘
る端子電極部10ａと、それと一体的に形成されて積み重
ねたコンデンサチップの底面に沿って内側に折り込まれ
る折り込み保持部10ｂとからなる端子電極板10を備えた
ものが提案されている。このコンデンサ７によれば、端
子電極部10ａによりコンデンサチップ８の端子電極９同
士の接触を完全に行なうことができ、回路基板への実装
時に生じる端子電極９の半田くわれを防止するととも
に、折り込み保持部10ｂを有していて座りが良いため安
定して回路基板上に固定することができる、というもの
である。

【０００９】また、特開平4-188810号には、図８（ａ）
および（ｂ）にそれぞれ分解斜視図で示したような複合
セラミックコンデンサが開示されている。図８（ａ）は
同公報に比較例として示されたもので、この複合セラミ
ックコンデンサ11では、積み重ねて接合したコンデンサ
チップ12の端子電極13に対して、金属製の面材（端子電
極板）14が半田15により接着されている。この半田15
は、図６に示したように端子電極13の端面と端子電極板
14との間に広がって両者を接着するが、その際に端子電
極13に熱的損傷を与えたり、コンデンサチップ12に熱応
力を発生させたりしていた。

【００１０】これに対して特開平4-188810号は図８
（ｂ）に示した形状の端子電極板を用いたものを提案し
ている。すなわち、図８（ｂ）の複合セラミックコンデ
ンサ16によれば、積み重ねて接合したコンデンサチップ
12の端子電極13に対して、熱歪吸収用の孔17ａまたは切
欠きが設けられている端子電極板17を備えたものが提案
されている。また、孔または切欠きの例として、金網・
円形の孔・スリット状の孔・切欠き等も開示されてい
る。端子電極板17にこれらのような熱歪吸収用の孔また
は切欠きを設けることにより、コンデンサ11に比較して
端子電極13との接触面積を少なくできるので、回路基板
への実装時の熱応力による端子電極13の損傷あるいは電
極くわれ、熱応力の発生を防止することができ、熱的な
環境変化に対する歪により発生する応力も小さくなる、
というものである。

【００１１】

【発明が解決しようとする課題】しかしながら、上記各
提案の構成によっても、以下のような問題点があった。
特開平3-245515号に提案された構成では、端子電極板10
の接着時に生じる端子電極９の熱的損傷や熱応力は低減
できない、という問題点は残されていた。すなわち、ス
タックコンデンサチップと端子電極板とのハンダ融着方
法として、半田槽にディップすること、あるいは遠赤外
炉でのリフロー、光熱式リフローでの方法が開示されて
いるが、いずれの場合も、スタックコンデンサチップの
端子電極部と端子電極板との全面が半田付けされるた
め、ハンダ融着による応力のストレスを機械的に吸収す
ることができないという問題点があった。

【００１２】さらに、半田槽にディップする場合には、
端子電極の半田くわれが発生するという問題点があり、
コンデンサチップの磁器に大きな熱ストレスを加えるこ
とになるという問題点もあった。また、浸漬後のコンデ
ンサ本体にフラックスや半田ボールなどのクズが付着す
るため、半田ディップ後の洗浄工程が必要になるととも
に、残渣による経時変化が発生する恐れがあるという問
題点もあった。

【００１３】また、使用時に生じる熱応力によって回路
基板またはコンデンサ本体あるいは両者の接続部が破損
することがあるという問題点も残されていた。

【００１４】他方、特開平4-188810号に提案された構成
によっても、端子電極13と端子電極板17とは、両者の接
触する面積全体に亘って半田15が広がって接着されるた
め、両者間の熱応力を十分に低減できないという問題点
が残されていた。

【００１５】さらに、端子電極板17に孔または切欠きを
設けるに当たっては、端子電極板17のサイズが大きくて
も 5.0×4.75ｍｍ位であるため、抜き型加工などによる
板金加工が難しく、細部の高い加工精度を要求すると製
造コストが大幅に高くなるという問題点もあった。ま
た、端子電極板17に金網を張設することも板金加工上は
非常に困難であり、その他の方法によっても大変高価な
ものになってしまうという問題点もあった。

【００１６】本発明は、上記の問題点を解決すべく完成
されたもので、その目的は、端子電極を揃えて重畳した
積層セラミックチップコンデンサを端子電極板により一
体的に保持しつつ端子電極同士を安定して導通させ、基
板実装時の半田くわれや電極くわれがなく、しかも実装
時および使用時の熱応力によるコンデンサ本体または回
路基板あるいは両者の接続部の破損が発生しない、信頼
性の高い複合セラミックコンデンサを提供することにあ
る。

【００１７】また本発明の目的は、端子電極を揃えて重
畳した積層セラミックチップコンデンサの端子電極と端
子電極板との接着状態を管理するという簡便な方法で、
両者間の熱応力を低減して信頼性を高めた複合セラミッ
クコンデンサを提供することにある。

【００１８】

【課題を解決するための手段】本発明の複合セラミック
コンデンサは、端部に端子電極を有する積層セラミック
コンデンサを複数個、各端子電極を揃えて重畳した直方
形状のコンデンサ本体と、そのコンデンサ本体の端面に
付与された導電材によって取着され、各積層セラミック
コンデンサの端子電極が接続される端子電極板とから成
る複合セラミックコンデンサにおいて、前記導電材が、
コンデンサ本体の端面全体の２０〜６０％の面積で、か
つ１５０〜２５０μｍの厚みで付与されていることを特
徴とするものである。

【００１９】

【作用】本発明の複合セラミックコンデンサは、複数個
の積層セラミックチップコンデンサを重畳したコンデン
サ本体の各端子電極を接続して導通させる端子電極板
を、コンデンサ本体の端子電極の端面に、その全面では
なく部分的に付与された導電材（半田や導電性接着剤な
ど）によって取着する。熱膨張係数の異なる部材を接合
した場合、熱膨張や収縮によって両者間に発生する熱応
力はその接合面積に比例するため、上記のように端子電
極と端子電極板とを部分的に接合することにより、その
接合面積を少なくでき、熱応力を低減できるので、コン
デンサ本体や端子電極、端子電極板の残留応力によるス
トレスを防ぐことができる。

【００２０】また、コンデンサ本体と端子電極板との間
に生ずる熱応力を低減できることから、回路基板への実
装時の応力も小さくすることができ、半田くわれや電極
くわれ、あるいは使用時の環境温度変化による実装回路
基板の損傷をなくすこともできる。

【００２１】このように本発明の構成によれば、電解コ
ンデンサに比べて機械的強度や温度特性に優れ、液漏れ
等のトラブルもなく、無極性で高周波特性にも優れた大
容量の複合セラミックコンデンサとなり、端子電極と端
子電極板間の熱応力を低減できるため、基板実装時の端
子電極の半田くわれや電極くわれがなく、実装時および
使用時の熱応力によるコンデンサ本体または回路基板あ
るいは両者の接続部の破損が発生しない、信頼性の高い
複合セラミックコンデンサとなる。

【００２２】本発明の構成によれば、端子電極板に切欠
き・孔開けまたは金網張設などの特殊な加工を施す必要
がないため、端子電極板の作製に当たって板金加工の単
純化が実現できるので、加工コストも低くて済む。しか
も、端子電極板の取着は、導電材をコンデンサ本体の端
子電極の端面に部分的に付与するという簡便な方法によ
ればよいため、端子電極板に複雑な加工を施す場合のよ
うに製造コストを増加させることなく、高品質で高信頼
性の複合セラミックコンデンサを提供することができ
る。

【００２３】

【実施例】以下、本発明の複合セラミックコンデンサに
ついて、具体例に基づいて詳述する。図１は、本発明の
複合セラミックコンデンサの構成の一実施例を示す分解
斜視図である。図１の複合セラミックコンデンサ18にお
いては、積層セラミックチップコンデンサ19がその端子
電極20を揃えて複数個重畳されてコンデンサ本体を形成
しており、端子電極板21が、コンデンサ本体の端子電極
20の端面に部分的に付与された半田や導電性接着剤など
の導電材22によって端子電極20に取着され、端子電極20
同士を機械的に保持するとともに電気的に接続してい
る。なお、図中の矢印は、端子電極板21の取付方向を示
している。そして、この例に示した端子電極板21は、複
数個の積層セラミックチップコンデンサ19の端子電極20
の端面を覆う本体部21ａと、その本体部21ａの少なくと
もコンデンサ本体が実装回路基板に面する一面側に設け
られた、少なくとも１つの実装端子部21ｂとを有してい
る。そして、実装端子部21ｂはコンデンサ本体の一面と
の間に隙間23をあけて折り曲げられている。本例では、
この実装端子部21ｂを１つ設けた例を示しているが、後
述するように複数設けたものであってもよい。また、従
来公知の形状の端子電極板を用いても何ら差し支えな
い。

【００２４】本発明の複合セラミックコンデンサにおい
て、コンデンサ本体の端面に導電材22を部分的に付与し
た形状の例を、図２（ａ）〜（ｊ）に正面図で示す。

【００２５】図２（ａ）〜（ｅ）は、積層セラミックチ
ップコンデンサ19を２個重畳した場合に対する端子電極
20への導電材22の付与形状の例を示している。同図
（ａ）は各々の端子電極20に細長い形状の導電材22を付
与した例であり、（ｂ）は各々の端子電極20にほぼ円い
形状の導電材22を付与した例である。また、（ｃ）は端
子電極20を連結するように２つの細長い形状の導電材22
を付与した例であり、（ｄ）は端子電極20を連結するよ
うにほぼ中央に細長い形状の導電材22を付与した例であ
る。さらに、（ｅ）は小さなほぼ円い形状の導電材22
を、各々の端子電極20および端子電極20を連結する部分
に、コンデンサ本体の四隅と中央部に付与した例であ
る。

【００２６】この他にも、（ｅ）の中央部の導電材22を
付与せず各々の端子電極20に小さなほぼ円い形状の導電
材22を複数個ずつ付与したもの、細長い形状の導電材22
を斜めに付与したもの、コンデンサ本体の端面全体にわ
たる輪状の導電材22を付与したもの、あるいはこれらの
組合せなど、種々の形状を採用することができる。

【００２７】図２（ｆ）〜（ｊ）は、積層セラミックチ
ップコンデンサ19を３個重畳した場合に対する端子電極
20への導電材22の付与形状の例を示している。同図
（ｆ）は各々の端子電極20に細長い形状の導電材22を付
与した例であり、（ｇ）は各々の端子電極20にほぼ円い
形状の導電材22を付与した例である。また、（ｈ）は端
子電極20を連結するように２つの細長い形状の導電材22
を付与した例であり、（ｉ）は端子電極20を連結するよ
うにほぼ中央に細長い形状の導電材22を付与した例であ
る。さらに、（ｊ）は小さなほぼ円い形状の導電材22
を、各々の端子電極20に２つずつ付与した例である。

【００２８】これらの他にも、各々の端子電極20に小さ
なほぼ円い形状の導電材22を複数個ずつ付与したもの
や、さらに端子電極20を連結する部分に導電材22を付与
したもの、細長い形状の導電材22を斜めに付与したも
の、コンデンサ本体の端面全体にわたる輪状の導電材22
を付与したもの、あるいはこれらの組合せなど、種々の
形状を採用することができる。

【００２９】このように、コンデンサ本体の端面に部分
的に付与する導電材22の形状は、重畳する積層セラミッ
クチップコンデンサ19のサイズ、形状、重畳数に応じ
て、本発明の主旨を逸脱しない範囲で適宜設定する。

【００３０】また、図２（ａ）〜（ｊ）に示した付与形
状は、以下のように使い分けるとよい。図２（ｂ）
（ｄ）（ｇ）（ｉ）に示した塗布形状は、小型のチップ
サイズの場合に好適であり、適合サイズとして、3225型
（ 3.2×2.5 ｍｍ）や4532型（ 4.5×3.2 ｍｍ）以下の
積層セラミックコンデンサに対応させるとよい。他方、
図２（ａ）（ｃ）（ｅ）（ｆ）（ｈ）（ｊ）に示した塗
布形状は、大型のチップサイズの場合に好適であり、適
合サイズとして、5770型以上の積層セラミックコンデン
サに使用するとよい。

【００３１】コンデンサ本体の端面に部分的に付与する
導電材22の付与面積は、積層セラミックチップコンデン
サのサイズや導電材22の種類の違いに応じて設定すれば
よいが、その上限は、端面全体の面積に対して60％以
下、好適には50％以下に設定することが望ましい。導電
材22の付与面積が端面全体の60％を越えると、熱応力が
残留しやすくなり、信頼性が低下する傾向がある。ま
た、付与面積の下限は、導電材22による端子電極板21の
取着強度の違いによっても異なるが、所望の取着強度が
得られるように端面全体の面積に対して20％以上、好適
には30％以上に設定するとよい。付与面積が20％より小
さくなると、端子電極板21の取着強度が不足したり、端
子電極20と端子電極板21との電気的な接続が不十分とな
って導通が悪化する傾向がある。なお、導電材22を複数
の箇所に分散させて付与する場合は、それらの合計面積
が上記の範囲内となるように設定する。また、付与面積
は、残留応力を低減させるために、上記範囲内でなるべ
く小さく設定することが望ましい。

【００３２】また、本発明においては導電材22の塗布厚
みも重要であり、その厚みは 150〜250 μｍの範囲が望
ましい。導電材22の厚みが 150μｍより薄いと、端子電
極板21の取着強度が不足したり、耐候性・耐環境性に劣
る傾向がある。また 250μｍより厚いと、端子電極20の
端面全体に導電材22が拡がりやすくなり、熱応力の吸収
機能が低下する傾向がある。

【００３３】本発明の複合セラミックコンデンサのコン
デンサ本体となる複数個の積層セラミックチップコンデ
ンサは、図１および図２に示したように縦に積み重ねて
重畳するだけでなく、横に並べて重畳してもよい。図３
は、そのような例を示す図１と同様の分解斜視図であ
る。

【００３４】図３において図１と同様の箇所には、同じ
符号を付してある。図３の複合セラミックコンデンサ24
においては、複数個の積層セラミックチップコンデンサ
19が、端子電極20を揃えて横に並べて重畳されており、
それら端子電極20同士を、コンデンサ本体の端面に部分
的に付与された導電材22によって取着された端子電極板
21により、機械的に保持するとともに電気的に接続す
る。この例に示した端子電極板21も、図１と同様に、複
数個の積層セラミックチップコンデンサ19の端子電極20
の端面を覆う本体部21ａを有し、その本体部21ａの少な
くともコンデンサ本体が実装回路基板に面する一面側に
は、実装端子部21ｂが設けられている。そして、実装端
子部21ｂはコンデンサ本体の一面との間に隙間23をあけ
て折り曲げられている。

【００３５】次に、図１の複合セラミックコンデンサ18
を一体化した状態およびその実装状態を、図４（ａ）の
縦断面図および同図（ｂ）の平面図により説明する。

【００３６】図４（ａ）によれば、複合セラミックコン
デンサ18は、複数個のセラミックチップコンデンサ19が
それぞれ端子電極20を揃えて積み重ねられ、接着剤25で
接合されている。端子電極20には端子電極板21の本体部
21ａが、端子電極20の端面に部分的に付与された導電材
としてのクリーム半田22で取着されており、各端子電極
20同士を機械的に保持するとともに電気的に導通してい
る。ここで、端子電極板21の実装端子部21ｂは、コンデ
ンサ本体の一面とは隙間23をあけて、コンデンサ本体側
に折り曲げられている。そして、回路基板26の接続ラン
ド27に、実装端子部21ｂを半田28により半田付けして実
装されている。

【００３７】上記のような構成の端子電極板21を用いた
場合、表面実装型電解コンデンサ用の幅の狭い接続ラン
ド27にも、実装端子部21ｂにより互換性を持って実装で
きるとともに、実装時の応力を小さくすることができ、
半田くわれや電極くわれをなくすこともできる。

【００３８】また、上記のように実装端子部21ｂとコン
デンサ本体の一面との間に隙間23をあけていることによ
り、使用時の温度変化による熱応力をこの部分で吸収し
て緩和することができ、コンデンサ本体または回路基板
26あるいは両者の接続部の破損の発生を防止できる。さ
らに、図４（ａ）に示したように、コンデンサ本体を回
路基板26表面から浮かせることができるため、コンデン
サ本体の下にも回路基板の配線パターンを通すことがで
き、回路の実装密度を高めることもできる。

【００３９】上述のような本発明の複合セラミックコン
デンサの端子電極板21には、上記の実装端子部21ｂを、
本体部21ａの１つの辺、すなわちコンデンサ本体の一面
側に複数設けてもよいし、複数の辺、すなわちコンデン
サ本体の複数の面側に１つもしくは複数設けてもよい。
また、上記の実装端子部21ｂに加えて、少なくともそれ
が形成された側の本体部21ａに、実装端子部21ｂと実質
上同じ高さの張出部もしくは複数の実装端子部を設けて
もよい。さらに、上記の実装端子部21ｂが形成されてい
ない側の本体部21ａに、コンデンサ本体の他面に接触す
るように折り込まれた保持部を設けてもよい。そのよう
な端子電極板21の例を図５に示す。

【００４０】図５（ａ）〜（ｕ）は、端子電極板21の例
を示す斜視図であり、それぞれ四角形の本体部21ａに、
実装端子部21ｂおよび張出部21ｃ、保持部21ｄを設けた
種々の例を示している。

【００４１】このような張出部21ｃを設けることによ
り、実装時のコンデンサ本体を実装端子部21ｂと張出部
21ｃとによって回路基板上で支持できるため、コンデン
サの実装姿勢が安定する。従って、複合セラミックコン
デンサの実装時の倒れを防止できるとともに、使用時の
振動や衝撃による実装部への機械的応力の集中を低減で
き、実装部の破損を防止することができる。

【００４２】また、このような保持部21ｄを設けること
により、重畳された複数個の積層セラミックチップコン
デンサ19を確実に保持することができるとともに、この
保持部でもって回路基板の積層セラミックチップコンデ
ンサ用接続ランドに実装することにより、同じ実装面積
のセラミックコンデンサとの互換性を有する大容量のセ
ラミックコンデンサを提供することもできる。

【００４３】図５（ａ）〜（ｄ）は実装端子部21ｂと保
持部21ｄとを設けた例であり、（ａ）は実装端子部21ｂ
と対向する辺に保持部21ｄを設けた例、（ｂ）は実装端
子部21ｂの隣の辺に保持部21ｄを設けた例、（ｃ）は実
装端子部21ｂと隣り合う対向した２辺に保持部21ｄを設
けた例、（ｄ）は実装端子部21ｂを設けた以外の３辺に
保持部21ｄを設けた例である。

【００４４】図５（ｅ）は対向する２辺に実装端子部21
ｂを設けた例であり、（ｆ）はその（ｅ）と（ｂ）とを
組み合わせた例、（ｇ）は（ｅ）と（ｃ）とを組み合わ
せた例である。

【００４５】また、図５（ｈ）は実装端子部21ｂを設け
た辺の両端に張出部21ｃを設けた例であり、（ｉ）はそ
の（ｈ）と（ａ）とを組み合わせた例、（ｊ）は（ｈ）
と（ｄ）とを組み合わせた例、（ｋ）は（ｊ）の張出部
21ｃを両側の保持部21ｄの端部に設けた例である。

【００４６】さらに、図５（ｌ）は（ｅ）と（ｈ）とを
組み合わせた例であり、（ｍ）は（ｌ）の上辺の両端に
さらに張出部21ｃを設けた例、（ｎ）は（ｍ）の両側の
辺に保持部21ｄを設けた例、（ｏ）は（ｎ）の張出部21
ｃを両側の保持部21ｄの両端に設けた例である。

【００４７】また、図５（ｐ）は中央の実装端子部21ｂ
の両側にさらに別の実装端子部21ｂを設けた例であり、
（ｑ）はその上辺に保持部21ｄを設けた例、（ｒ）は
（ｑ）のさらに両側に保持部21ｄを設けた例、（ｓ）は
（ｒ）の両側の実装端子部21ｂをそれぞれ保持部21ｄの
端部に設けた例である。

【００４８】そして、図５（ｔ）は１つの辺に実装端子
部21ｂと張出部21ｃとを設けた例であり、（ｕ）は１つ
の辺に実装端子部21ｂを２つ設けた例である。

【００４９】これらの他にも、上記のいくつかを組み合
わせたものや、実装端子部21ｂまたは張出部21ｃをさら
に多数設けたもの等、種々の応用展開が考えられる。ま
た、図５では四角形の本体部21ａを用いた例を示した
が、本体部21ａの形状としては、重畳された複数個の積
層セラミックチップコンデンサの端子電極の端面を覆う
形状であれば、円形や楕円形・半円形・三角形や六角形
等の多角形・その他不定形であってもよい。本体部21ａ
の形状が円形や楕円形・半円形・その他不定形のとき
は、実装端子部21ｂを形成された辺や形成されていない
辺の境界が明瞭ではなくなるが、その場合は、実質的に
回路基板側に位置して実装端子部21ｂが形成された側
や、複数個の積層セラミックチップコンデンサの実装端
子部21ｂが形成されていない面に対応する側を、それぞ
れ同様の辺と見なせばよい。

【００５０】また、張出部21ｃを設ける実装端子部21ｂ
が形成された側には、図５（ｋ）、（ｏ）のように、保
持部21ｄを設けることによってその辺が実質的に延長さ
れている場合には、その部分も含まれる。これは、図５
（ｓ）のように複数の実装端子部21ｂのいくつかを保持
部21ｄに形成する場合も同様である。

【００５１】以上により明らかなように、本発明の複合
セラミックコンデンサに上記形状の端子電極板21を用い
れば、そのいずれの構成によっても、表面実装型電解コ
ンデンサ用の幅の狭い接続ランドにも、実装端子部21ｂ
により互換性を持って実装できる。また、実装端子部21
ｂにより実装部の面積を小さくできるので、実装時の応
力を小さくすることができ、半田くわれや電極くわれを
なくすこともできる。そして、実装端子部21ｂとコンデ
ンサ本体の一面との間に隙間23をあけていることによ
り、使用時の温度変化による熱応力をこの部分で吸収し
緩和することができるため、コンデンサ本体または回路
基板あるいは両者の接続部の破損が発生しなくなる。さ
らに、コンデンサ本体の下あるいは実装端子部21ｂと張
出部21ｃもしくは別の実装端子部21ｂとの間にも回路基
板の配線パターンを通すことができ、回路の実装密度を
高めることが可能になる。

【００５２】また、端子電極板21の一辺、すなわちコン
デンサ本体の一面側に複数の実装端子部21ｂを設けた場
合、例えば図５（ｐ）〜（ｓ）に示したように３つの実
装端子部21ｂを設けた場合には、これら複数の実装端子
部21ｂを異なる接続ランドに接続することにより、同一
回路への接続をより確実にしたり、１つの複合セラミッ
クコンデンサを複数の回路に並列に接続したりできるの
で、回路の信頼性を高めたり、実装密度を高めたりする
ことができ、回路設計の自由度を増すことができる。

【００５３】本発明の複合セラミックコンデンサの作製
に当たっては、実装する回路基板に応じて、上述のよう
な種々の形状を所望により組み合わせた端子電極板21
を、図２に例示した形状、あるいはその他の形状でコン
デンサ本体の端面に部分的に付与された導電材22によっ
て取着すればよい。それにより、コンデンサ本体と端子
電極板21との熱応力を低減でき、機械的強度や温度特性
にも優れて液漏れ等のトラブルもなく、無極性で高周波
特性にも優れた、信頼性の高い大容量の複合セラミック
コンデンサを提供することができる。

【００５４】また、上記のように導電材22を部分的に付
与するに当たっては、コンデンサ本体の端面に導電材22
を直接に付与してもよく、また、端面あるいは端子電極
板21の接合される領域に、導電材22を付与する形状と逆
のパターンであらかじめ導電材22の濡れ性が悪い層領域
を形成しておき、次いで導電材22を供給することにより
導電材22を所望の形状で付与してもよい。

【００５５】導電材22の濡れ性が悪い層領域を形成する
には、例えば、コンデンサ本体あるいは端子電極板21の
表面にスクリーン印刷等の方法によって、半田を付与し
たいパターンと逆のパターンでエポキシやポリイミド等
の半田濡れ性の悪い層を形成する。次いで、この面に半
田ペーストを塗布することにより、上記の半田濡れ性の
悪い層が形成されていない領域に半田ペーストが付着す
る。従って、このようにして部分的に付与された半田で
コンデンサ本体の端面に端子電極板を取着し、接続させ
ることができる。

【００５６】本発明の複合セラミックコンデンサの積層
セラミックチップコンデンサ19に用いられるセラミック
誘電体には、例えば、ＢａＴｉＯ₃、ＬａＴｉＯ₃、Ｃ
ａＴｉＯ₃、ＮｄＴｉＯ₃、ＭｇＴｉＯ₃、ＳｒＴｉＯ
₃、ＣａＺｒＯ₃、ＳｒＳｎＯ₃や、ＢａＴｉＯ₃にＮ
ｂ₂Ｏ₅、Ｔａ₂Ｏ₅、ＺｎＯ、ＣｏＯ等を添加した組
成物、ＢａＴｉＯ₃の構成原子であるＢａをＣａで、Ｔ
ｉをＺｒやＳｎで部分的に置換した固溶体等のチタン酸
バリウム系材料、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃、Ｐｂ
（Ｆｅ，Ｎｄ，Ｎｂ）Ｏ₃系ペロブスカイト型構造化合
物、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−ＰｂＴｉＯ₃等の
２成分系組成物、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−Ｐｂ
ＴｉＯ₃−Ｐｂ（Ｍｇ_1/2Ｗ_1/2）Ｏ₃、Ｐｂ（Ｍｇ
_1/3Ｎｂ_2/3）Ｏ₃−Ｐｂ（Ｚｎ_1/3Ｎｂ_2/3）Ｏ₃−
ＰｂＴｉＯ₃、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−Ｐｂ
（Ｚｎ_1/3Ｎｂ_2/3）Ｏ₃−Ｐｂ（Ｓｍ_1/2Ｎｂ_1/2）
Ｏ₃等の３成分系組成物、あるいはそれらにＭｎＯ、Ｍ
ｎＯ₂、ＣｕＯ、ＢａＴｉＯ₃等を添加したもの等の鉛
系リラクサー材料などが挙げられる。

【００５７】これらのセラミック誘電体を用いた積層セ
ラミックチップコンデンサ18、24の内部電極を形成する
材料には、例えば、Ｐｄ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｐ
ｂおよびそれらの合金等が挙げられる。

【００５８】また、端子電極20の形成に当たっては、内
部電極と同様の電極材料にガラスフリット等を加えてバ
インダーと混合した、導電性ペーストが用いられる。こ
の導電性ペーストを、チップコンデンサ本体の両端面も
しくは両端面とその周囲の外面に塗布して焼き付けるこ
とにより、所望の端子電極20を形成する。

【００５９】端子電極板21を形成する材料には、例え
ば、Ｎｉ、Ｃｕ、Ｆｅ、Ｃｒ、Ａｇ、Ａｕ等の金属なら
びにそれらの合金等が挙げられる。これらはいずれも端
子電極20に、導電材22として半田を用いて半田付けによ
って取着できるという点で好ましい。また、ＳＵＳ（ス
テンレススチール）、Ａｌ、Ｗ、Ｔｉ、Ｍｏ等の金属な
らびにそれらの合金も使用できる。これらのような半田
付けできない材料を用いた場合は、導電材22として導電
性ボンドなどを使用して取着するとよい。

【００６０】端子電極板21の本体部21ａの大きさは、接
続する積層セラミックチップコンデンサ19の端子電極20
を覆うように、適宜設定する。また、厚みは、材料によ
っても異なるが、残留応力を吸収可能な、適度な損失を
有することを考慮して、 0.1〜0.2 ｍｍ程度にするとよ
い。

【００６１】端子電極板21の実装端子部21ｂの大きさや
数は、実装する回路基板の接続ランドの大きさや数に応
じて適宜設定する。例えば、大きさについては、ＥＩＡ
Ｊ（日本電子機械工業会）規格に準拠した接続ランドの
サイズ（φ３〜φ6.3 の電解コンデンサ用ランド：幅
1.6ｍｍ、長さ 2.2〜3.2 ｍｍ、間隔 0.8〜1.9 ｍｍ）
等に対応させることが好ましく、実装時の位置ずれを考
慮して、接続ランドよりやや小さくしておくことが好ま
しい。また、実装端子部21ｂとコンデンサ本体の一面と
の隙間23は、実装時の機械的損失ならびにチップ部品と
しての適度な高さを考慮して、 0.2〜0.5 ｍｍに設定す
ることが表面実装部品として望ましく、適正損失が保て
る限り小さい方が好ましい。

【００６２】端子電極板21の張出部21ｃの大きさは、接
地面の面積が小さい程好ましく、必要に応じて適宜設定
する。例えば、プリント基板の配線パターンをより多く
通すことができることを考慮して、点で接地できる構造
に設計すると、単位面積当りのプリント基板の密度をよ
り高めることができるといった点で好ましい。また、こ
の張出部21ｃの形状は、図５に例示した半円形以外に
も、三角形状・四角形状・台形状・棒状等、種々の形状
をとることができる。

【００６３】端子電極板21の保持部21ｄの大きさは、重
畳した積層セラミックチップコンデンサ19の端子電極20
の大きさに応じて適宜設定する。例えば、端子電極板21
の取付け時の位置決め精度を確保し、自動機による組立
を考慮して、軽く圧入し、挿入後に保持可能なようにす
ると、組立工程ならびに組立用治工具が簡略化できると
いった点で好ましい。また、この保持部21ｄの形状も、
図５に例示した長方形以外にも、全ての面から実装可能
な端子電極構造等、種々の形状をとることができる。そ
して、種々の形状を組み合わせて、多方向性実装部品と
しての位置付けを有するようにもできる。

【００６４】積層セラミックチップコンデンサ19同士を
重畳し接合する接着剤25としては、エポキシ系・シリコ
ーン系・アクリル系等の樹脂接着剤を使用する。中で
も、ＵＶ硬化性接着剤を用いると、熱硬化性接着剤に比
べて、乾燥炉の電力や発熱を低減できるといった点で好
ましい。

【００６５】端子電極板21を端子電極20に取着させて接
続する導電材22としては、例えば半田であれば、回路基
板26への実装時に使用される半田28の温度、例えば 200
〜230 ℃よりも高い温度で使用する高温半田やクリーム
半田を使用するとよい。中でも、溶融点が 260℃以上の
ものを用いると、実装時の半田付け条件を十分に満足さ
せることができ、高い信頼性が得られるといった点で好
ましい。また、数％のＡｇ入り半田を使用すると、さら
に半田付けの信頼性が向上するといった点で好ましい。

【００６６】また、端子電極板21と端子電極20とは、導
電材22として導電性ボンドを用いて、取着し接合しても
よい。導電性ボンドを用いると、半田を用いる場合と比
べて、リフロー炉での高温半田によるフラックス残渣洗
浄や半田付工程が不必要となり、工程が短縮できるとい
った点で好ましい。

【００６７】なお、端子電極板21を端子電極20に取着さ
せる導電材22は、端子電極20の端面と端子電極板21との
間のみに付与するようにし、実装端子部21ｂあるいは保
持部21ｄと端子電極板21の間には付与しないことが望ま
しい。これにより、端子電極板21の接合時、あるいは実
装時および使用時の熱応力を吸収し、緩和することがで
きて、さらに信頼性の高い複合セラミックコンデンサと
することができる。

【００６８】端子電極板21の実装端子部21ｂと回路基板
26の接続ランド27とを接続する半田28には、特に限定は
なく、通常使用されるクリーム半田などを使用し、リフ
ロー炉などで半田付けすればよい。

【００６９】以下、具体例に基づいて詳述するが、これ
らは本発明の内容を何等限定するものではない。

【００７０】鉛系ペロブスカイト誘電体を用いた、10μ
Ｆ、20Ｖの特性を持つ5750型（長さ5.7ｍｍ、幅 5.0ｍ
ｍ）の積層セラミックチップコンデンサを２個用意し、
アクリル系樹脂を主成分とする接着剤を塗布して、端子
電極を揃えて２段に重畳した後、乾燥炉（ 100℃、180
秒）を通して積層セラミックチップコンデンサの積層体
（コンデンサ本体）を得た。

【００７１】また、端子電極板としては、図５（ａ）に
示した形状のものを用意した。ここで、端子電極板の厚
みは0.12ｍｍのものを用い、本体部の大きさは上記コン
デンサ本体の端子電極を覆う大きさとし、実装端子部の
幅は 1.0ｍｍとし、長さは 1.5ｍｍとなるようにした。
また、コンデンサ本体の一面と実装端子部との隙間は、
約 0.2ｍｍとなるようにし、実装時にコンデンサ本体が
回路基板表面から約 0.3ｍｍ浮くようにした。この実装
端子部は、コンデンサ本体の一面との間に隙間をあけ
て、内側に折り込むように曲げて成形しているため、適
度なテンションを有しており、端子電極板はコンデンサ
本体の保持機能を有している。

【００７２】次に、コンデンサ本体の両端面の端子電極
に、導電材22として液相 295℃、固相 280℃の高温用ク
リーム半田を、図２（ａ）の形状でコンデンサ本体の端
面全体の60％〜20％の面積となるように、塗布厚み 150
〜250 μｍでディスペンサーにより付与し、端子電極板
を取着した。これにより、端子電極板はコンデンサ本体
に固定される。なお、このクリーム半田塗布時には、コ
ンデンサ本体と端子電極板の実装端子部との隙間にはク
リーム半田を塗布しないようにした。

【００７３】その後、高温用クリーム半田を介して端子
電極板が取着されたコンデンサ本体を、アルミナ板の治
具を用いてリフロー炉を通し、端子電極板とコンデンサ
本体の端子電極との取着を完了した。

【００７４】最後に、超音波洗浄器を用いてフラックス
残渣を除去し、以上の工程によって、本発明の複合セラ
ミックコンデンサの実施例として、5750Y5T 20μＦ／20
Ｖの複合セラミックコンデンサを得た。

【００７５】この複合セラミックコンデンサにつき、以
下のようにして、外観検査および電気的特性検査（静電
容量、誘電正接、絶縁抵抗の測定）を行なって評価し
た。

【００７６】また、熱応力と環境温度変化に対する信頼
性の検査として熱衝撃・高温負荷・湿中負荷・引張強度
等の試験ならびに振動試験も行なって評価した。

【００７７】外観検査は、倍率10倍の双眼顕微鏡を用い
て、外観異常について、端子電極と端子電極板との半田
付部の異常および洗浄後の残渣の有無を目視検査した。
その結果、100 個の検査に対して外観不良は０個であ
り、皆無であった。

【００７８】静電容量および誘電正接は、デジタルＬＣ
Ｒメータ（ＹＨＰ製4274Ａ）を用いて、周波数１ｋＨ
ｚ、測定電圧１Ｖｒｍｓの信号を入力して、50個につい
て測定した。その結果、静電容量の平均値は21.3μＦ、
最小値は20.2μＦ、最大値は22.1μＦであり、ばらつき
の小さい良好な特性であった。また、誘電正接は、0.28
％以下と良好であった。

【００７９】絶縁抵抗は、絶縁抵抗計（ＴＯＡ製ＳＭ−
９Ｅ）を用いて、50個について測定した。その結果、絶
縁抵抗の平均値は 2.5×10⁴ＭΩ、最小値は 2.0×10⁴
ＭΩ、最大値は 4.9×10⁴ＭΩであり、ばらつきの小さ
い良好な特性であった。

【００８０】また、熱衝撃・高温負荷・湿中負荷・引張
強度等の試験をそれぞれ50個について行なった結果、い
ずれの試験でも不良は０個であった。さらに、振動試験
においても、50個の試験に対して不良は発生しなかっ
た。これらの結果より、本発明の複合セラミックコンデ
ンサは優れた信頼性を有することが確認できた。

【００８１】次いで、この複合セラミックコンデンサに
ついて、回路基板への実装試験として、電解コンデンサ
の実装ランドに搭載して、半田付け評価を行なった。実
装ランドには、ＥＩＡＪ推奨ランドφ５（Ｅ55／日ケ
ミ）を用いて評価した。なお、この実装ランド寸法は、
幅 1.6ｍｍ、長さ 2.8ｍｍ、間隔 1.4ｍｍである。この
実装ランドに対して、複合セラミックコンデンサ 100個
について実装端子部により半田付け実装を行ない、実装
ずれ、半田濡れ性、ならびに固着強度を調べたところ、
いずれも良好であることが確認できた。

【００８２】これに対して比較例として、上記実施例と
同じ積層セラミックコンデンサと端子電極板、接着剤、
クリーム半田を用いて、同様の方法により、クリーム半
田をコンデンサ本体の端面全体に塗布した複合セラミッ
クコンデンサを下記のようにして作製した。

【００８３】鉛系ペロブスカイト誘電体を用いた、10μ
Ｆ、20Ｖの特性を有する5750型の積層セラミックコンデ
ンサ２個を、アクリル系樹脂を主成分とする接着剤を適
量塗布して、端子電極を揃えて２段に重畳した後、乾燥
炉を通してコンデンサ本体を得た。

【００８４】次に、コンデンサ本体の端面全体にクリー
ム半田を塗布し、端子電極板を取り付けて固定した。そ
して、リフロー炉へ投入して端子電極板の取着を完了し
た後、超音波洗浄器を用いてフラックス残渣を除去し、
目視検査をして、比較例の5750Y5T 20μＦ／20Ｖの複合
セラミックコンデンサを得た。

【００８５】この比較例の複合セラミックコンデンサに
ついて、上記と同様にして検査・評価したところ、外観
検査、静電容量および誘電正接、絶縁抵抗については、
実施例と同様の良好な結果であった。また、熱衝撃・高
温負荷・湿中負荷・引張強度等の試験においても、特に
不良は認められなかった。

【００８６】しかし、振動試験においては、50個の試験
に対して絶縁劣化した不良品が６個発生した。解析の結
果、端子電極の端面部に欠陥（ヘアクラック）が発生し
ているのが認められた。これは、比較例の複合セラミッ
クコンデンサでは、コンデンサ本体と端子電極板との熱
収縮の違いによる残留応力が作用しやすいためであり、
そのような構造上の弱点が、連続振動を与えることによ
り欠陥を生じたものと見られる。

【００８７】以上の結果より、本発明の複合セラミック
コンデンサは、比較例のものに比べて、端子電極と端子
電極板との間の残留応力を低減できているため、連続振
動に強く、信頼性に優れていることが確かめられた。

【００８８】

【発明の効果】以上詳述したように、本発明によれば、
端子電極を揃えて重畳した積層セラミックチップコンデ
ンサを端子電極板により接続して、一体的に保持しつつ
端子電極同士を安定して導通させる複合セラミックコン
デンサにおいて、コンデンサ本体の端面すなわち端子電
極面に部分的に付与した導電材によって端子電極板を取
着させたことにより、取着により生じる残留熱応力を大
きく低減することができるとともに、基板実装時の半田
くわれや電極くわれがなく、しかも実装時および使用時
の熱応力によるコンデンサ本体または回路基板あるいは
両者の接続部の破損が発生しない、信頼性の高い複合セ
ラミックコンデンサを提供することができた。

【００８９】また、本発明によれば、端子電極を揃えて
重畳した積層セラミックチップコンデンサの端子電極と
端子電極板との取着状態を管理するという簡便な方法
で、両者間の熱応力を低減して信頼性を高めた複合セラ
ミックコンデンサを提供することができた。

【００９０】そのため、端子電極板に特殊な加工や複雑
な加工を施す必要がなくなり、安価な板金加工による端
子電極板を用いることができ、しかも端子電極板の取着
方法も簡便であることから、低コストで高品質な信頼性
の高い大容量の複合セラミックコンデンサを提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の複合セラミックコンデンサの一実施例
を示す分解斜視図である。

【図２】（ａ）〜（ｊ）は、本発明のコンデンサ本体の
端面に部分的に付与した導電材の形状の例を示す正面図
である。

【図３】本発明の複合セラミックコンデンサの他の実施
例を示す分解斜視図である。

【図４】（ａ）および（ｂ）は、本発明の複合セラミッ
クコンデンサの一実施例を示す縦断面図および平面図で
ある。

【図５】（ａ）〜（ｕ）は、それぞれ本発明の複合セラ
ミックコンデンサに用いた端子電極板の例を示す斜視図
である。

【図６】従来の複合セラミックコンデンサの例を示す断
面図である。

【図７】従来の複合セラミックコンデンサの他の例を示
す分解斜視図である。

【図８】（ａ）および（ｂ）は、それぞれ従来の複合セ
ラミックコンデンサの他の例を示す分解斜視図である。

【符号の説明】

１、７、11、16、18、24・・・複合セラミックコンデン
サ２、８、12、19・・・・・・・積層セラミックチップコ
ンデンサ３、９、13、20・・・・・・・端子電極５、10、14、17、21・・・・・端子電極板 22・・・・・・・・・・・・・導電材

Claims

【特許請求の範囲】

【請求項１】端部に端子電極を有する積層セラミック
コンデンサを複数個、各端子電極を揃えて重畳した直方
形状のコンデンサ本体と、該コンデンサ本体の端面に付
与された導電材によって取着され、各積層セラミックコ
ンデンサの端子電極が接続される端子電極板とから成る
複合セラミックコンデンサにおいて、前記導電材がコン
デンサ本体の端面全体の２０〜６０％の面積で、かつ１
５０〜２５０μｍの厚みで付与されていることを特徴と
する複合セラミックコンデンサ。