JP2008294180A

JP2008294180A - リード線付き電子部品、及び該リード線付き電子部品の製造方法

Info

Publication number: JP2008294180A
Application number: JP2007137468A
Authority: JP
Inventors: Masaharu Fukuma; 正治福間; Saori Chiga; さお利千賀
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2007-05-24
Filing date: 2007-05-24
Publication date: 2008-12-04
Anticipated expiration: 2027-05-24
Also published as: JP4978307B2

Abstract

【課題】はんだ付けに要するはんだの絶対量を低減し、機械的強度の優れたリード線付き電子部品とその製造方法を実現する。
【解決手段】略直方体形状に形成された部品本体２の両端部に一対の端子電極３ａ、３ｂが被覆形成され、またリード線５ａ、５ｂが端子電極３ａ、３ｂのそれぞれの端面に接続されている。このようなリード線付き電子部品において、はんだ６ａ、６ｂの端子電極３ａ、３ｂに対する被覆率が面積比で３０〜８０％となるように、端子電極３ａ、３ｂの一部がはんだ６ａ、６ｂで被覆されている。このリード線付き電子部品は、クリームはんだを使用したリフロー加熱処理によって製造される。
【選択図】図２

Description

本発明はリード線付き電子部品、及び該リード線付き電子部品の製造方法に関し、より詳しくは、積層セラミックコンデンサ等の各種電子部品の両端面にリード線が接続されたリード線付き電子部品とその製造方法に関する。

今日、積層セラミックコンデンサ等の電子部品にリード線が接続されたリード線付き電子部品は、各種電子機器に広く使用されている。

上記リード線付き電子部品は、略直方体形状に形成された部品本体の両端部に一対の端子電極を設けて電子部品を構成し、リード線を前記端子電極のそれぞれの端面にはんだ付けし、これにより端子電極とリード線とを電気的に接続している。

ところで、この種のリード線付き電子部品では、リード線は、所謂フローはんだ付け方式で端子電極と接続するのが一般的である。

図８はフローはんだ付け方式の概略を模式的に示した図である。

キャリアテープ１０１で保持された一対のリード線１０２ａ、１０２ｂ間に電子部品１０３を挟持させ、電子部品１０３が下方となるようにして該電子部品１０３をはんだ液１０４に浸漬させ、加熱固化させてリード線１０２ａ、１０２ｂを端子電極１０５ａ、１０５ｂに接続させている。

しかしながら、上記フローはんだ付け方式では、電子部品１０３をはんだ液１０４に浸漬させているため、リード線１０２ａ、１０２ｂと電子部品１０３との間の隅部１０６ａ、１０６ｂにはんだ溜まりが形成され、該隅部１０６ａ、１０６ｂに大量のはんだ液１０４が付着する。そして、はんだ液１０４を加熱固化させると、該はんだが凝縮することから収縮応力が生じる。この収縮応力は端子電極１０５ａ、１０５ｂを部品本体１０７から引き剥がす力として作用し、その結果、部品本体１０７にクラックが発生したり端子電極１０５ａ、１０５ｂと部品本体１０７との界面が剥離するおそれがある。

そこで、従来より、図９に示すように、リード線の形状を工夫したラジアルリード型積層セラミック電子部品が提案されている（特許文献１）。

この特許文献１では、リード線１１０ａ、１１０ｂが、端子電極１０５ａ、１０５ｂと接しない支持軸部１０８ａ、１０８ｂと、端子電極１０５ａ、１０５ｂと密着しているはんだ付け軸部１０９ａ、１０９ｂとを有し、支持軸部１０８ａ、１０８ｂがはんだ付け軸部１０９ａ、１０９ｂから端子電極１０５ａ、１０５ｂと離間する方向の外方に曲るように形成されている。さらに、リード線１１０ａ、１１０ｂは、はんだ付け軸部１０９ａ、１０９ｂが平坦面に面出しされると共に、支持軸部１０８ａ、１０８ｂとの境には前記平坦面の下縁として段差１１１ａ、１１１ｂが設けられている。そして、フローはんだ付け方式により端子電極１０５ａ、１０５ｂの全表面がはんだ１１２ａ、１１２ｂにより被覆されている。

このようにリード線１１０ａ、１１０ｂの支持軸部１０８ａ、１０８ｂをはんだ付け軸部１０９ａ、１０９ｂから外方に曲げることにより、リード線１１０ａ、１１０ｂと電子部品１０３との間に形成される隅部１１３ａ、１１３ｂには必要以上に多くのはんだが付着するのを回避することができる。そして、これによりはんだを加熱固化しても収縮応力を小さく抑えることができ、その結果、部品本体１０７にクラックが発生したり端子電極１０５ａ、１０５ｂと部品本体１０７との界面が剥離するのを抑制することが可能となる。

特開２００３−６８５６３号公報

しかしながら、上記特許文献１は、リード線の形状を工夫しているものの、フローはんだ付け方式を採用しているため、図８と同様、電子部品１０３の全表面がはんだ液と接触する。そして、はんだは金属部分のみに付着し、セラミック等の非金属部分には付着しないことから、はんだ液は端子電極１０５ａ、１０５ｂの全体を覆うように付着する。そして、はんだ液を加熱固化させると、はんだ収縮が不可避的に起こるため、リード線を矢印ｘで示す軸方向に引っ張ると、はんだの被覆端部（矢印ｙで示す。）に応力が負荷される。このため、端子電極１０５ａ、１０５ｂと部品本体１０７との界面の剥離や部品本体１０７のクラックの発生を完全には阻止することができない。

このようにフローはんだ方式を採用した場合は、いずれにしてもはんだ１１２ａ、１１２ｂは端子電極１０５ａ、１０５ｂの全体を被覆してしまうため、矢印ｙで示す部分に応力が負荷され、このためクラックの発生や端子電極１０５ａ、１０５ｂと部品本体１０７との界面剥離等、素子の破壊を招くおそれがある。

また、特許文献１ではリード線１１０ａ、１１０ｂに段差１１１ａ、１１１ｂを設けるなどして形状を工夫しているが、大量多品種の電子部品に対し、端子電極１０５ａ、１０５ｂの平坦面下縁とリード線１１０ａ、１１０ｂの段差１１１ａ、１１１ｂとを常に整合させるようにリード線１１０ａ、１１０ｂと電子部品１０３とを配するのは、生産技術的にも高度な技術を要し、また部品間の寸法誤差等を考慮すると設計的にも困難を伴う。そして、これらが所望位置に配されなかった場合は、却って隅部１１３ａ、１１３ｂに付着するはんだが増量し、製品歩留まりの低下を招くおそれがある。

本発明はこのような事情に鑑みなされたものであって、はんだ付けに要するはんだの絶対量を低減し、機械的強度の優れたリード線付き電子部品、及び該リード線付き電子部品の製造方法を提供することを目的とする。

上記目的を達成するために本発明に係るリード線付き電子部品は、略直方体形状に形成された部品本体の両端部に一対の端子電極が被覆形成されると共に、リード線が前記端子電極のそれぞれの端面に接続されたリード線付き電子部品において、リフロー加熱処理によって前記端面の全表面を含む前記端子電極の一部がはんだで被覆されて前記リード線が前記端子電極に接続されると共に、前記はんだの前記端子電極に対する被覆率が面積比で３０〜８０％であることを特徴としている。

また、本発明のリード線付き電子部品は、前記はんだがクリームはんだであることを特徴としている。

また、本発明に係るリード線付き電子部品の製造方法は、略直方体形状に形成された部品本体の両端部に一対の端子電極が被覆形成された電子部品を設け、該端子電極のそれぞれの端面にリード線をはんだ付けし、前記端子電極と前記リード線とを接続したリード線付き電子部品の製造方法において、前記はんだにクリームはんだを使用し、一対の前記リード線の先端領域に前記クリームはんだを付着させた後、前記端子電極が前記クリームはんだと接触するように前記一対のリード線間に前記電子部品を挟持させ、その後、リフロー加熱処理を行い、前記端子電極に対するはんだ被覆率が面積比で３０〜８０％となるように前記端子電極の一部を前記はんだで被覆することを特徴としている。

上記リード線付き電子部品によれば、リフロー加熱処理によって前記端面の全表面を含む前記端子電極の一部がはんだで被覆されて前記リード線が前記端子電極に接続されると共に、前記はんだの前記端子電極に対する被覆率が面積比で３０〜８０％であるので、はんだが端子電極の全表面を覆うことはなく、被覆されるはんだの絶対量は低減される。そして、はんだの被覆端部は、常に端子電極の端面と略平行直線上であって端子電極の中間位置となる。したがって、はんだの加熱固化によってはんだには収縮応力が生じるものの、リード線が軸方向に引っ張られても、応力ははんだの被覆端部に負荷され、端子電極の被覆端部に負荷されるのを回避することができる。そしてこれにより、端子電極と部品本体との界面が剥離したり部品本体にクラックが発生するのを防止でき、機械的強度の向上を図ることができる。

また、上記リード線付き電子部品の製造方法によれば、はんだにクリームはんだを使用し、一対の前記リード線の先端領域に前記クリームはんだを付着させた後、前記端子電極が前記クリームはんだと接触するように前記一対のリード線間に前記電子部品を挟持させ、その後、リフロー加熱処理を行い、前記端子電極に対するはんだ被覆率が面積比で３０〜８０％となるように前記端子電極の一部を前記はんだで被覆するので、リード線の形状に加工を加えることなく機械的強度の向上を容易に図ることができる。

すなわち、特許文献１のような煩雑なリード線加工を要することもなく、低コスト且つ高効率で信頼性の優れたリード線付き電子部品を容易に製造することができる。

次に、本発明の実施の形態を図面に基づき詳説する。

図１は本発明に供される電子部品としてのセラミックコンデンサの一実施の形態を示す一部破断正面図である。

この積層型セラミックコンデンサ１は、略直方体形状に形成されたセラミック材料を主成分とする部品本体２と、該部品本体２の両端部に焼付処理等によって形成されたＡｇやＣｕ等の導電性材料からなる端子電極３ａ、３ｂとを備えている。

前記端子電極３ａ、３ｂは、部品本体２の端面２ａ、稜線部２ｂの一部、及び部品本体２の四側面を覆うように形成され、前記端面２ａ近傍であって該端面２ａと略平行直線上に被覆端部１０ａ、１０ｂが形成されている。

尚、部品本体２は、端子電極３ａに電気的に接続される内部電極４ａと端子電極３ｂに電気的に接続される内部電極４ｂとが互い違いとなるように、多数の内部電極４ａ、４ｂを埋設してなる。

図２は、本発明に係るリード線付き電子部品の一実施の形態を示す正面図である。

該リード線付き電子部品は、積層型セラミックコンデンサ１の端子電極３ａ、３ｂとリード線５ａ、５ｂとがはんだ６ａ、６ｂを介して電気的に接続されると共に、端子電極３ａ、３ｂの全表面がはんだ６ａ、６ｂで被覆されないように、はんだ６ａ、６ｂは、端子電極３ａ、３ｂの被覆端部１０ａ、１０ｂよりも端面側、すなわち部品本体２ａの端面と略平行直線上であって該端子電極３ａ、３ｂの中間位置（以下、単に「中間位置」という。）にはんだ被覆端部１１ａ、１１ｂが形成されている。

具体的には、前記はんだ６ａ、６ｂはクリームはんだからなり、リフロー加熱処理により、端子電極３ａ、３ｂの全表面に対するはんだ６ａ、６ｂの被覆率（以下、「はんだ被覆率」という。）が面積比で３０〜８０％となるように、端子電極３ａ、３ｂの中間位置にはんだ被覆端部１１ａ、１１ｂが形成されている。

このようにはんだ被覆率を面積比で３０〜８０％としたのは以下の理由による。

クリームはんだを使用したリフロー加熱処理では、リード線５ａ、５ｂと端子電極３ａ、３ｂとの接続箇所を含む端子電極３ａ、３ｂの所望領域にはんだ６ａ、６ｂを塗布した後、加熱処理することになる。したがって、はんだ被覆率は、はんだ６ａ、６ｂの塗布量やリフロー加熱処理の処理条件によって制御することができる。

したがって、はんだ６ａ、６ｂが端子電極３ａ、３ｂの全表面を覆わないようにすることができ、これにより、界面剥離やクラックの発生等を回避することができ、機械的強度を向上させることが可能となる。

図３は、図２のＡ部拡大図であって、リード線５ｂを軸方向に引っ張った場合にはんだ６ｂに負荷される応力の作用状態を示している。

リフロー加熱処理を行った場合であっても、加熱後固化すると、はんだ６ｂは収縮する。そして、リード線５ｂを矢印Ｘで示す軸方向に引っ張った場合、応力は、矢印Ｙで示すはんだ被覆端部１１ｂに集中する。つまり、フローはんだ付け方式のように、はんだが端子電極全体を覆っておらず、はんだ被覆端部１１ｂが端子電極３ａ、３ｂの中間位置にあるため、リード線５ｂを矢印Ｘで示す軸方向に引っ張っても、応力は矢印Ｙで示すはんだ被覆端部１１ｂに負荷され、その結果、端子電極３ｂと部品本体２との界面が剥離したり、部品本体２にクラックが発生するのを回避することができ、機械的強度を向上させることができる。

そして、このような所期の効果を得るためには、はんだ被覆率を面積比で８０％以下とする必要がある。これは、はんだ被覆率が面積比で８０％を超えると、はんだ被覆端部１１ａ、１１ｂが端子電極３ａ、３ｂの被覆端部１０ａ、１０ｂに接近しすぎるため、上述した界面剥離やクラックが発生して機械的強度の向上を図れなくなるおそれがあるからである。

一方、はんだ被覆率が３０％未満になると、はんだ被覆率が小さすぎるため、リード線５ａ、５ｂを軸方向に引っ張ると、前記リード線５ａ、５ｂが端子電極３ａ、３ｂから容易に引き剥がされてしまうおそれがある。

そこで、本実施の形態では、はんだ被覆率を面積比で３０〜８０％に設定している。

そして、このようにはんだ被覆率を面積比で３０〜８０％にとすることにより、設計的にも生産技術的にも困難を伴うリード線５ａ、５ｂの形状加工を行うことなく機械的強度の向上を図ることができる。

図４は、上記リード線付き電子部品の製造方法の第１の実施の形態を示す製造工程図である。

すなわち、図４（ａ）に示すように、リード線５ａ、５ｂの先端にクリームはんだ７ａ、７ｂを塗布して該クリームはんだ７ａ、７ｂをリード線５ａ、５ｂに付着させる。次いで、図４（ｂ）に示すように、クリームはんだ７ａ、７ｂを付着させたリード線５ａ、５ｂ間に積層型セラミックコンデンサ１を挟み込む。そしてその後、リフロー加熱処理を行ってクリームはんだ７ａ、７ｂを溶融させる。すると、図４（ｃ）に示すように、加熱固化したはんだ６ａ、６ｂは、はんだ被覆率が３０〜８０％となるように端子電極３ａ、３ｂの一部を被覆し、これによりリード線付き電子部品が製造される。

尚、上述したようにはんだ被覆率は、クリームはんだ７ａ、７ｂの塗布量やリフロー加熱処理の処理条件によって容易に制御することができる。

このように本実施の形態では、リード線５ａ、５ｂの先端にクリームはんだ７ａ、７ｂを塗布して付着させ、その後リフロー加熱処理を行って端子電極３ａ、３ｂに対するはんだ被覆率が面積比で３０〜８０％となるように端子電極３ａ、３ｂの一部をはんだ６ａ、６ｂで被覆するので、被覆されるはんだの絶対量も低減される。そして、リード線５ａ、５ｂに煩雑な形状加工を施すこともなく、機械的強度の向上を容易に図ることができ、これにより低コスト且つ高効率で信頼性の優れたリード線付き電子部品を製造することができる。

図５はリード線付き電子部品の製造方法の第２の実施の形態を示す製造工程図である。

本第２の実施の形態では、まず、固形はんだを溶融させた溶融はんだを用意する。そしてリード線５ａ、５ｂの先端を斜めにして該リード線５ａ、５ｂを前記溶融はんだに浸漬させ、図５（ａ）に示すように、予備はんだ８ａ、８ｂをリード線５ａ、５ｂに付着させる。そしてその後は、上記第１の実施の形態と同様、図５（ｂ）に示すように、積層型セラミックコンデンサ１を予備はんだ８ａ、８ｂが付着したリード線５ａ、５ｂ間に挟み込み、その後リフロー加熱処理を行って予備はんだ８ａ、８ｂを溶融させる。すると、図５（ｃ）に示すように、加熱固化したはんだ６ａ、６ｂははんだ被覆率が３０〜８０％となるように端子電極３ａ、３ｂの一部を被覆し、これによりリード線付き電子部品が製造される。

このように固形はんだを溶融させた溶融はんだにリード線５ａ、５ｂを浸漬させてリード線５ａ、５ｂに予備はんだ８ａ、８ｂを付着させた場合であっても、予備はんだの付着量やリフロー加熱処理の処理条件によってはんだ被覆率を容易に制御することができ、上記第１の実施の形態と同様の作用効果を得ることができる。

尚、本発明は上記実施の形態に限定されるものではない。上記実施の形態では電子部品として積層型セラミックコンデンサを例示したが、端子電極の端面にリード線を接続させる電子部品であれば、同様に適用できるのはいうまでもなく、積層型圧電部品等、他のチップ型電子部品にも適用することができる。

次に、本発明の実施例を具体的に説明する。

電子部品として、長さＬ：３．２ｍｍ、幅：１．６ｍｍ、厚み１．６ｍｍ、端子電極の端面からの距離ｅ：０．３〜０．８ｍｍの積層セラミックコンデンサを１０個用意し（図６参照）、また、２０本のリード線を用意した。

次いで、各リード線の先端にクリームハンダを塗布し、エアヒーターで乾燥させながら積層セラミックコンデンサの幅寸法程度までクリームはんだを伸ばした。

そして、上記積層型セラミックコンデンサを一対のリード線間に挿入し、リフロー加熱処理を行ってクリームはんだを溶融させた。そして、はんだ被覆率が面積比で３０〜８０％となるように制御した試料番号１〜１０の実施例試料を作製した。尚、はんだ被覆端部は、端面からの距離が０．２〜０．６ｍｍとなるように調整した。

一方、上記積層型セラミックコンデンサと同一形状の積層型セラミックコンデンサを使用し（試料数：１０個）、フローはんだ付けを行って試料番号１〜１０の比較例試料を作製した。すなわち、キャリアテープで保持された一対のリード線間に積層型セラミックコンデンサを挟持させてはんだ槽に浸漬し、加熱固化して試料番号１〜１０の比較例試料を作製した。

次に、実施例及び比較例の各試料について、引張試験を行い、引張強度を測定した。すなわち、各試料の一方のリード線を固定し、他方のリード線を２５ｍｍ／ｓの一定速度で引っ張り、リード線が端子電極から引き剥がされたときの強度を測定した。

表１はその測定結果を示している。

この表１から明らかなように、比較例試料では、引張強度は５．６Ｎ〜７．９Ｎであり、平均値も６．７Ｎと低いことが分かった。

これに対し実施例試料の引張強度は、９．９Ｎ〜１１．３Ｎであり、平均値も１０．６Ｎと比較例試料に比べて格段に高く、機械的強度が大幅に向上することが分かった。

また、標準偏差も、比較例試料が０．８４であるのに対し、実施例試料では０．５４であり、したがって実施例試料は比較例試料に比べてバラツキも少なく、高品質で高信頼性を有するリード線付き電子部品を高効率で得られることが分かった。

電子部品として、〔実施例１〕と同様の積層型セラミックコンデンサを使用し、はんだ被覆率の異なる試料番号１１〜２０の試料を作製した。具体的には、リフロー加熱処理を施してはんだ被覆率が１０％以下、１０％超３０％未満、３０％以上８０％以下、８０％超１００％未満の試料をそれぞれ作製し、フロー加熱処理を施してはんだ被覆率が１００％の試料を作製した。

次に、これら試料番号１１〜２０の各試料について、〔実施例１〕と同様の方法で、引張強度を測定した。

表２はその測定結果である。

この表２から明らかなようにはんだ被覆率が３０％未満に低下すると、引張強度が平均値で７．２〜８．６Ｎと低くなり、機械的強度が低下している。また標準偏差も１．０９〜１．２９と大きく、バラツキも大きい。

一方、はんだ被覆率が８０％超に高くなった場合も、引張強度が平均値で６．７〜９．８Ｎと低くなり、機械的強度が低下している。また標準偏差も０．８４と大きく、バラツキも大きい。

これに対しはんだ被覆率が３０〜８０％の場合は、引張強度は９．９Ｎ〜１１．３Ｎであり、平均値も１０．６Ｎと高く、標準偏差も０．５４と小さく、バラツキが生じるのを抑制できることが分かった。

図７は、はんだ被覆率（％）と引張強度（Ｎ）との関係を示す図である。図中、横軸がはんだ被覆率（％）、縦軸が引張強度（Ｎ）を示し、◆印は表２の平均値をプロットしたものである。尚、はんだ被覆率は、「Ａ」が１０％以下、「Ｂ」が１０％超３０％未満、「Ｃ」が３０％以上８０％以下、「Ｄ」が８０％超１００％未満、「Ｅ」が１００％である。

この図７からも明らかなように、はんだ被覆率と引張強度との関係は、山型曲線を有し、はんだ被覆率が面積比で３０〜８０％のときに、引張強度が大きく、良好な機械的強度を有するリード線付き電子部品が得られることが分かる。

本発明に使用される電子部品としてのセラミックコンデンサの一部破断正面図である。本発明に係るリード線付き電子部品の一実施の形態を示す正面図である。図２のＡ部拡大図である。本発明に係るリード線付き電子部品の製造方法の第１の実施の形態を示す製造工程図である。本発明に係るリード線付き電子部品の製造方法の第２の実施の形態を示す製造工程図である。本発明の実施例に使用した積層型セラミックコンデンサの寸法形状を説明するための図である。はんだ被覆率と引張強度との関係を示す図である。フローはんだ付け方式を説明するための図である。特許文献１に記載されたラジアルリード型積層セラミック電子部品の正面図である。

符号の説明

１積層型セラミックコンデンサ（電子部品）
２部品本体
３ａ、３ｂ端子電極
５ａ、５ｂリード線
６ａ、６ｂはんだ
７ａ、７ｂクリームはんだ

Claims

略直方体形状に形成された部品本体の両端部に一対の端子電極が被覆形成されると共に、リード線が前記端子電極のそれぞれの端面に接続されたリード線付き電子部品において、
リフロー加熱処理によって前記端面の全表面を含む前記端子電極の一部がはんだで被覆されて前記リード線が前記端子電極に接続されると共に、前記はんだの前記端子電極に対する被覆率が面積比で３０〜８０％であることを特徴とするリード線付き電子部品。
前記はんだは、クリームはんだであることを特徴とする請求項１記載のリード線付き電子部品。
略直方体形状に形成された部品本体の両端部に一対の端子電極が被覆形成された電子部品を設け、該端子電極のそれぞれの端面にリード線をはんだ付けし、前記端子電極と前記リード線とを接続したリード線付き電子部品の製造方法において、
前記はんだにクリームはんだを使用し、一対の前記リード線の先端領域に前記クリームはんだを付着させた後、前記端子電極が前記クリームはんだと接触するように前記一対のリード線間に前記電子部品を挟持させ、その後、リフロー加熱処理を行い、前記端子電極に対するはんだ被覆率が面積比で３０〜８０％となるように前記端子電極の一部を前記はんだで被覆することを特徴とするリード線付き電子部品の製造方法。