JP2001230362A - 半導体素子、そのはんだ付け方法および回路基板 - Google Patents
半導体素子、そのはんだ付け方法および回路基板Info
- Publication number
- JP2001230362A JP2001230362A JP2000035099A JP2000035099A JP2001230362A JP 2001230362 A JP2001230362 A JP 2001230362A JP 2000035099 A JP2000035099 A JP 2000035099A JP 2000035099 A JP2000035099 A JP 2000035099A JP 2001230362 A JP2001230362 A JP 2001230362A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead
- circuit board
- semiconductor element
- joint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子リードのメッキによる表面処理や
はんだ材料を変更することなく、はんだ接合部の接合強
度が強く、はんだ接合部の熱疲労特性の良い、はんだ亀
裂の発生しにくい半導体素子を提供する。 【解決手段】 リード５を有する半導体素子４におい
て、該リード５のはんだ接合面の少なくとも一部に凹凸
を設けたことを特徴とする半導体素子４。
はんだ材料を変更することなく、はんだ接合部の接合強
度が強く、はんだ接合部の熱疲労特性の良い、はんだ亀
裂の発生しにくい半導体素子を提供する。 【解決手段】 リード５を有する半導体素子４におい
て、該リード５のはんだ接合面の少なくとも一部に凹凸
を設けたことを特徴とする半導体素子４。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板にはんだ
接合するリードを有する半導体素子およびそのはんだ付
け方法に関するものである。
接合するリードを有する半導体素子およびそのはんだ付
け方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にはＱＦＰ（Quad Flat
Packagｅ）、ＳＯＰ（Small OutlinePackage）、ＴＳＯ
Ｐ（Thin Small Outline Package）、ＳＯＪ（Small Ou
tlineJ-lead Package）等のリードを有する半導体素子
が多く利用されている。近年の電子機器の小型化、軽量
化、多機能化の流れの中で、これらの半導体素子は、狭
ピッチ化および多ピン化する傾向にある。挟ピッチ化お
よび多ピン化したこれらの半導体素子と回路基板とのは
んだ接合部は微細であるため、回路基板の電極部にスク
リーン印刷等の方法により塗布されたはんだペーストを
一括してリフロー加熱することにより、半導体素子のリ
ードとはんだの接合界面が合金化され、はんだ接合部を
形成するのが一般的である。また、半導体素子リードの
はんだ付け性（接合強度、接続信頼性）を向上させるた
め、リードにはんだメッキやＰｄメッキ（特開平９−２
６６３７３号）などの表面処理を施すのが一般的であ
る。
Packagｅ）、ＳＯＰ（Small OutlinePackage）、ＴＳＯ
Ｐ（Thin Small Outline Package）、ＳＯＪ（Small Ou
tlineJ-lead Package）等のリードを有する半導体素子
が多く利用されている。近年の電子機器の小型化、軽量
化、多機能化の流れの中で、これらの半導体素子は、狭
ピッチ化および多ピン化する傾向にある。挟ピッチ化お
よび多ピン化したこれらの半導体素子と回路基板とのは
んだ接合部は微細であるため、回路基板の電極部にスク
リーン印刷等の方法により塗布されたはんだペーストを
一括してリフロー加熱することにより、半導体素子のリ
ードとはんだの接合界面が合金化され、はんだ接合部を
形成するのが一般的である。また、半導体素子リードの
はんだ付け性（接合強度、接続信頼性）を向上させるた
め、リードにはんだメッキやＰｄメッキ（特開平９−２
６６３７３号）などの表面処理を施すのが一般的であ
る。
【０００３】図４、図５は、一般的に用いられている従
来の半導体素子リードおよび回路基板とのはんだ接合部
をあらわす断面図である。
来の半導体素子リードおよび回路基板とのはんだ接合部
をあらわす断面図である。
【０００４】図４、図５において、３１は回路基板、３
２は回路基板３１上の電極部としての銅ランド、３３は
回路基板３１上の銅ランド３２に塗布されたはんだペー
スト、３４は回路基板３１に搭載されるＱＦＰ、３５は
ＱＦＰのリード、３６はＱＦＰのリード３５と溶融した
はんだペースト３３の接合界面、３７ははんだ接合界面
３６付近のはんだの亀裂である。
２は回路基板３１上の電極部としての銅ランド、３３は
回路基板３１上の銅ランド３２に塗布されたはんだペー
スト、３４は回路基板３１に搭載されるＱＦＰ、３５は
ＱＦＰのリード、３６はＱＦＰのリード３５と溶融した
はんだペースト３３の接合界面、３７ははんだ接合界面
３６付近のはんだの亀裂である。
【０００５】
【発明が解決しようとする課題】従来の半導体リード構
造は、半導体素子と回路基板間の熱膨張係数の差が大き
いとリード屈曲部のバネ構造で応力を吸収し、はんだ接
合部に応力のかからないような構造になっている。しか
しながら、リフローはんだ付け工程の熱履歴や使用中の
周囲環境温度の変化のためにはんだ接合部に応力がかか
り、はんだ接合部に亀裂が発生し破断してしまう場合も
生じる。
造は、半導体素子と回路基板間の熱膨張係数の差が大き
いとリード屈曲部のバネ構造で応力を吸収し、はんだ接
合部に応力のかからないような構造になっている。しか
しながら、リフローはんだ付け工程の熱履歴や使用中の
周囲環境温度の変化のためにはんだ接合部に応力がかか
り、はんだ接合部に亀裂が発生し破断してしまう場合も
生じる。
【０００６】はんだ接合部に亀裂が発生するのを防ぐに
は、特開平１０−１３７９７２号に示されるような耐熱
疲労特性の良いはんだペーストを使う方法もあるが、従
来の材料よりもコストアップとなるという欠点がある。
は、特開平１０−１３７９７２号に示されるような耐熱
疲労特性の良いはんだペーストを使う方法もあるが、従
来の材料よりもコストアップとなるという欠点がある。
【０００７】本発明が解決しようとする課題は、上記欠
点を解消するもので、半導体素子リードのメッキによる
表面処理やはんだ材料を変更することなく、はんだ接合
部の接合強度が強く、はんだ接合部の熱疲労特性の良
い、はんだ亀裂の発生しにくい半導体素子とその半導体
素子と回路基板とのはんだ付け方法を提供することであ
る。
点を解消するもので、半導体素子リードのメッキによる
表面処理やはんだ材料を変更することなく、はんだ接合
部の接合強度が強く、はんだ接合部の熱疲労特性の良
い、はんだ亀裂の発生しにくい半導体素子とその半導体
素子と回路基板とのはんだ付け方法を提供することであ
る。
【０００８】
【課題を解決するための手段】本発明者が鋭意研究を重
ねた結果、リードのはんだ接合面を粗くすることにより
上記課題が解決されることを見出し、本発明を完成する
に至った。
ねた結果、リードのはんだ接合面を粗くすることにより
上記課題が解決されることを見出し、本発明を完成する
に至った。
【０００９】すなわち、請求項１に係る本発明は、リー
ドを有する半導体素子において、該リードのはんだ接合
面の少なくとも一部に凹凸を設けたことを特徴とする半
導体素子に関するものである。
ドを有する半導体素子において、該リードのはんだ接合
面の少なくとも一部に凹凸を設けたことを特徴とする半
導体素子に関するものである。
【００１０】また、請求項２に係る本発明は、前記凹凸
が、算術平均粗さ（Ｒａ）で１μｍ〜５０μｍであるこ
とを特徴とするものである。
が、算術平均粗さ（Ｒａ）で１μｍ〜５０μｍであるこ
とを特徴とするものである。
【００１１】また、請求項３に係る本発明は、前記凹凸
がプレス加工またはブラスト加工により設けられたもの
であることを特徴とするものである。
がプレス加工またはブラスト加工により設けられたもの
であることを特徴とするものである。
【００１２】また、請求項４に係る本発明は、回路基板
の電極部にはんだペーストを塗布し、その上に請求項１
ないし３のいずれか１項に記載の半導体素子を搭載し、
はんだペーストを加熱溶融することを特徴とする半導体
素子のはんだ付け方法に関するものである。
の電極部にはんだペーストを塗布し、その上に請求項１
ないし３のいずれか１項に記載の半導体素子を搭載し、
はんだペーストを加熱溶融することを特徴とする半導体
素子のはんだ付け方法に関するものである。
【００１３】
【発明の実施の形態】本発明は、リードを有する半導体
素子において、リードのはんだ接合面の一部に凹凸を設
けたことを特徴とするものである。
素子において、リードのはんだ接合面の一部に凹凸を設
けたことを特徴とするものである。
【００１４】リードが回路基板とはんだ接合する面に凹
凸を設けることにより、表面積が増え、半導体素子のリ
ードとはんだとの接合面積が増加するので、はんだ接合
強度が強くなる。たとえ、はんだ接合部に亀裂が生じて
も、亀裂が接合面に沿って伝播するので亀裂の伝播経路
が長くなる。したがって、見かけ上の亀裂は短くなる。
そのため、はんだ亀裂の伝播によるはんだ接合部の電気
抵抗の変化も少ないし、はんだ接合面全両に渡り亀裂が
伝播してはんだ接合部が電気的にオープン状態に到ると
いう故障までの接合寿命が長くなる。
凸を設けることにより、表面積が増え、半導体素子のリ
ードとはんだとの接合面積が増加するので、はんだ接合
強度が強くなる。たとえ、はんだ接合部に亀裂が生じて
も、亀裂が接合面に沿って伝播するので亀裂の伝播経路
が長くなる。したがって、見かけ上の亀裂は短くなる。
そのため、はんだ亀裂の伝播によるはんだ接合部の電気
抵抗の変化も少ないし、はんだ接合面全両に渡り亀裂が
伝播してはんだ接合部が電気的にオープン状態に到ると
いう故障までの接合寿命が長くなる。
【００１５】リードに設ける凹凸の程度は、算術平均粗
さ（Ｒａ）で１μｍ〜５０μｍの範囲で適宜選択すれば
よい。算術平均粗さ（Ｒａ）が１μｍ未満では、はんだ
の破断寿命に対して効果が少なく、５０μｍを超えると
リードが浮くという不良が発生しやすい。凹凸の程度
は、はんだペースト中にフラックスと共に混練されるは
んだ粉末の粒径と同じ程度の、１０μｍ〜３０μｍの範
囲が好ましく、Ｒａの値が大きいとリード表面とはんだ
の界面にボイドが発生しやすく、Ｒａの値が小さいとリ
ードと加熱溶融時の濡れ性が低下する。
さ（Ｒａ）で１μｍ〜５０μｍの範囲で適宜選択すれば
よい。算術平均粗さ（Ｒａ）が１μｍ未満では、はんだ
の破断寿命に対して効果が少なく、５０μｍを超えると
リードが浮くという不良が発生しやすい。凹凸の程度
は、はんだペースト中にフラックスと共に混練されるは
んだ粉末の粒径と同じ程度の、１０μｍ〜３０μｍの範
囲が好ましく、Ｒａの値が大きいとリード表面とはんだ
の界面にボイドが発生しやすく、Ｒａの値が小さいとリ
ードと加熱溶融時の濡れ性が低下する。
【００１６】本発明における算術平均粗さ（Ｒａ）と
は、ＪＩＳ Ｂ ０６０１に記載されているように、対
象表面の粗さ曲線からその中心線の方向に測定長さｌ
（エル）の部分を抜き取り、この抜き取り部分の中心線
をＸ軸、縦倍率の方向をＹ軸とし、粗さ曲線をｙ＝ｆ
（ｘ）で表した時、式（１）によって求められる値をμ
ｍで表したもとをいう。測定方法としては、ＪＩＳ Ｂ
０６５１に記載される触針式表面粗さ測定器による測
定方法を挙げることができる。
は、ＪＩＳ Ｂ ０６０１に記載されているように、対
象表面の粗さ曲線からその中心線の方向に測定長さｌ
（エル）の部分を抜き取り、この抜き取り部分の中心線
をＸ軸、縦倍率の方向をＹ軸とし、粗さ曲線をｙ＝ｆ
（ｘ）で表した時、式（１）によって求められる値をμ
ｍで表したもとをいう。測定方法としては、ＪＩＳ Ｂ
０６５１に記載される触針式表面粗さ測定器による測
定方法を挙げることができる。
【００１７】
【数１】
【００１８】リードに凹凸を付与する手段は特に限定さ
れないが効率的に凹凸を付与するには、例えば、プレス
加工や樹脂ビーズ、ガラスビーズ等によるブラスト加工
等を挙げることができる。凹凸を付与する手段として
は、リード曲げ工程で用いられるプレスの金型に凹凸を
付けることにより、リードの曲げと凹凸の付与を同時に
行なうことができるので、プレス加工が好ましい。
れないが効率的に凹凸を付与するには、例えば、プレス
加工や樹脂ビーズ、ガラスビーズ等によるブラスト加工
等を挙げることができる。凹凸を付与する手段として
は、リード曲げ工程で用いられるプレスの金型に凹凸を
付けることにより、リードの曲げと凹凸の付与を同時に
行なうことができるので、プレス加工が好ましい。
【００１９】凹凸の形状も特に限定されるものではない
が、例えば、溝状、波状、ディンプル状、梨地状等を挙
げることができる。
が、例えば、溝状、波状、ディンプル状、梨地状等を挙
げることができる。
【００２０】本発明のリードを有する半導体素子として
は、例えばＱＦＰ、ＳＯＰ、ＴＳＯＰおよびＳＯＪなど
を挙げることができる。
は、例えばＱＦＰ、ＳＯＰ、ＴＳＯＰおよびＳＯＪなど
を挙げることができる。
【００２１】本発明の半導体素子をはんだ付けする方法
は、回路基板の電極部にはんだペーストを塗布し、その
上に本発明の半導体素子を位置決め搭載し、はんだペー
ストを加熱溶融すればよい。従って、従来の回路基板の
製造工程を変更する必要はない。
は、回路基板の電極部にはんだペーストを塗布し、その
上に本発明の半導体素子を位置決め搭載し、はんだペー
ストを加熱溶融すればよい。従って、従来の回路基板の
製造工程を変更する必要はない。
【００２２】
【実施例】（実施例１）図１は、本発明の第１の実施例
をあらわすＱＦＰ形状の半導体素子のリードと回路基板
のはんだ接合部の断面図であり、図２ははんだ接合後の
断面図である。
をあらわすＱＦＰ形状の半導体素子のリードと回路基板
のはんだ接合部の断面図であり、図２ははんだ接合後の
断面図である。
【００２３】図１、図２を参照して本発明の第１の実施
例を説明する。
例を説明する。
【００２４】図１、図２において、１は回路基板、２は
回路基板１上の銅電極、３は回路基板１上の銅電極２に
塗布されたはんだペースト、４は回路基板１に搭載され
るＱＦＰ、５ははんだと接合する面に凹凸を付与したＱ
ＦＰのリード、６はＱＦＰのリード５と溶融したはんだ
ペースト３の接合界面、７ははんだ接合界面６に沿って
伝播するはんだ亀裂である。
回路基板１上の銅電極、３は回路基板１上の銅電極２に
塗布されたはんだペースト、４は回路基板１に搭載され
るＱＦＰ、５ははんだと接合する面に凹凸を付与したＱ
ＦＰのリード、６はＱＦＰのリード５と溶融したはんだ
ペースト３の接合界面、７ははんだ接合界面６に沿って
伝播するはんだ亀裂である。
【００２５】上記構成において、リード５に凹凸を付与
するには、ＱＦＰのリード５の曲げ工程で使用する金型
を一部修正することで行なった。すなわち、表面に凹凸
を付与したリード曲げ用金型を使用し、ＱＦＰのリード
５をカット後のリード曲げ工程にて、リード曲げ加工と
同時にＱＦＰリード５の凹凸加工を行なった。
するには、ＱＦＰのリード５の曲げ工程で使用する金型
を一部修正することで行なった。すなわち、表面に凹凸
を付与したリード曲げ用金型を使用し、ＱＦＰのリード
５をカット後のリード曲げ工程にて、リード曲げ加工と
同時にＱＦＰリード５の凹凸加工を行なった。
【００２６】上記リードを有する半導体素子をはんだ付
けするには、図２に示すように、はんだと接合する面に
凹凸加工を施したリード５を有するＱＦＰ４を、はんだ
ペースト３が塗布された回路基板１上の銅電極２の真上
に位置あわせした後、ＱＦＰ４を回路基板１に搭載し、
リフロー加熱工程を通すことによりはんだペーストが溶
融し、はんだペースト３とＱＦＰリード５の接合界面６
とが溶融しＱＦＰ４と回路基板１のはんだ接合部が形成
される。
けするには、図２に示すように、はんだと接合する面に
凹凸加工を施したリード５を有するＱＦＰ４を、はんだ
ペースト３が塗布された回路基板１上の銅電極２の真上
に位置あわせした後、ＱＦＰ４を回路基板１に搭載し、
リフロー加熱工程を通すことによりはんだペーストが溶
融し、はんだペースト３とＱＦＰリード５の接合界面６
とが溶融しＱＦＰ４と回路基板１のはんだ接合部が形成
される。
【００２７】図１に示されるように、ＱＦＰのリード５
とはんだの接合界面６が、凹凸形状となっているため、
従来のリード表面が未加工の場合に比べて、接合面積が
増えるので、接合強度が強くなる。また、脆く弱いはん
だ接合部に温度変化により亀裂が生じても、亀裂が接合
面に沿って伝播することになり、亀裂の伝播経路が長く
なる。したがって、見かけ上の亀裂は短くなる。そのた
め、はんだ亀裂の伝播によるはんだ接合部の電気抵抗の
変化も少なくなる。また、はんだ接合面仝面に渡り亀裂
が伝播してはんだ接合部が電気的にオープン状態に到る
という故障までの接含寿命が長くなる。
とはんだの接合界面６が、凹凸形状となっているため、
従来のリード表面が未加工の場合に比べて、接合面積が
増えるので、接合強度が強くなる。また、脆く弱いはん
だ接合部に温度変化により亀裂が生じても、亀裂が接合
面に沿って伝播することになり、亀裂の伝播経路が長く
なる。したがって、見かけ上の亀裂は短くなる。そのた
め、はんだ亀裂の伝播によるはんだ接合部の電気抵抗の
変化も少なくなる。また、はんだ接合面仝面に渡り亀裂
が伝播してはんだ接合部が電気的にオープン状態に到る
という故障までの接含寿命が長くなる。
【００２８】（実施例２）図３は、本発明の第２の実施
例をあらわすＳＯＪ形状の半導体素子のはんだ接合をあ
らわす断面図である。
例をあらわすＳＯＪ形状の半導体素子のはんだ接合をあ
らわす断面図である。
【００２９】図３において、実施例１とは半導体素子の
リード２５の形状が異なり、はんだ接合面であるリード
曲げの凸面側の表面について、部分的に凹凸形状を設け
た点が異なる。
リード２５の形状が異なり、はんだ接合面であるリード
曲げの凸面側の表面について、部分的に凹凸形状を設け
た点が異なる。
【００３０】上記構成に示すように、ＳＯＪ２４のリー
ド２５と回路基板２１のはんだ接合部は、実施例１同
様、リード２５に凹凸形状を設けたことにより、はんだ
の接合界面２６が凹凸形状となっているために、従来の
リードの表面が未加工の場合に比べて、接合面積が増え
るので、接合強度が強くなる。また、脆く弱いはんだ接
合部に温度変化により亀裂が生じても、亀裂が接合面に
沿って伝播するとなると亀裂の伝播経路が長くなる。し
たがって、見かけ上の亀裂は短くなる。
ド２５と回路基板２１のはんだ接合部は、実施例１同
様、リード２５に凹凸形状を設けたことにより、はんだ
の接合界面２６が凹凸形状となっているために、従来の
リードの表面が未加工の場合に比べて、接合面積が増え
るので、接合強度が強くなる。また、脆く弱いはんだ接
合部に温度変化により亀裂が生じても、亀裂が接合面に
沿って伝播するとなると亀裂の伝播経路が長くなる。し
たがって、見かけ上の亀裂は短くなる。
【００３１】よって、はんだの亀裂伝播によるはんだ接
合部の電気抵抗の変化も少ないし、はんだ接合面全面に
渡り亀裂が伝播してはんだ接合部が電気的にオープン状
態に到るという故障までの接合寿命が長くなる。
合部の電気抵抗の変化も少ないし、はんだ接合面全面に
渡り亀裂が伝播してはんだ接合部が電気的にオープン状
態に到るという故障までの接合寿命が長くなる。
【００３２】
【発明の効果】本発明によれば、リードを有する半導体
素子において、リードが回路基板とはんだ接合する面の
少なくとも一部に凹凸を設けたことにより、はんだと半
導体素子の接合界面の形状が凹凸になることにより半導
体素子のリードとはんだとの接合面積が増加し、回路基
板と半導体素子のはんだ接合部の接合強度が強くなる。
また、温度変化での熱応力によるはんだ接合部の亀裂の
伝播が見かけ上短くなるので、はんだ接合部の接合信頼
性を向上できる。さらに、はんだ接合面全面に渡り亀裂
が伝播してはんだ接合部が電気的にオープン状態に到る
という故障までの接合寿命が長くなる。
素子において、リードが回路基板とはんだ接合する面の
少なくとも一部に凹凸を設けたことにより、はんだと半
導体素子の接合界面の形状が凹凸になることにより半導
体素子のリードとはんだとの接合面積が増加し、回路基
板と半導体素子のはんだ接合部の接合強度が強くなる。
また、温度変化での熱応力によるはんだ接合部の亀裂の
伝播が見かけ上短くなるので、はんだ接合部の接合信頼
性を向上できる。さらに、はんだ接合面全面に渡り亀裂
が伝播してはんだ接合部が電気的にオープン状態に到る
という故障までの接合寿命が長くなる。
【００３３】また、リードに設ける凹凸の算術平均粗さ
（Ｒａ）を１μｍ〜５０μｍとすることにより、上記効
果に加えはんだの破断寿命を延ばし、リードが浮くこと
による接続不良を防止することができる。
（Ｒａ）を１μｍ〜５０μｍとすることにより、上記効
果に加えはんだの破断寿命を延ばし、リードが浮くこと
による接続不良を防止することができる。
【００３４】また、凹凸の付与手段をプレス加工または
ブラスト加工とすることにより、上記効果に加え凹凸を
効率よく付与することができる。
ブラスト加工とすることにより、上記効果に加え凹凸を
効率よく付与することができる。
【００３５】また、リードを有する半導体素子をＱＦ
Ｐ、ＳＯＰ、ＴＳＯＰまたはＳＯＪとすることにより、
はんだ接合部の接合強度と接合信頼性に優れたＱＦＰ、
ＳＯＰ、ＴＳＯＰまたはＳＯＪを得ることができる。
Ｐ、ＳＯＰ、ＴＳＯＰまたはＳＯＪとすることにより、
はんだ接合部の接合強度と接合信頼性に優れたＱＦＰ、
ＳＯＰ、ＴＳＯＰまたはＳＯＪを得ることができる。
【００３６】また、回路基板の電極部にはんだペースト
を塗布し、その上に前記半導体素子を搭載し、はんだペ
ーストを加熱溶融することを特徴とする半導体素子のは
んだ付け方法により、従来の製造工程を変更することな
しに、はんだ接合部の接合強度と接合信頼性に優れた半
導体素子が実装された回路基板を得ることができる。
を塗布し、その上に前記半導体素子を搭載し、はんだペ
ーストを加熱溶融することを特徴とする半導体素子のは
んだ付け方法により、従来の製造工程を変更することな
しに、はんだ接合部の接合強度と接合信頼性に優れた半
導体素子が実装された回路基板を得ることができる。
【００３７】また、回路基板の電極部に、前記請求項１
ないし４のいずれか１項に記載された半導体素子がはん
だ接合されたことにより、はんだ接合部の接合強度と接
合信頼性に優れた半導体素子が実装された回路基板とす
ることができる。
ないし４のいずれか１項に記載された半導体素子がはん
だ接合されたことにより、はんだ接合部の接合強度と接
合信頼性に優れた半導体素子が実装された回路基板とす
ることができる。
【図１】本発明の半導体素子の第１の実施例を表す断面
図
図
【図２】本発明の半導体素子の第１の実施例を表すはん
だ付け後の断面図
だ付け後の断面図
【図３】本発明の半導体素子の第２の実施例をあらわす
断画図
断画図
【図４】従来の半導体素子のはんだ接合前の断面図
【図５】従来の半導体素子のはんだ接合後の断面図
１、２１…回路基板 ２、２２…銅電極 ３、２３…はんだペースト ４…半導体素子（ＱＦＰ） ２４…半導体素子（ＳＯＪ） ５、２５…リード ６、２６…はんだ接合界面 ７…はんだ亀裂
Claims (6)
- 【請求項１】 リードを有する半導体素子において、該
リードのはんだ接合面の少なくとも一部に凹凸を設けた
ことを特徴とする半導体素子。 - 【請求項２】 前記凹凸が、算術平均粗さ（Ｒａ）で１
μｍ〜５０μｍであることを特徴とする請求項１に記載
の半導体素子。 - 【請求項３】 前記凹凸がプレス加工またはブラスト加
工により設けられたものであることを特徴とする請求項
１または２に記載の半導体素子。 - 【請求項４】 リードを有する半導体素子が、ＱＦＰ、
ＳＯＰ、ＴＳＯＰまたはＳＯＪであることを特徴とする
請求項１ないし３のいずれか１項に記載の半導体素子。 - 【請求項５】 回路基板の電極部にはんだペーストを塗
布し、その上に請求項１ないし４のいずれか１項に記載
の半導体素子を搭載し、はんだペーストを加熱溶融する
ことを特徴とする半導体素子のはんだ付け方法。 - 【請求項６】 回路基板の電極部に、前記請求項１ない
し４のいずれか１項に記載された半導体素子がはんだ接
合されたことを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000035099A JP2001230362A (ja) | 2000-02-14 | 2000-02-14 | 半導体素子、そのはんだ付け方法および回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000035099A JP2001230362A (ja) | 2000-02-14 | 2000-02-14 | 半導体素子、そのはんだ付け方法および回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230362A true JP2001230362A (ja) | 2001-08-24 |
Family
ID=18559345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000035099A Pending JP2001230362A (ja) | 2000-02-14 | 2000-02-14 | 半導体素子、そのはんだ付け方法および回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001230362A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278663A (ja) * | 2005-03-29 | 2006-10-12 | Tokyo Coil Engineering Kk | 表面実装部品 |
| JP2007175706A (ja) * | 2005-12-26 | 2007-07-12 | Toyota Motor Corp | 接合方法とハンダ塗布装置，接合部材 |
| JPWO2006011520A1 (ja) * | 2004-07-28 | 2008-05-01 | 京セラ株式会社 | セラミックヒーター及びそれを用いた加熱用コテ |
| US8199527B2 (en) | 2007-05-21 | 2012-06-12 | Taiyo Yuden Co., Ltd. | Electronic component and manufacturing method therefor |
| JP2017068910A (ja) * | 2015-09-28 | 2017-04-06 | 京セラ株式会社 | ヒータ |
| JP2017068960A (ja) * | 2015-09-29 | 2017-04-06 | 京セラ株式会社 | ヒータ |
| CN107924889A (zh) * | 2016-03-31 | 2018-04-17 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| JP2021034324A (ja) * | 2019-08-29 | 2021-03-01 | 矢崎総業株式会社 | シールドコネクタ |
-
2000
- 2000-02-14 JP JP2000035099A patent/JP2001230362A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006011520A1 (ja) * | 2004-07-28 | 2008-05-01 | 京セラ株式会社 | セラミックヒーター及びそれを用いた加熱用コテ |
| JP2006278663A (ja) * | 2005-03-29 | 2006-10-12 | Tokyo Coil Engineering Kk | 表面実装部品 |
| JP2007175706A (ja) * | 2005-12-26 | 2007-07-12 | Toyota Motor Corp | 接合方法とハンダ塗布装置，接合部材 |
| JP4682844B2 (ja) * | 2005-12-26 | 2011-05-11 | トヨタ自動車株式会社 | 接合部材の製造方法 |
| US8199527B2 (en) | 2007-05-21 | 2012-06-12 | Taiyo Yuden Co., Ltd. | Electronic component and manufacturing method therefor |
| JP2017068910A (ja) * | 2015-09-28 | 2017-04-06 | 京セラ株式会社 | ヒータ |
| JP2017068960A (ja) * | 2015-09-29 | 2017-04-06 | 京セラ株式会社 | ヒータ |
| CN107924889A (zh) * | 2016-03-31 | 2018-04-17 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| JPWO2017169857A1 (ja) * | 2016-03-31 | 2018-07-26 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| US10199305B2 (en) | 2016-03-31 | 2019-02-05 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN107924889B (zh) * | 2016-03-31 | 2021-02-12 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| JP2021034324A (ja) * | 2019-08-29 | 2021-03-01 | 矢崎総業株式会社 | シールドコネクタ |
| JP7211914B2 (ja) | 2019-08-29 | 2023-01-24 | 矢崎総業株式会社 | シールドコネクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3848723B2 (ja) | 半導体装置の実装構造体及びその検査方法 | |
| KR100201036B1 (ko) | 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| JP3169781B2 (ja) | 半導体装置用のリードフレーム | |
| EP1725087A1 (en) | Electronic assembly with controlled metal particle-containing solder joint thickness | |
| JP2001230362A (ja) | 半導体素子、そのはんだ付け方法および回路基板 | |
| JP2003051665A (ja) | 電子部品の実装方法 | |
| JP2004307307A (ja) | セラミックス回路基板とその製造方法 | |
| WO2002061768A1 (fr) | Connecteur de resistance et son procede de fabrication | |
| JP2007165476A (ja) | 表面実装部品 | |
| WO2024100981A1 (ja) | 回路モジュール、及び回路モジュールの実装方法 | |
| WO2024195444A1 (ja) | リード端子およびコネクタ | |
| JPH05315517A (ja) | 半導体装置 | |
| TWI749372B (zh) | 半導體裝置用Cu合金接合導線 | |
| JPH10284821A (ja) | プリント配線板 | |
| JP2001156431A (ja) | 回路基板および回路基板のはんだ付け方法 | |
| JP3219022B2 (ja) | 電子部品搭載用セラミックス多層配線基板の電極構造 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JP3274648B2 (ja) | 高融点ボールコネクタ及び高融点ボールコネクタ用コンタクト | |
| JP2914577B2 (ja) | 表面実装電子デバイスの製造方法 | |
| JPH09148334A (ja) | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 | |
| WO2023196323A1 (en) | Micro solder joint and stencil aperture design | |
| JP2024131944A (ja) | リード端子およびコネクタ | |
| JP2837052B2 (ja) | 電子部品 |