JP2001156431A - 回路基板および回路基板のはんだ付け方法 - Google Patents
回路基板および回路基板のはんだ付け方法Info
- Publication number
- JP2001156431A JP2001156431A JP33363499A JP33363499A JP2001156431A JP 2001156431 A JP2001156431 A JP 2001156431A JP 33363499 A JP33363499 A JP 33363499A JP 33363499 A JP33363499 A JP 33363499A JP 2001156431 A JP2001156431 A JP 2001156431A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- solder
- joint
- copper land
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 はんだ材料を変更することなく、はんだ接合
部の接合強度を高めて、はんだ接合部の接合信頼性を向
上させ、しかも、はんだ亀裂の発生し難い回路基板およ
び回路基板のはんだ付け方法を提供する。 【解決手段】 回路基板１の電極としての銅ランド２の
表面の少なくとも一部分をブラスト処理等により凹凸形
状２ａにし、銅ランド２にはんだペースト３を塗布し、
その上に電子部品４のリード５を位置決めして搭載し、
はんだペースト３を加熱溶融し、回路基板１上に電子部
品４をはんだ付けする。銅ランド２の凹凸形状２ａによ
り、銅ランドとはんだとの接合面積を増加させて、回路
基板１と電子部品４のはんだ接合部の接合強度を強くで
き、温度変化に基づく熱応力によりはんだ接合部にたと
え亀裂が生じても、亀裂の伝播は見かけ上短くなり、は
んだ接合部の電気抵抗の変化も少なく、接合信頼性を向
上させることができる。
部の接合強度を高めて、はんだ接合部の接合信頼性を向
上させ、しかも、はんだ亀裂の発生し難い回路基板およ
び回路基板のはんだ付け方法を提供する。 【解決手段】 回路基板１の電極としての銅ランド２の
表面の少なくとも一部分をブラスト処理等により凹凸形
状２ａにし、銅ランド２にはんだペースト３を塗布し、
その上に電子部品４のリード５を位置決めして搭載し、
はんだペースト３を加熱溶融し、回路基板１上に電子部
品４をはんだ付けする。銅ランド２の凹凸形状２ａによ
り、銅ランドとはんだとの接合面積を増加させて、回路
基板１と電子部品４のはんだ接合部の接合強度を強くで
き、温度変化に基づく熱応力によりはんだ接合部にたと
え亀裂が生じても、亀裂の伝播は見かけ上短くなり、は
んだ接合部の電気抵抗の変化も少なく、接合信頼性を向
上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品をはんだ
接合する回路基板および回路基板のはんだ付け方法に関
するものである。
接合する回路基板および回路基板のはんだ付け方法に関
するものである。
【０００２】
【従来の技術】電子機器の小型化、軽量化、多機能化の
流れの中で、電子部品と回路基板のはんだ付けについ
て、半導体部品は、狭ピッチ多ピン化し、ＱＦＰ（Quad
FlatPackage ）、ＳＯＰ（Small Outline Package
）、ＴＳＯＰ（Thin Small Outline Package）、Ｓ
ＯＪ（Small Outline J-leaded Package ）等のリー
ドを有する電子部品が多く利用されるようになってきて
いる。また、その他の部品についてもチップ抵抗、チッ
プコンデンサ等小型のものが多く利用されるようになっ
てきている。これらの電子部品のはんだ接合部は、微細
であり、回路基板の銅ランド上にスクリーン印刷等の方
法により塗布されたはんだペーストとを一括にリフロー
加熱することにより、回路基板上の銅ランドとはんだの
接合界面と電子部品電極とはんだの接合界面が合金化さ
れはんだ接合部が形成されるのが一般的である。
流れの中で、電子部品と回路基板のはんだ付けについ
て、半導体部品は、狭ピッチ多ピン化し、ＱＦＰ（Quad
FlatPackage ）、ＳＯＰ（Small Outline Package
）、ＴＳＯＰ（Thin Small Outline Package）、Ｓ
ＯＪ（Small Outline J-leaded Package ）等のリー
ドを有する電子部品が多く利用されるようになってきて
いる。また、その他の部品についてもチップ抵抗、チッ
プコンデンサ等小型のものが多く利用されるようになっ
てきている。これらの電子部品のはんだ接合部は、微細
であり、回路基板の銅ランド上にスクリーン印刷等の方
法により塗布されたはんだペーストとを一括にリフロー
加熱することにより、回路基板上の銅ランドとはんだの
接合界面と電子部品電極とはんだの接合界面が合金化さ
れはんだ接合部が形成されるのが一般的である。
【０００３】図４に従来から一般的に用いられている回
路基板と電子部品とのはんだ接合部を断面図で示し、同
（ａ）ははんだ接合前の状態であり、同（ｂ）ははんだ
接合後の状態である。
路基板と電子部品とのはんだ接合部を断面図で示し、同
（ａ）ははんだ接合前の状態であり、同（ｂ）ははんだ
接合後の状態である。
【０００４】回路基板１０１と電子部品としてのＱＦＰ
１０４のはんだ接合に際して、図４の（ａ）に示すよう
に、回路基板１０１の銅ランド１０２上に、スクリーン
印刷等によりはんだペースト１０３が塗布され、その
後、リード１０５を有するＱＦＰ１０４を回路基板１０
１に対して位置決めして搭載し、はんだペースト１０３
を一括にリフロー加熱することにより、図４の（ｂ）に
示すように、はんだペースト１０３の溶融によってはん
だ接合部が形成される。なお、図４の（ｂ）において、
１０６は回路基板１０１上の銅ランド１０２と溶融した
はんだペースト１０３の接合界面であり、また、１０７
ははんだ接合界面１０６の沿って伝播するはんだ亀裂で
あり、１０９は回路基板１０１上で銅ランド１０２以外
の部分に塗布硬化されたソルダーレジストである。
１０４のはんだ接合に際して、図４の（ａ）に示すよう
に、回路基板１０１の銅ランド１０２上に、スクリーン
印刷等によりはんだペースト１０３が塗布され、その
後、リード１０５を有するＱＦＰ１０４を回路基板１０
１に対して位置決めして搭載し、はんだペースト１０３
を一括にリフロー加熱することにより、図４の（ｂ）に
示すように、はんだペースト１０３の溶融によってはん
だ接合部が形成される。なお、図４の（ｂ）において、
１０６は回路基板１０１上の銅ランド１０２と溶融した
はんだペースト１０３の接合界面であり、また、１０７
ははんだ接合界面１０６の沿って伝播するはんだ亀裂で
あり、１０９は回路基板１０１上で銅ランド１０２以外
の部分に塗布硬化されたソルダーレジストである。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
回路基板では、リフローはんだ付け工程の熱履歴や使用
中の周囲環境の温度変化等のために、はんだ接合部に熱
応力がかかり、はんだ接合部に図４の（ｂ）に示すよう
な亀裂１０７が発生し、最悪の場合には破断してしまう
場合もある。
回路基板では、リフローはんだ付け工程の熱履歴や使用
中の周囲環境の温度変化等のために、はんだ接合部に熱
応力がかかり、はんだ接合部に図４の（ｂ）に示すよう
な亀裂１０７が発生し、最悪の場合には破断してしまう
場合もある。
【０００６】はんだ接合部の亀裂が生じ難くするために
は、特開平１０−１３７９７２号公報に示されるような
耐熱疲労特性の良いはんだペーストを用いる方法もある
が、従来の材料よりもコストアップになるという欠点が
ある。
は、特開平１０−１３７９７２号公報に示されるような
耐熱疲労特性の良いはんだペーストを用いる方法もある
が、従来の材料よりもコストアップになるという欠点が
ある。
【０００７】そこで、本発明は、上述の従来技術の有す
る未解決の問題点に鑑みてなされたものであって、はん
だ材料を変更することなく、はんだ接合部の接合強度を
高めて、はんだ接合部の接合信頼性を向上させ、しか
も、はんだ亀裂の発生し難い回路基板および回路基板の
はんだ付け方法を提供することを目的とするものであ
る。
る未解決の問題点に鑑みてなされたものであって、はん
だ材料を変更することなく、はんだ接合部の接合強度を
高めて、はんだ接合部の接合信頼性を向上させ、しか
も、はんだ亀裂の発生し難い回路基板および回路基板の
はんだ付け方法を提供することを目的とするものであ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の回路基板は、電子部品をはんだペーストを
介してはんだ接合する銅ランドを有する回路基板におい
て、はんだ接合部の銅ランド表面の少なくとも一部分を
凹凸形状にしてあることを特徴とする。
め、本発明の回路基板は、電子部品をはんだペーストを
介してはんだ接合する銅ランドを有する回路基板におい
て、はんだ接合部の銅ランド表面の少なくとも一部分を
凹凸形状にしてあることを特徴とする。
【０００９】本発明の回路基板においては、前記銅ラン
ド表面の凹凸形状は表面粗さＲａが１μｍ〜３５μｍの
範囲であることが好ましい。
ド表面の凹凸形状は表面粗さＲａが１μｍ〜３５μｍの
範囲であることが好ましい。
【００１０】また、本発明の回路基板のはんだ付け方法
は、表面の少なくとも一部分を凹凸形状にした銅ランド
を有する回路基板の該銅ランドにはんだペーストを塗布
し、その上に電子部品を搭載して、はんだペーストを加
熱溶融し、前記回路基板上に前記電子部品をはんだ付け
することを特徴とする。
は、表面の少なくとも一部分を凹凸形状にした銅ランド
を有する回路基板の該銅ランドにはんだペーストを塗布
し、その上に電子部品を搭載して、はんだペーストを加
熱溶融し、前記回路基板上に前記電子部品をはんだ付け
することを特徴とする。
【００１１】本発明の回路基板のはんだ付け方法におい
ては、前記銅ランド表面の凹凸形状は表面粗さＲａが１
μｍ〜３５μｍの範囲であることが好ましい。
ては、前記銅ランド表面の凹凸形状は表面粗さＲａが１
μｍ〜３５μｍの範囲であることが好ましい。
【００１２】
【作用】本発明の回路基板およびそのはんだ付け方法に
よれば、電子部品とはんだ接合される回路基板の電極と
しての銅ランドの表面の少なくとも一部をブラスト処理
等により凹凸形状にすることにより、銅ランドの表面積
を増やし、銅ランドとはんだとの接合面積を増加させる
ことができ、回路基板と電子部品のはんだ接合部の接合
強度を強くすることができる。また、温度変化に基づく
熱応力によりはんだ接合部にたとえ亀裂が生じても、亀
裂は凹凸形状の接合面に沿って伝播し、亀裂の伝播は見
かけ上短くなるので、はんだ接合部の電気抵抗の変化も
少なく、接合信頼性を向上させることができる。
よれば、電子部品とはんだ接合される回路基板の電極と
しての銅ランドの表面の少なくとも一部をブラスト処理
等により凹凸形状にすることにより、銅ランドの表面積
を増やし、銅ランドとはんだとの接合面積を増加させる
ことができ、回路基板と電子部品のはんだ接合部の接合
強度を強くすることができる。また、温度変化に基づく
熱応力によりはんだ接合部にたとえ亀裂が生じても、亀
裂は凹凸形状の接合面に沿って伝播し、亀裂の伝播は見
かけ上短くなるので、はんだ接合部の電気抵抗の変化も
少なく、接合信頼性を向上させることができる。
【００１３】
【発明の実施の形態】本発明の実施の形態を図面に基づ
いて説明する。
いて説明する。
【００１４】（第１の実施例）図１は、本発明の第１の
実施例における回路基板と電子部品とのはんだ接合部を
示す断面図であり、図２は、本発明の第１の実施例にお
いて回路基板と電子部品をはんだ接合する態様を説明す
る図であり、同（ａ）は回路基板の銅ランドの表面を加
工する方法を説明するための断面図であり、同（ｂ）は
はんだ接合前の状態を示す断面図である。
実施例における回路基板と電子部品とのはんだ接合部を
示す断面図であり、図２は、本発明の第１の実施例にお
いて回路基板と電子部品をはんだ接合する態様を説明す
る図であり、同（ａ）は回路基板の銅ランドの表面を加
工する方法を説明するための断面図であり、同（ｂ）は
はんだ接合前の状態を示す断面図である。
【００１５】図１において、１は回路基板、２は回路基
板１上の電極としての銅ランドであり、その表面に少な
くとも一部分に（図１においては３箇所に）凹凸形状２
ａが形成されている。３は回路基板１上の銅ランド２に
スクリーン印刷等によりペースト状で塗布され、その後
溶融され固化したはんだ、４は回路基板１に搭載されは
んだ付けされる電子部品としてのＱＦＰであり、ＱＦＰ
４のリード５は回路基板１の銅ランド２にはんだペース
ト３を介して接合されている。なお、６は回路基板１上
の銅ランド２と溶融したはんだ３の接合界面であり、７
は銅ランド２とはんだの接合界面６の沿って伝播するは
んだ亀裂、９は銅ランド２以外の回路基板１表面に塗布
硬化されたソルダーレジストである。
板１上の電極としての銅ランドであり、その表面に少な
くとも一部分に（図１においては３箇所に）凹凸形状２
ａが形成されている。３は回路基板１上の銅ランド２に
スクリーン印刷等によりペースト状で塗布され、その後
溶融され固化したはんだ、４は回路基板１に搭載されは
んだ付けされる電子部品としてのＱＦＰであり、ＱＦＰ
４のリード５は回路基板１の銅ランド２にはんだペース
ト３を介して接合されている。なお、６は回路基板１上
の銅ランド２と溶融したはんだ３の接合界面であり、７
は銅ランド２とはんだの接合界面６の沿って伝播するは
んだ亀裂、９は銅ランド２以外の回路基板１表面に塗布
硬化されたソルダーレジストである。
【００１６】回路基板１上の銅ランド２の表面に部分的
に形成される凹凸形状２ａは、図２の（ａ）に示すよう
に加工される。すなわち、先ず、回路基板１上のソルダ
ーレジスト９および銅ランド２の表面にソルダーレジス
ト１０を塗布硬化させる。なお、このとき、ソルダーレ
ジスト１０は、銅ランド２の表面において、凹凸形状２
ａを形成する部位を部分的に開口されている。このよう
に形成されたソルダーレジスト１０をマスクとして、銅
ランド２の表面を部分的に樹脂ビーズ、ガラスビーズ等
でブラスト処理する。これにより銅ランド２の表面は部
分的な凹凸形状２ａが加工形成される。
に形成される凹凸形状２ａは、図２の（ａ）に示すよう
に加工される。すなわち、先ず、回路基板１上のソルダ
ーレジスト９および銅ランド２の表面にソルダーレジス
ト１０を塗布硬化させる。なお、このとき、ソルダーレ
ジスト１０は、銅ランド２の表面において、凹凸形状２
ａを形成する部位を部分的に開口されている。このよう
に形成されたソルダーレジスト１０をマスクとして、銅
ランド２の表面を部分的に樹脂ビーズ、ガラスビーズ等
でブラスト処理する。これにより銅ランド２の表面は部
分的な凹凸形状２ａが加工形成される。
【００１７】このようにブラスト処理等により部分的に
凹凸形状２ａが形成された銅ランド２に、電子部品とし
てのＱＦＰ４のリード５を接合するに際して、銅ランド
２の上に、図２の（ｂ）に示すように、はんだペースト
３を塗布する。その後、図２の（ｂ）に示すように、Ｑ
ＦＰ４のリード５をはんだペースト３の真上に位置合わ
せし、ＱＦＰ４を回路基板１に搭載し、これらをリフロ
ー加熱工程に通す。これにより、はんだペースト３が溶
融し、はんだペースト３とＱＦＰリード５の接合界面と
が溶融し、銅ランド２とはんだ３の接合界面、ＱＦＰリ
ード５とはんだ３の接合界面がそれぞれ合金化され、Ｑ
ＦＰ４と回路基板１のはんだ接合部が形成される。
凹凸形状２ａが形成された銅ランド２に、電子部品とし
てのＱＦＰ４のリード５を接合するに際して、銅ランド
２の上に、図２の（ｂ）に示すように、はんだペースト
３を塗布する。その後、図２の（ｂ）に示すように、Ｑ
ＦＰ４のリード５をはんだペースト３の真上に位置合わ
せし、ＱＦＰ４を回路基板１に搭載し、これらをリフロ
ー加熱工程に通す。これにより、はんだペースト３が溶
融し、はんだペースト３とＱＦＰリード５の接合界面と
が溶融し、銅ランド２とはんだ３の接合界面、ＱＦＰリ
ード５とはんだ３の接合界面がそれぞれ合金化され、Ｑ
ＦＰ４と回路基板１のはんだ接合部が形成される。
【００１８】このように形成されるはんだ接合部におい
ては、図１に図示するように、銅ランド２とはんだの接
合界面６が、凹凸形状をしているために、従来のように
銅ランド表面が未加工の場合に比べて、銅ランド２の表
面積が増え、銅ランド２とはんだ３との接合面積が増加
するので、接合強度が強くなる。また、回路基板１の銅
ランド２の凹凸形状２ａの程度に関しては、表面粗さＲ
ａで１μｍ〜３５μｍの範囲が好適である。凹凸形状２
ａの表面粗さＲａが小さいと、はんだの破断寿命に対し
て効果が少なく、また、表面粗さＲａが大きいと、はん
だペーストの印刷性（転写性）低下の原因となる。銅ラ
ンド３２メッキ厚さが約４０μｍであることを考慮する
と凹凸形状２ａの表面粗さＲａは５μｍ〜２０μｍの範
囲が特に望ましい。
ては、図１に図示するように、銅ランド２とはんだの接
合界面６が、凹凸形状をしているために、従来のように
銅ランド表面が未加工の場合に比べて、銅ランド２の表
面積が増え、銅ランド２とはんだ３との接合面積が増加
するので、接合強度が強くなる。また、回路基板１の銅
ランド２の凹凸形状２ａの程度に関しては、表面粗さＲ
ａで１μｍ〜３５μｍの範囲が好適である。凹凸形状２
ａの表面粗さＲａが小さいと、はんだの破断寿命に対し
て効果が少なく、また、表面粗さＲａが大きいと、はん
だペーストの印刷性（転写性）低下の原因となる。銅ラ
ンド３２メッキ厚さが約４０μｍであることを考慮する
と凹凸形状２ａの表面粗さＲａは５μｍ〜２０μｍの範
囲が特に望ましい。
【００１９】はんだ接合部は一般的に弱く脆いので、温
度変化によりはんだ接合部に熱応力がかかり、はんだ接
合部に亀裂が生じるとしても、はんだ亀裂が接合面に沿
って伝播し、銅ランド表面の凹凸形状により亀裂の伝播
経路は長くなり、見かけ上の亀裂は短くなり、はんだ接
合部の接合信頼性や熱疲労特性を向上させることができ
る。さらに、はんだの亀裂伝播によるはんだ接合部の電
気抵抗の変化も少なく、はんだ接合面全面にわたり亀裂
が伝播してはんだ接合部が電気的にオープン状態に到る
という故障までの接合寿命が長くなる。
度変化によりはんだ接合部に熱応力がかかり、はんだ接
合部に亀裂が生じるとしても、はんだ亀裂が接合面に沿
って伝播し、銅ランド表面の凹凸形状により亀裂の伝播
経路は長くなり、見かけ上の亀裂は短くなり、はんだ接
合部の接合信頼性や熱疲労特性を向上させることができ
る。さらに、はんだの亀裂伝播によるはんだ接合部の電
気抵抗の変化も少なく、はんだ接合面全面にわたり亀裂
が伝播してはんだ接合部が電気的にオープン状態に到る
という故障までの接合寿命が長くなる。
【００２０】（第２の実施例）図３は、本発明の第２の
実施例における回路基板と電子部品（チップ抵抗）との
はんだ接合部を示す断面図である。なお、本実施例にお
いて、前述した第１の実施例と同様の部材には同一符号
を付して説明する。
実施例における回路基板と電子部品（チップ抵抗）との
はんだ接合部を示す断面図である。なお、本実施例にお
いて、前述した第１の実施例と同様の部材には同一符号
を付して説明する。
【００２１】図３に図示する本実施例において、電子部
品４Ａは、前述した第１の実施例とはその形状が異な
り、電極部にばね構造を有しないチップ抵抗であり、ま
た、回路基板１の銅ランド２上での凹凸形状の形成箇所
の数が異なっている。
品４Ａは、前述した第１の実施例とはその形状が異な
り、電極部にばね構造を有しないチップ抵抗であり、ま
た、回路基板１の銅ランド２上での凹凸形状の形成箇所
の数が異なっている。
【００２２】本実施例においても、回路基板１上の銅ラ
ンド２の表面の１箇所に凹凸形状２ａが加工形成されて
おり、チップ抵抗４Ａのリード５Ａを銅ランド２上に塗
布されたはんだペースト３の真上に位置合わせした後に
チップ抵抗４Ａを回路基板１に搭載し、これをリフロー
加熱工程に通すことにより、はんだペースト３が溶融
し、銅ランド２とはんだ３の接合界面およびチップ抵抗
４Ａのリード５Ａとはんだ３の接合界面が溶融し、チッ
プ抵抗４Ａと回路基板１のはんだ接合部が形成される。
ンド２の表面の１箇所に凹凸形状２ａが加工形成されて
おり、チップ抵抗４Ａのリード５Ａを銅ランド２上に塗
布されたはんだペースト３の真上に位置合わせした後に
チップ抵抗４Ａを回路基板１に搭載し、これをリフロー
加熱工程に通すことにより、はんだペースト３が溶融
し、銅ランド２とはんだ３の接合界面およびチップ抵抗
４Ａのリード５Ａとはんだ３の接合界面が溶融し、チッ
プ抵抗４Ａと回路基板１のはんだ接合部が形成される。
【００２３】このチップ部品４Ａと回路基板１のはんだ
接合部は、前述した第１の実施例と同様に、回路基板１
上の銅ランド２とはんだ３の接合界面６が凹凸形状にな
るために、従来のように銅ランド表面が未加工の場合に
比べて、接合面積が増えるので、接合強度が強くなる。
また、はんだ接合部は一般的に脆く弱いので温度変化に
よりはんだ接合部に亀裂が生じるとしても、亀裂が接合
面に沿って伝播すると、銅ランド表面の凹凸形状により
亀裂の伝播経路は長くなり、見かけ上の亀裂は短くな
り、はんだ接合部の接合信頼性を向上させることができ
る。さらに、はんだの亀裂伝播によるはんだ接合部の電
気抵抗の変化も少なく、はんだ接合面全面にわたり亀裂
が伝播してはんだ接合部が電気的にオープン状態に至る
という故障までの接合寿命を長くすることができる。
接合部は、前述した第１の実施例と同様に、回路基板１
上の銅ランド２とはんだ３の接合界面６が凹凸形状にな
るために、従来のように銅ランド表面が未加工の場合に
比べて、接合面積が増えるので、接合強度が強くなる。
また、はんだ接合部は一般的に脆く弱いので温度変化に
よりはんだ接合部に亀裂が生じるとしても、亀裂が接合
面に沿って伝播すると、銅ランド表面の凹凸形状により
亀裂の伝播経路は長くなり、見かけ上の亀裂は短くな
り、はんだ接合部の接合信頼性を向上させることができ
る。さらに、はんだの亀裂伝播によるはんだ接合部の電
気抵抗の変化も少なく、はんだ接合面全面にわたり亀裂
が伝播してはんだ接合部が電気的にオープン状態に至る
という故障までの接合寿命を長くすることができる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
回路基板と電子部品とのはんだ接合部において、はんだ
と回路基板上の銅ランドの接合界面の形状を凹凸形状に
することにより、回路基板上の銅ランドとはんだとの接
合面積が増加し、回路基板と電子部品のはんだ接合部の
接合強度を強くすることができる。また、温度変化に基
づく熱応力によりはんだ接合部にたとえ亀裂が生じて
も、亀裂は接合面に沿って伝播し、亀裂の伝播経路が長
くなり、亀裂は見かけ上短くなるので、はんだ接合部の
電気抵抗の変化も少なく、接合信頼性を向上させること
ができる。
回路基板と電子部品とのはんだ接合部において、はんだ
と回路基板上の銅ランドの接合界面の形状を凹凸形状に
することにより、回路基板上の銅ランドとはんだとの接
合面積が増加し、回路基板と電子部品のはんだ接合部の
接合強度を強くすることができる。また、温度変化に基
づく熱応力によりはんだ接合部にたとえ亀裂が生じて
も、亀裂は接合面に沿って伝播し、亀裂の伝播経路が長
くなり、亀裂は見かけ上短くなるので、はんだ接合部の
電気抵抗の変化も少なく、接合信頼性を向上させること
ができる。
【図１】本発明の第１の実施例における回路基板と電子
部品とのはんだ接合部を示す断面図である。
部品とのはんだ接合部を示す断面図である。
【図２】本発明の第１の実施例において回路基板と電子
部品をはんだ接合する態様を説明する図であり、同
（ａ）は回路基板の銅ランドの表面を加工する方法を説
明するための断面図であり、同（ｂ）ははんだ接合前の
状態を示す断面図である。
部品をはんだ接合する態様を説明する図であり、同
（ａ）は回路基板の銅ランドの表面を加工する方法を説
明するための断面図であり、同（ｂ）ははんだ接合前の
状態を示す断面図である。
【図３】本発明の第２の実施例における回路基板と電子
部品とのはんだ接合部を示す断面図である。
部品とのはんだ接合部を示す断面図である。
【図４】従来の回路基板と電子部品とのはんだ接合部を
示す断面図であって、同（ａ）ははんだ接合前の状態で
あり、同（ｂ）ははんだ接合後の状態である。
示す断面図であって、同（ａ）ははんだ接合前の状態で
あり、同（ｂ）ははんだ接合後の状態である。
１ 回路基板 ２ 銅ランド ３ はんだ（ペースト） ４ 電子部品（ＱＦＰ） ４Ａ 電子部品（チップ抵抗） ５ リード ５Ａ リード ６ （はんだ）接合界面 ７ はんだ亀裂 ９、１０ ソルダーレジスト
Claims (4)
- 【請求項１】 電子部品をはんだペーストを介してはん
だ接合する銅ランドを有する回路基板において、はんだ
接合部の銅ランド表面の少なくとも一部分を凹凸形状に
してあることを特徴とする回路基板。 - 【請求項２】 前記銅ランド表面の凹凸形状は表面粗さ
Ｒａが１μｍ〜３５μｍの範囲であることを特徴とする
請求項１記載の回路基板。 - 【請求項３】 表面の少なくとも一部分を凹凸形状にし
た銅ランドを有する回路基板の該銅ランドにはんだペー
ストを塗布し、その上に電子部品を搭載して、はんだペ
ーストを加熱溶融し、前記回路基板上に前記電子部品を
はんだ付けすることを特徴とする回路基板のはんだ付け
方法。 - 【請求項４】 前記銅ランド表面の凹凸形状は表面粗さ
Ｒａが１μｍ〜３５μｍの範囲であることを特徴とする
請求項３記載の回路基板のはんだ付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33363499A JP2001156431A (ja) | 1999-11-25 | 1999-11-25 | 回路基板および回路基板のはんだ付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33363499A JP2001156431A (ja) | 1999-11-25 | 1999-11-25 | 回路基板および回路基板のはんだ付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156431A true JP2001156431A (ja) | 2001-06-08 |
Family
ID=18268251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33363499A Pending JP2001156431A (ja) | 1999-11-25 | 1999-11-25 | 回路基板および回路基板のはんだ付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001156431A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101855260B1 (ko) * | 2011-10-07 | 2018-05-08 | 엘지디스플레이 주식회사 | 발광다이오드 패키지를 기판에 표면실장하는 방법 및 발광다이오드 패키지가 표면실장된 인쇄회로기판 |
-
1999
- 1999-11-25 JP JP33363499A patent/JP2001156431A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101855260B1 (ko) * | 2011-10-07 | 2018-05-08 | 엘지디스플레이 주식회사 | 발광다이오드 패키지를 기판에 표면실장하는 방법 및 발광다이오드 패키지가 표면실장된 인쇄회로기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| JP2001230362A (ja) | 半導体素子、そのはんだ付け方法および回路基板 | |
| JP2001156431A (ja) | 回路基板および回路基板のはんだ付け方法 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JP2692522B2 (ja) | パッケージモジュール基板 | |
| JPH06112640A (ja) | 回路基板 | |
| JP2002223062A (ja) | プリント配線基板のパッド形状 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| WO2023095447A1 (ja) | 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法 | |
| JP3226147B2 (ja) | 表面実装部品の接合構造 | |
| JP2913912B2 (ja) | 回路断線の修理方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2002353601A (ja) | 電子部品実装体および電子部品実装方法 | |
| JPH0722742A (ja) | プリント配線板の半田付け方法 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| KR0176435B1 (ko) | 금속 접합 방법 | |
| JPH118453A (ja) | 基 板 | |
| JP2820115B2 (ja) | プリント基板への電子部品の高信頼性接続実装方法および電子部品 | |
| JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
| KR101133126B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2001210958A (ja) | 多層プリント配線板のスルーホール補強方法 | |
| JP2004022566A (ja) | 半導体装置とその製造方法 | |
| JP2005322568A (ja) | 端子の接続方法及び回路基板 | |
| JP2002043368A (ja) | 電気回路装置とその製造方法 | |
| JP2004319564A (ja) | 半導体装置の実装方法 |