JP3219022B2 - 電子部品搭載用セラミックス多層配線基板の電極構造 - Google Patents
電子部品搭載用セラミックス多層配線基板の電極構造Info
- Publication number
- JP3219022B2 JP3219022B2 JP16453497A JP16453497A JP3219022B2 JP 3219022 B2 JP3219022 B2 JP 3219022B2 JP 16453497 A JP16453497 A JP 16453497A JP 16453497 A JP16453497 A JP 16453497A JP 3219022 B2 JP3219022 B2 JP 3219022B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- solder
- ceramic multilayer
- temperature solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品搭載用セ
ラミックス多層配線基板の電極構造、特に、外部との接
続信頼性に優れた電子部品搭載用セラミックス多層配線
基板の電極構造に関する。
ラミックス多層配線基板の電極構造、特に、外部との接
続信頼性に優れた電子部品搭載用セラミックス多層配線
基板の電極構造に関する。
【０００２】
【従来の技術】近年、面実装による高実装密度化の観点
から、セラミックス多層配線基板のプリント配線板およ
び電子部品のセラミックス多層配線基板への実装はＢＧ
Ａ(Ball Grid Allay) 接続法が主流となりつつある。こ
れらはんだを用いた接続法は、セラミックス多層配線基
板とプリント配線板または電子部品との熱膨張率の差か
ら発生する歪により接続部のはんだが破壊し、充分な実
装信頼性を得ることが困難であった。
から、セラミックス多層配線基板のプリント配線板およ
び電子部品のセラミックス多層配線基板への実装はＢＧ
Ａ(Ball Grid Allay) 接続法が主流となりつつある。こ
れらはんだを用いた接続法は、セラミックス多層配線基
板とプリント配線板または電子部品との熱膨張率の差か
ら発生する歪により接続部のはんだが破壊し、充分な実
装信頼性を得ることが困難であった。
【０００３】これらの問題に対して、米国特許第5,060,
844 号明細書では、セラミックス多層配線基板とプリン
ト配線板とを接続するはんだ電極が、低温はんだ／高温
はんだ／低温はんだの３層構造となる例が開示されてい
る。
844 号明細書では、セラミックス多層配線基板とプリン
ト配線板とを接続するはんだ電極が、低温はんだ／高温
はんだ／低温はんだの３層構造となる例が開示されてい
る。
【０００４】図１はそのような電極構造の略式説明図で
ある。図中、セラミックス多層配線基板10の表層パッド
12に低温はんだペースト14を印刷し、高温はんだボール
16を設置後、低温はんだの融点 (ＴLm) と高温はんだの
融点 (ＴHm) の中間温度 (Ｔm:ＴLm≦Tm＜ＴHm) で熱処
理し、低温はんだのみを溶融してはんだ電極20を形成す
る。
ある。図中、セラミックス多層配線基板10の表層パッド
12に低温はんだペースト14を印刷し、高温はんだボール
16を設置後、低温はんだの融点 (ＴLm) と高温はんだの
融点 (ＴHm) の中間温度 (Ｔm:ＴLm≦Tm＜ＴHm) で熱処
理し、低温はんだのみを溶融してはんだ電極20を形成す
る。
【０００５】次に、プリント配線板22の表層パッド24に
低温はんだペースト26を印刷し、そのうえにセラミック
ス多層配線基板10に形成されたはんだ電極20を設置後、
再度Ｔm で熱処理し、セラミックス多層配線基板10とプ
リント配線板22をこのはんだ電極20を介して接続する。
低温はんだペースト26を印刷し、そのうえにセラミック
ス多層配線基板10に形成されたはんだ電極20を設置後、
再度Ｔm で熱処理し、セラミックス多層配線基板10とプ
リント配線板22をこのはんだ電極20を介して接続する。
【０００６】かかる接続方法によれば、接続工程で高温
はんだボール16が溶融せず、またセラミックス多層配線
基板10の自重で潰されることがない。そのため、少なく
とも高温はんだボール16の直径より大きい接続長を確保
できる。接続長が大きくなれば、セラミックス多層配線
基板とプリント配線板の熱膨張率差により発生する単位
長さ当たりの剪断歪が小さくなり、接続を構成するはん
だ電極、つまり接続部はんだの破壊寿命が伸び、信頼性
の高い実装信頼性を得ることが可能となる。
はんだボール16が溶融せず、またセラミックス多層配線
基板10の自重で潰されることがない。そのため、少なく
とも高温はんだボール16の直径より大きい接続長を確保
できる。接続長が大きくなれば、セラミックス多層配線
基板とプリント配線板の熱膨張率差により発生する単位
長さ当たりの剪断歪が小さくなり、接続を構成するはん
だ電極、つまり接続部はんだの破壊寿命が伸び、信頼性
の高い実装信頼性を得ることが可能となる。
【０００７】
【発明が解決しようとする課題】しかし、上記米国特許
明細書に開示された接続法を用い、セラミックス多層配
線基板とプリント配線板を接続した一体化物に対して、
熱サイクル試験したところ、接続部はんだの変形が接続
部全体に生じず、セラミックス多層配線基板の表層パッ
ド近傍のはんだのみ変形していた。これは、熱サイクル
によって発生する剪断応力が、はんだ電極全体に分散さ
れておらず、表層パッド近傍に集中していることを意味
する。応力集中する原因を調査したところ、はんだ電極
の表層パッド近傍の低温はんだ部にクビレがあり、そこ
が応力集中点となることが分かった。
明細書に開示された接続法を用い、セラミックス多層配
線基板とプリント配線板を接続した一体化物に対して、
熱サイクル試験したところ、接続部はんだの変形が接続
部全体に生じず、セラミックス多層配線基板の表層パッ
ド近傍のはんだのみ変形していた。これは、熱サイクル
によって発生する剪断応力が、はんだ電極全体に分散さ
れておらず、表層パッド近傍に集中していることを意味
する。応力集中する原因を調査したところ、はんだ電極
の表層パッド近傍の低温はんだ部にクビレがあり、そこ
が応力集中点となることが分かった。
【０００８】はんだ電極の表層パッド近傍のクビレを解
消するためには、低温はんだペーストの印刷量を多くす
る必要がある。しかし、通常の表層パッドは平坦な表面
上に存在するため、大量のはんだペーストを印刷する
と、温度Ｔm での熱処理時に、溶融した低温はんだが隣
接した表層パッド上にある低温はんだと接合することが
ある。上記米国特許明細書に開示された接続を行う過程
でセラミックス多層配線基板に形成するはんだ電極で
は、表層パッド近傍のクビレを解消することは不可能で
ある。
消するためには、低温はんだペーストの印刷量を多くす
る必要がある。しかし、通常の表層パッドは平坦な表面
上に存在するため、大量のはんだペーストを印刷する
と、温度Ｔm での熱処理時に、溶融した低温はんだが隣
接した表層パッド上にある低温はんだと接合することが
ある。上記米国特許明細書に開示された接続を行う過程
でセラミックス多層配線基板に形成するはんだ電極で
は、表層パッド近傍のクビレを解消することは不可能で
ある。
【０００９】そのため接続後の熱サイクル試験で発生す
る剪断応力がはんだ電極全体に均一に分散し、信頼性に
優れた電子部品等との接続を実現する、クビレのないセ
ラミックス多層配線基板のはんだ電極構造が望ましい。
る剪断応力がはんだ電極全体に均一に分散し、信頼性に
優れた電子部品等との接続を実現する、クビレのないセ
ラミックス多層配線基板のはんだ電極構造が望ましい。
【００１０】本発明の目的は、したがって、セラミック
ス多層配線基板に形成される、プリント基板への接続
用、および電子部品接続用のはんだ電極の構造におい
て、はんだ電極全体にクビレがなく、セラミックス多層
配線基板とプリント配線板および電子部品との熱膨張率
差から発生する剪断応力がはんだ電極全体に均一に分散
する、セラミックス多層配線基板のはんだ電極構造を提
供することにある。
ス多層配線基板に形成される、プリント基板への接続
用、および電子部品接続用のはんだ電極の構造におい
て、はんだ電極全体にクビレがなく、セラミックス多層
配線基板とプリント配線板および電子部品との熱膨張率
差から発生する剪断応力がはんだ電極全体に均一に分散
する、セラミックス多層配線基板のはんだ電極構造を提
供することにある。
【００１１】
【課題を解決するための手段】ここに、本発明は、セラ
ミックス多層配線基板に設ける突起形状のはんだ電極構
造であって、この突起形状の電極は、はんだボール（ボ
ール径：Ｂ以下、「高温はんだボール」と略記）と、表
層パッドと高温はんだボールの間に存在して前記はんだ
ボールより低融点のはんだ（以下、「低温はんだ」と略
記〕とから成る構造であり、セラミックス多層配線基板
表面には凹部を有し (凹部開口径：Ｘ、凹部深さ：ｔ)
、好ましくは凹部を形成する材料が、セラミックス多
層配線基板を構成するセラミックス内部絶縁層と同材料
であり、凹部の底面に表層パッドが存在し、下記ない
しの条件を満足するような構造を有する。
ミックス多層配線基板に設ける突起形状のはんだ電極構
造であって、この突起形状の電極は、はんだボール（ボ
ール径：Ｂ以下、「高温はんだボール」と略記）と、表
層パッドと高温はんだボールの間に存在して前記はんだ
ボールより低融点のはんだ（以下、「低温はんだ」と略
記〕とから成る構造であり、セラミックス多層配線基板
表面には凹部を有し (凹部開口径：Ｘ、凹部深さ：ｔ)
、好ましくは凹部を形成する材料が、セラミックス多
層配線基板を構成するセラミックス内部絶縁層と同材料
であり、凹部の底面に表層パッドが存在し、下記ない
しの条件を満足するような構造を有する。
【００１２】高温はんだボールの接線であり、セラミ
ックス多層配線基板表面の凹部開口端部を結ぶ線上にま
で、低温はんだが存在すること。 Ｂ−√(B2-X2) ＞２ｔ (はんだボールが凹部開口端部
に接触しない条件) なる関係を満足すること。 Ｂ≦1.2Xなる関係を満足すること。
ックス多層配線基板表面の凹部開口端部を結ぶ線上にま
で、低温はんだが存在すること。 Ｂ−√(B2-X2) ＞２ｔ (はんだボールが凹部開口端部
に接触しない条件) なる関係を満足すること。 Ｂ≦1.2Xなる関係を満足すること。
【００１３】本発明の好適態様にあっては、高温はんだ
ボールは表層パッドに接触しており、上記凹部の周縁端
部とは接触しないように配置される。
ボールは表層パッドに接触しており、上記凹部の周縁端
部とは接触しないように配置される。
【００１４】
【発明の実施の形態】以下、本発明に係るセラミックス
多層配線基板のはんだ電極構造およびその形成方法の形
態を添付図面に基づいて説明する。
多層配線基板のはんだ電極構造およびその形成方法の形
態を添付図面に基づいて説明する。
【００１５】図２(a) ないし図２(c) は、本発明が対象
とするセラミックス多層配線基板の構造の説明図であ
り、まず、セラミックス原料粉末と樹脂および溶剤を混
合してスラリー化し、ドクターブレード法によりグリー
ンシート化後、それぞれのグリーンシート30に対して、
金属ペーストにより内層配線32の印刷、ビアホール34の
形成、および表層パッド36の印刷を行う。図２(a))参
照。
とするセラミックス多層配線基板の構造の説明図であ
り、まず、セラミックス原料粉末と樹脂および溶剤を混
合してスラリー化し、ドクターブレード法によりグリー
ンシート化後、それぞれのグリーンシート30に対して、
金属ペーストにより内層配線32の印刷、ビアホール34の
形成、および表層パッド36の印刷を行う。図２(a))参
照。
【００１６】さらに、表層パッド36と同位置、同径の貫
通穴37が形成されたグリーンシート31と所定枚数のグリ
ーンシート30とともに積層後 (図２(b) 参照) 、グリー
ンシート30を構成する無機材料が焼結する温度で焼成す
ることで、表面に凹部40 (凹部開口径：Ｘ、凹部深さ：
ｔ) が形成され、凹部40の底面に表層パッド36が存在す
るセラミックス多層配線基板50を作成する。図２(c) 参
照。
通穴37が形成されたグリーンシート31と所定枚数のグリ
ーンシート30とともに積層後 (図２(b) 参照) 、グリー
ンシート30を構成する無機材料が焼結する温度で焼成す
ることで、表面に凹部40 (凹部開口径：Ｘ、凹部深さ：
ｔ) が形成され、凹部40の底面に表層パッド36が存在す
るセラミックス多層配線基板50を作成する。図２(c) 参
照。
【００１７】グリーンシート31の材料は、好ましくは他
のグリーンシート30のそれと同じである。このようにし
て製造したセラミックス多層配線基板50を本発明にかか
る電極構造をもって、例えばプリント配線板に接続す
る。
のグリーンシート30のそれと同じである。このようにし
て製造したセラミックス多層配線基板50を本発明にかか
る電極構造をもって、例えばプリント配線板に接続す
る。
【００１８】なお、本明細書においてはプリント配線板
については特に言及しないが、セラミックス多層配線基
板50の場合と同じように凹部を設け、その底面に表層パ
ッドを設けるように構成してもよい。
については特に言及しないが、セラミックス多層配線基
板50の場合と同じように凹部を設け、その底面に表層パ
ッドを設けるように構成してもよい。
【００１９】図３は、本発明にかかる高温はんだボール
54と凹部開口部58との配置例を模式的に示す説明図であ
り、凹部開口端部60から高温ボール54に接線56を引いた
場合、低温はんだは常にその接線56より外側に存在す
る、つまり接線の線上までは少なくとも存在するように
することにより、いわゆるくびれはなくなる。また余り
外側にはみ出ることは好ましくはない。したがって、こ
れらを満足させるために高温はんだボールと凹部開口領
域との配置を本発明において規定する如くするのである
が、その理由は次の通りである。
54と凹部開口部58との配置例を模式的に示す説明図であ
り、凹部開口端部60から高温ボール54に接線56を引いた
場合、低温はんだは常にその接線56より外側に存在す
る、つまり接線の線上までは少なくとも存在するように
することにより、いわゆるくびれはなくなる。また余り
外側にはみ出ることは好ましくはない。したがって、こ
れらを満足させるために高温はんだボールと凹部開口領
域との配置を本発明において規定する如くするのである
が、その理由は次の通りである。
【００２０】まず、図２(c) に示すようにセラミックス
多層配線基板50の表面に露出した表層パッド36上に、メ
タルマスク (マスク厚み：ts) を用いて、低温はんだペ
ースト52を印刷する。このときのはんだペースト印刷量
(Vp)は、 Ｖp ＝ (Ｘ／２)2π× (ｔ＋ｔs) ・・・ (1) となる。
多層配線基板50の表面に露出した表層パッド36上に、メ
タルマスク (マスク厚み：ts) を用いて、低温はんだペ
ースト52を印刷する。このときのはんだペースト印刷量
(Vp)は、 Ｖp ＝ (Ｘ／２)2π× (ｔ＋ｔs) ・・・ (1) となる。
【００２１】印刷した低温はんだペースト52に高温はん
だボール54を置き、低温はんだの融点 (ＴLm) と高温は
んだの融点 (ＴHm) の中間温度 (Ｔm:ＴLm≦Ｔm ≦ＴH
m) で熱処理し、低温はんだのみを溶融してはんだ電極5
5を形成する。
だボール54を置き、低温はんだの融点 (ＴLm) と高温は
んだの融点 (ＴHm) の中間温度 (Ｔm:ＴLm≦Ｔm ≦ＴH
m) で熱処理し、低温はんだのみを溶融してはんだ電極5
5を形成する。
【００２２】高温はんだボール54は、熱処理時に溶融し
た低温はんだ52を押し退け、図３に示す位置にまで沈み
込む。押し退けられる低温はんだ量が多いほど、形成さ
れたはんだ電極の低温はんだ部のクビレは小さくなる。
押し退けられるはんだ量を最大とするためには、高温は
んだボール54を、セラミックス多層配線基板表面の凹部
底面に存在する表層パッドとほぼ接触する状態まで沈み
込ませる必要があり、このとき高温はんだボールが凹部
底部には接触するが、全周縁部が凹部開口端部に接触し
ない条件は、次のように記述することができる。
た低温はんだ52を押し退け、図３に示す位置にまで沈み
込む。押し退けられる低温はんだ量が多いほど、形成さ
れたはんだ電極の低温はんだ部のクビレは小さくなる。
押し退けられるはんだ量を最大とするためには、高温は
んだボール54を、セラミックス多層配線基板表面の凹部
底面に存在する表層パッドとほぼ接触する状態まで沈み
込ませる必要があり、このとき高温はんだボールが凹部
底部には接触するが、全周縁部が凹部開口端部に接触し
ない条件は、次のように記述することができる。
【００２３】高温はんだボール径：Ｂ、凹部開口径：
Ｘ、凹部深さ：ｔとすると、 Ｂ−√(B2-X2) ＞２t ・・・ (2) また、形成されたはんだ電極の低温はんだ部のクビレを
解消するためには、印刷される低温はんだペースト量
が、はんだ電極において、高温はんだボールの接線であ
り、セラミックス多層配線基板50の表面の凹部58の開口
端部60を結ぶ接線56と、高温はんだボール54、セラミッ
クス多層配線基板50に囲まれる体積：Ｖh(図３) 、はん
だペースト印刷量：Ｖp 、はんだペーストに含有される
はんだの割合：αとすると、次の関係を満たせばよい。
Ｘ、凹部深さ：ｔとすると、 Ｂ−√(B2-X2) ＞２t ・・・ (2) また、形成されたはんだ電極の低温はんだ部のクビレを
解消するためには、印刷される低温はんだペースト量
が、はんだ電極において、高温はんだボールの接線であ
り、セラミックス多層配線基板50の表面の凹部58の開口
端部60を結ぶ接線56と、高温はんだボール54、セラミッ
クス多層配線基板50に囲まれる体積：Ｖh(図３) 、はん
だペースト印刷量：Ｖp 、はんだペーストに含有される
はんだの割合：αとすると、次の関係を満たせばよい。
【００２４】Ｖp ≧Ｖh ／α ・・・ (3) 式(1) と式(2) から、 (Ｘ／２)2π× (ｔ＋ｔs)≧Ｖh ／α ・・・ (4) なる関係が導かれる。セラミックス多層配線基板の表層
パッドが平坦表面上に存在するならば、ｔ＝０であり、 ｔs ≧Ｖh／[α (Ｘ／２)2π] なる関係を満たす厚み (ｔs)を有するはんだ層をメタル
マスクにより印刷すれば、印刷自体は可能であるが、凹
部のない平坦な表面に大量のはんだペーストが存在する
ため、熱処理時に溶融したはんだが、隣接した表層パッ
ド上にあるはんだと接合しやすくなる。
パッドが平坦表面上に存在するならば、ｔ＝０であり、 ｔs ≧Ｖh／[α (Ｘ／２)2π] なる関係を満たす厚み (ｔs)を有するはんだ層をメタル
マスクにより印刷すれば、印刷自体は可能であるが、凹
部のない平坦な表面に大量のはんだペーストが存在する
ため、熱処理時に溶融したはんだが、隣接した表層パッ
ド上にあるはんだと接合しやすくなる。
【００２５】セラミックス多層配線基板表面への凹部形
成は、低温はんだペースト印刷量を多くして、はんだ電
極のクビレを解消する点と、その多量に印刷された低温
はんだペーストを隣接部へ流出させない点に対し、効果
を有することになる。
成は、低温はんだペースト印刷量を多くして、はんだ電
極のクビレを解消する点と、その多量に印刷された低温
はんだペーストを隣接部へ流出させない点に対し、効果
を有することになる。
【００２６】高温はんだボール径：Ｂ、凹部開口径：Ｘ
とすると、 Ｂ≦ 1.2Ｘ ・・・ (5) なる関係を満たせばよい。1.2 Ｘ＜Ｂであれば、高温は
んだボール径に対して凹部開口径が著しく小さくなるた
め、形成されたはんだ電極の凹部開口端部に接する部分
が応力集中点となり、はんだ電極全体で変形せず、電子
部品等との接続信頼性が劣化する。
とすると、 Ｂ≦ 1.2Ｘ ・・・ (5) なる関係を満たせばよい。1.2 Ｘ＜Ｂであれば、高温は
んだボール径に対して凹部開口径が著しく小さくなるた
め、形成されたはんだ電極の凹部開口端部に接する部分
が応力集中点となり、はんだ電極全体で変形せず、電子
部品等との接続信頼性が劣化する。
【００２７】ところで、セラミックス多層配線基板の表
面に、内部絶縁層と同材料からなる凹部を有し、その凹
部底面に表層パッドにはんだ電極を形成する従来技術と
して、実開平５−72177 号公報および特開平８−55930
号公報に開示された技術がある。
面に、内部絶縁層と同材料からなる凹部を有し、その凹
部底面に表層パッドにはんだ電極を形成する従来技術と
して、実開平５−72177 号公報および特開平８−55930
号公報に開示された技術がある。
【００２８】特開平８−55930 号公報には、凹部を形成
し、電子部品等との接続信頼性を向上させるはんだ電極
構造が開示されているが、高温はんだボール径：Ｂ、凹
部開口径：Ｘ、ポケット深さ：ｔとすると、 Ｂ−√(B2-X2) ≦２ｔ としている。これは高温はんだボールが凹部にはまり込
むことを規定するものである。
し、電子部品等との接続信頼性を向上させるはんだ電極
構造が開示されているが、高温はんだボール径：Ｂ、凹
部開口径：Ｘ、ポケット深さ：ｔとすると、 Ｂ−√(B2-X2) ≦２ｔ としている。これは高温はんだボールが凹部にはまり込
むことを規定するものである。
【００２９】一方、本発明では高温はんだボールと表層
パッドを接合する低温はんだのクビレを解消するため、
Ｂ−√(B2-X2) ＞２ｔとしており、凹部形状の規定条件
が全く異なる。また本発明に云うＢ≦1.2 Ｘの関係につ
いては明らかにすることがなく、したがって、本発明と
は関連を有しない。
パッドを接合する低温はんだのクビレを解消するため、
Ｂ−√(B2-X2) ＞２ｔとしており、凹部形状の規定条件
が全く異なる。また本発明に云うＢ≦1.2 Ｘの関係につ
いては明らかにすることがなく、したがって、本発明と
は関連を有しない。
【００３０】実開平５−72177 号公報には、単にはんだ
流出を防止するはんだダム形成を目的とした凹部形成技
術およびその凹部に形成されたはんだ電極構造が開示さ
れており、そのときの凹部と導体ボールとの関係も上述
の特許公開公報と同様と考えられる。本発明ははんだ電
極のクビレを解消させるため、高温はんだボール径およ
び凹部深さ等を制限しており、公報はそれらについて何
一つ明らかにすることがない。
流出を防止するはんだダム形成を目的とした凹部形成技
術およびその凹部に形成されたはんだ電極構造が開示さ
れており、そのときの凹部と導体ボールとの関係も上述
の特許公開公報と同様と考えられる。本発明ははんだ電
極のクビレを解消させるため、高温はんだボール径およ
び凹部深さ等を制限しており、公報はそれらについて何
一つ明らかにすることがない。
【００３１】その他、基板表面にはんだ流出の防止を目
的とした凹凸部の形成を開示する公報が多数あるが、全
て樹脂による形成である。ここに、凹部形成材を内部絶
縁層と同材料とすることにより、一括焼成で一度に凹部
を形成することが可能となり、凹部形成のために別工程
を設定する必要がない等の利点が得られる。
的とした凹凸部の形成を開示する公報が多数あるが、全
て樹脂による形成である。ここに、凹部形成材を内部絶
縁層と同材料とすることにより、一括焼成で一度に凹部
を形成することが可能となり、凹部形成のために別工程
を設定する必要がない等の利点が得られる。
【００３２】
【実施例】次に、実施例によって本発明の構成および効
果をさらに具体的に説明する。本例においては、セラミ
ックス多層配線基板のはんだ電極を、以下に示す工程に
より作成した。
果をさらに具体的に説明する。本例においては、セラミ
ックス多層配線基板のはんだ電極を、以下に示す工程に
より作成した。
【００３３】粒径が0.1 〜10μｍのガラス粉末と、粒径
が0.1 〜10μｍのセラミックス粉末との所定割合の混合
粉末に、有機樹脂、有機溶剤、分散剤および可塑剤を添
加混合してスラリー化後、ドクターブレード法により所
定厚みのグリーンシートを作成した。内層配線、ビアホ
ール、表層パッドを金属ペーストの印刷により形成した
グリーンシートと、表層パッド印刷径と同径のパンチ穴
を開けたグリーンシートを積層プレスし、ガラス粉末が
焼結可能な温度で焼成した。これにより、抗折強度：22
kgf/mm2、熱膨張率：5.5 ×10-6／℃の材料特性を有
し、表層パッド径(凹部開口径と同じ) ：0.9 mmとなる
セラミックス多層配線基板を作成した。
が0.1 〜10μｍのセラミックス粉末との所定割合の混合
粉末に、有機樹脂、有機溶剤、分散剤および可塑剤を添
加混合してスラリー化後、ドクターブレード法により所
定厚みのグリーンシートを作成した。内層配線、ビアホ
ール、表層パッドを金属ペーストの印刷により形成した
グリーンシートと、表層パッド印刷径と同径のパンチ穴
を開けたグリーンシートを積層プレスし、ガラス粉末が
焼結可能な温度で焼成した。これにより、抗折強度：22
kgf/mm2、熱膨張率：5.5 ×10-6／℃の材料特性を有
し、表層パッド径(凹部開口径と同じ) ：0.9 mmとなる
セラミックス多層配線基板を作成した。
【００３４】次に、表層パッド上に表層パッド径と同径
の開口穴を有する、マスク厚み：0.15mmのメタルマスク
によりPb−63wt％Sn (融点：183 ℃以下、「低温はん
だ」と略記) をはんだ成分とする低温はんだペーストを
印刷し、Pb−10wt％Sn (融点：302 ℃以下、「高温はん
だ」と略記) からなる高温はんだボールを設置後、230
℃での熱処理により、低温はんだのみを溶融してはんだ
電極を形成した。
の開口穴を有する、マスク厚み：0.15mmのメタルマスク
によりPb−63wt％Sn (融点：183 ℃以下、「低温はん
だ」と略記) をはんだ成分とする低温はんだペーストを
印刷し、Pb−10wt％Sn (融点：302 ℃以下、「高温はん
だ」と略記) からなる高温はんだボールを設置後、230
℃での熱処理により、低温はんだのみを溶融してはんだ
電極を形成した。
【００３５】
【表１】
【００３６】(注) ：高温はんだボールの接線であ
り、セラミックス多層配線基板表面に凹部開口端部を結
ぶ接線より外側に、常に低温はんだが存在する。 ：Ｂ−√(B2-X2) ＞２ｔ ：Ｂ≦1.2 Ｘ 〜の関係を満たす場合は○、満たさない場合は×と
した。なお、Ｘは凹部開口径であり、Ｘ＝0.9(mm) であ
る。
り、セラミックス多層配線基板表面に凹部開口端部を結
ぶ接線より外側に、常に低温はんだが存在する。 ：Ｂ−√(B2-X2) ＞２ｔ ：Ｂ≦1.2 Ｘ 〜の関係を満たす場合は○、満たさない場合は×と
した。なお、Ｘは凹部開口径であり、Ｘ＝0.9(mm) であ
る。
【００３７】このようにして形成されたそれぞれのはん
だ電極の横方向から応力を負荷し、はんだ電極の強度お
よび破壊の形態を調査した。各実施例のはんだ電極の強
度は、比較例のはんだ電極より高かった。また、破壊の
形態は、各実施例のはんだ電極の場合、はんだ電極全体
が変形した破壊に至るが、各比較例のはんだ電極の場
合、高温はんだボールの下部から表層パッドの間が変形
し、その部分で破壊していた。
だ電極の横方向から応力を負荷し、はんだ電極の強度お
よび破壊の形態を調査した。各実施例のはんだ電極の強
度は、比較例のはんだ電極より高かった。また、破壊の
形態は、各実施例のはんだ電極の場合、はんだ電極全体
が変形した破壊に至るが、各比較例のはんだ電極の場
合、高温はんだボールの下部から表層パッドの間が変形
し、その部分で破壊していた。
【００３８】
【発明の効果】以上詳述したように本発明に係る電子部
品搭載用セラミックス多層配線基板の表層電極構造にあ
っては、外部から負荷される応力に対して電極全体が変
形するため、従来の表層電極と比較して強度が高く、信
頼性に優れ、ＢＧＡ接続法などを用いた電子部品との接
続に適した表層電極となる。
品搭載用セラミックス多層配線基板の表層電極構造にあ
っては、外部から負荷される応力に対して電極全体が変
形するため、従来の表層電極と比較して強度が高く、信
頼性に優れ、ＢＧＡ接続法などを用いた電子部品との接
続に適した表層電極となる。
【図１】従来技術におけるBGA 接合の様子の模式的拡大
図である。
図である。
【図２】図２(a) ないし図２(c) は、セラミック多層配
線基板の製造工程の概略説明図である。
線基板の製造工程の概略説明図である。
【図３】本発明における凹部と高温はんだボールとの配
置例の模式的説明図である。
置例の模式的説明図である。
50：多層配線基板 52：低温はんだ 54：高温はんだボール 55：はんだ電極 56：接線 58：開口部 60：凹部開口端部 36：表層パッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/60 Ｈ０１Ｌ 23/12 Ｌ 23/12 21/92 ６０２Ｂ (56)参考文献 特開 平８−162455（ＪＰ，Ａ) 特開 平10−256418（ＪＰ，Ａ) 実開 平５−72177（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H01L 21/60 311 H05K 1/14 H05K 3/34
Claims (2)
- 【請求項１】 電子部品搭載用のセラミックス多層配線
基板の外部との接続に用いる突起形状の電極構造であっ
て、 前記セラミックス多層配線基板の表面に設けられた凹部
(凹部開口径：Ｘ、凹部深さ：ｔ) と、該凹部の底面に
設けられた表層パッドと、高温はんだボール (ボール：
Ｂ) と、前記表層パッドと高温はんだボールの間に存在
し、前記高温はんだボールより低融点の低温はんだから
成り、 前記高温はんだボールの接線であり、セラミックス多
層配線基板表面の凹部開口端部を結ぶ線上にまで、前記
低温はんだが存在するとともに、 Ｂ−√(B2-X2) ＞２ｔおよび Ｂ≦1.2X なる関係を満足することを特徴とする、電子部品搭載用
セラミックス多層配線基板の電極構造。 - 【請求項２】 前記凹部を形成する材料が、セラミック
ス多層配線基板を構成するセラミックス内部絶縁層と同
材料である、請求項１記載の電子部品搭載用セラミック
ス多層配線基板の電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16453497A JP3219022B2 (ja) | 1997-06-20 | 1997-06-20 | 電子部品搭載用セラミックス多層配線基板の電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16453497A JP3219022B2 (ja) | 1997-06-20 | 1997-06-20 | 電子部品搭載用セラミックス多層配線基板の電極構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117334A JPH1117334A (ja) | 1999-01-22 |
| JP3219022B2 true JP3219022B2 (ja) | 2001-10-15 |
Family
ID=15794996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16453497A Expired - Fee Related JP3219022B2 (ja) | 1997-06-20 | 1997-06-20 | 電子部品搭載用セラミックス多層配線基板の電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3219022B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008132913A1 (ja) * | 2007-04-20 | 2008-11-06 | Murata Manufacturing Co., Ltd. | 多層セラミック基板およびその製造方法ならびに電子部品 |
| KR102393219B1 (ko) * | 2017-07-03 | 2022-05-02 | 삼성전기주식회사 | 다층 인쇄회로기판 |
-
1997
- 1997-06-20 JP JP16453497A patent/JP3219022B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117334A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358445B1 (en) | Circuit substrate and apparatus including the circuit substrate | |
| JP3239231B2 (ja) | パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法 | |
| EP0631311A2 (en) | Pinned ceramic chip carrier | |
| JP3081559B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置 | |
| JPH10135613A (ja) | 配線基板 | |
| JP3219022B2 (ja) | 電子部品搭載用セラミックス多層配線基板の電極構造 | |
| JPH09102560A (ja) | 低温焼成セラミック基板の外部リードピン接合構造 | |
| JP4571853B2 (ja) | 配線基板 | |
| US8232481B2 (en) | Wiring board with columnar conductor and method of making same | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP3719806B2 (ja) | 配線基板 | |
| JP2003249598A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
| JP4299421B2 (ja) | セラミック回路基板の製造方法 | |
| JP3252743B2 (ja) | セラミックス回路基板 | |
| JP2004327945A (ja) | セラミック電子回路部品 | |
| JP3872402B2 (ja) | 配線基板 | |
| JP2003017838A (ja) | 多層基板 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2817873B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JP2002232093A (ja) | 回路基板 | |
| JP2002198626A (ja) | 低温焼成セラミック回路基板の製造方法 | |
| JP4295409B2 (ja) | セラミック回路基板の製造方法 | |
| JPH06120230A (ja) | 半導体部品におけるバンプ電極の形成方法及びバンプ電極付き半導体部品 | |
| JPH0945844A (ja) | 低温焼成セラミック基板の外部ｉ／ｏピン接合構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010710 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |