JPH01102993A - リフロー半田付けによる電子部品の実装方法 - Google Patents

リフロー半田付けによる電子部品の実装方法

Info

Publication number
JPH01102993A
JPH01102993A JP26254987A JP26254987A JPH01102993A JP H01102993 A JPH01102993 A JP H01102993A JP 26254987 A JP26254987 A JP 26254987A JP 26254987 A JP26254987 A JP 26254987A JP H01102993 A JPH01102993 A JP H01102993A
Authority
JP
Japan
Prior art keywords
cream solder
solder
land
lead terminal
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26254987A
Other languages
English (en)
Inventor
Yasuyuki Nakaoka
中岡 康幸
Saneyasu Hirota
弘田 実保
Kazumichi Machida
一道 町田
Keiichi Tamura
恵一 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26254987A priority Critical patent/JPH01102993A/ja
Publication of JPH01102993A publication Critical patent/JPH01102993A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は印刷配線基板に電子部品を実装する方法に関
するものである。より詳しくはクリーム半田を用いてフ
ラットタイプの電子部品を実装するリフロー半田付は方
法に関する。なお、クリーム半田とは半田粒子粉末とフ
ラックスとを練り混ぜてペースト状にしたものをいう。
[従来の技術] 近年、印刷配線基板に電子部品を実装するのにリフロー
半田付は方法が多く採用されるようになった。このリフ
ロー半田付は方法を第4図から第7図を参照して一般的
に説明する。第4図は印刷配線基板(1)を示す。この
基板にはランド部(2)が設けられている。ランド部(
2)は例えば露出した銅層からなる。図示の左下の二列
に配列された短冊形のランド部の群は第5図(A)に示
された二方向のフラットタイプの電子部品に対するもの
である。図示の基板(1)の右上のランド部の群は第5
図(8)に示された四方向のフラットタイプの電子部品
に対するものである。第5図および第6図に示す如くフ
ラットタイプの電子部品はその周辺に多数のリード端子
(5)を有する。さて、これらフラットタイプの電子部
品を基板に実装するには、基板(1)のランド部(2)
にメタルマスクあるいはスクリーンマスク等を用いてク
リーム半田を印刷し、これに電子部品のリード端子を押
し付け、クリーム半田の持つ粘着力により仮装着し、そ
の後、赤外線や蒸気等を用いた加熱工程によって半田を
溶融し、その後、凝固させるというものである。
リフロー半田付は方法の問題点はブリッジ不良(リード
端子間に半田が渡りショートさせること)の発生とオー
プン不良(リード端子がランド部に接続されず浮いた状
態になっていること)の発生である。電子部品内の電気
回路の集積度が増すにつれて電子部品の周辺から引き出
されるリード端子の数が増えてリード端子の配列の間隔
が狭くなる。かくして高密度実装が行われるようになる
と、一般的に言って半田の量が多すぎるとブリッジ不良
が発生し、半田の量が少なすぎるとオープン不良が発生
する。
従来の技術は半田の量を少なくするということが基本で
あった。例えば特公昭57−29072号公報に示され
たリフロー半田付は方法の特徴はランド部から溢れない
ようにランド部にクリーム半田をスクリーン印刷すると
いうことである。
それまで半田メツキによりランド部全域にわたってしか
もランド部周辺において膨れ上がるように存在していた
半田の量を、前述の如くクリーム半田をスクリーン印刷
することにより減少させ、かくして例えば0.6358
の如き狭いリード端子間隔でもブリッジ不良の発生を見
なくなったと報告している。しかしこの方法は、リード
端子が水平に真直ぐに延びたもので回答フォーミング(
曲折加工をいう)されていない(第6図参照)。第7図
の下に示す如くリード端子がフォーミングされているも
のでは、クリーム半田(3)をランド部(2)区域面積
以下の面積で施与してもブリッジ不良が発生するのであ
る。
フォーミングされているものについては、特開昭58−
132940号公報がある。これはフォーミングされた
リード端子を有するフラットタイプの電子部品を基板に
実装するに際して、フォーミングされたリード端子の接
続部の長さより狭い幅のクリーム半田層を基板にランド
部の在る区域面にへたいちに一様に被着するということ
を特徴とするものである。それまではリード端子の接続
部の長さより広い幅のクリーム半田層を一様に被着して
いたのである。つまり、この特開昭58−132940
号公報も半田の量を少なくしようというものである。と
ころで、この技術の基本にある、クリーム半田層を基板
にランド部のある区域面にへたいちに一様に被着すると
いうやり方では、隣接するランド部間の間隔が狭小にな
ると、融けた半田は隣接するランド部にまたがったまま
で安定し、ブリッジ不良を除去しえないのである。
更にこの特開昭58−132940号のクリーム半田の
被着は通常デイスペンサーで行われる。これは少量生産
に向くが、大量生産には不適当なのである。なぜならば
、このようなへた塗りとも称する被着を大量生産で行う
べく例えばメタルマスクを用いた印刷で行うと、必要な
半田量が確保されないのである。更に詳しく説明すると
、メタルマスクの厚みを増やすとクリーム半田がマスク
から抜けなくなり。、厚みは必然的に薄くしなければな
らないからである。かくしてこの特開昭の方法を大量生
産に適用するとオープン不良を生ぜしめるのである。そ
してたとえオープン不良でなく、リード端子がランド部
に接合していても、半田の量が少ないためにその接合は
不安定で永年に亘る品質の保証を為しえないのである。
かくして、半田の量をランド部とリード端子の接続部と
の接合をしっかりと安定させ永年に亘り維持するに十分
なものとなし、しかもブリッジ不良の発生を押えるリフ
ロー半田付は方法の開発が求められていたのである。
[発明が解決しようとする問題点] つまり、従来の大量生産におけるリフロー半田付は方法
では半田の量が多くなるとブリッジ不良があり、半田の
量が少なくなるとオープン不良がありかつ永年に亘る接
合安定性が得られないという問題点があるということで
ある。
本発明は、かかる問題点を解消するためになされたもの
で、フォーミングされたリード端子を有するフラットタ
イプの電子部品を十分な半田量でしっかりと印刷配線基
板に実装し、しかも隣接するリード端子間をショートさ
せるブリッジ不良の発生をなくすリフロー半田付は方法
を提供することを目的とする。
[問題点についての考察] 現在のクリーム半田を印刷する技術では、クリーム半田
のチクソ性(剪断応力が加わっている時に粘度が低下す
る性質、即ち印刷していると粘度が低下する性質)のた
め、印刷を繰り返しているうちに垂れが生じる。この垂
れは大量生産する上で不可避である。更には電子部品搭
載時、および加熱時にも垂れは生じる。そして現状のプ
ロセスではかかる垂れは不可避である。
ここで、半田の絶対量が少なければ、垂れも少なくブリ
ッジ不良に至らないが逆にオープン不良が見られ、また
接合強度および信頼性が落ちる。オープン不良はフォー
ミングされたリード端子の接続部の高さに多少のバラツ
キが有ることにより生じる。そしてこのオープン不良は
導通検査でプローブビンを当てた時に前記接続部が押し
下げられて導通してOKの判定が出て発見しにくいので
ある。これに対しブリッジ不良は検出しやすい。従って
オープン不良を回避した、かつ接合強度および信頼性を
確保すべく半田の量を多めにした所定量が決まるのであ
るさて、フォーミングされたリード端子を持つフラット
タイプの電子部品を前記所定量のクリーム半田を用いて
基板に実装した場合に見られるブリッジの発生場所には
特定の性質が有ることが判明した。これを第8図につい
て説明する。
第8図(A)はフォーミングされたリード端子(5)の
接続部(6)が基板のランド部(2)に施与されたクリ
ーム半田(3)にその粘着力により仮装着されている状
態を示す。第8図(B)はクリーム半田が融けた直後の
状態を示し、クリーム半田(3)の厚みが減少している
ことを示している。
その後、融けた半田がランド部とリード端子の接続部と
の間でメニスカスを作って安定すべく流動する。この流
動は特にリード端子(5)の接続部(6)の付は根付近
から急激に立ち上がっている部分において特別な作用を
もたらしこの付近でのブリッジ不良の発生を助長するか
のようになっている。かくして第8図(C)に示す如く
接続部(6)の付は根付近においてブリッジを生ぜしめ
ている。しかし横から見ると第8図(0)の如くである
。つまり第7図に示す如くライン(10)付近に沿った
部分にブリッジ(7)が特に発生するのである。
この現象を更に追及して行くと次のことが判明した。こ
れを第9〜11図を参照して説明する。なお、第10図
は第8図(8)の斜禮図であり、第11図は第10図の
XI−XI線に沿う断面を示すと共にその変化示す。さ
てランド部間に跨がっている溶融半田はその中心の厚み
(1)がある臨界値以下であると二つに分かれてブリッ
ジは綺麗に解消する。それは基板に対して溶融半田が濡
れない性質を有しているからである。
ところが前記臨界値以上でおるとより厚みを増した準安
定の状態となり凝固してブリッジ不良となる。つまり点
線(b)に示す如く臨界値tabを境界にして厚み(1
)が小さいと左へ移行してブリッジの解消となり、厚み
(1)が臨界値tcbより大きいと右へ移行して準安定
のブリッジ不良となる。換言すれば、ランド部からはみ
出したクリーム半田(前記垂れ)が溶けて互いに繋がり
ランド部を跨いだ状態になった時の溶融半田の表面エネ
ルギーは臨界値tCbで最高である。
その両側に低い安定状態がある。なお、ブリッジ不良と
なる右側の状態は基板を跨いでいるだけ左側の安定状態
よりエネルギー準位は高い。
さて、第7図のライン(10)にブリッジ不良が集中す
る理由として、リード端子の金属に対して濡れる性質と
なった溶融半田がリード端子(5)の接続部(6)の付
は根の立ち上がり部域へメニスカスを完成させる時に流
れる(第8図(C)のS参照)のに伴って、ランド部と
ランド部とに跨って繋がっていたクリーム半田のはみ出
し部(複数あるかもしれない)もライン(10)に向け
て移動し、そこで集積して厚み(1)を増し、臨界値t
Cbを越すからであると本発明者は判断した。更に、厚
み(1)を補給する溶融半田の流れ(第8図(C)のS
参照)がおる場合と、ない場合、更にこの反対の流れが
ある場合とで、前記臨界値が変わってくるということも
突き止めたのである。そこでこの流れをコントロールし
てやればブリッジ不良の発生を無くすことができるであ
ろうということが判った。
このような訳で、クリーム半田のペースト状態から半田
の溶融状態へ変化したときに生じる流れをコントロール
することにより第9図の実線(a)で示す如く臨界値を
teaのように従来のtabより大きくでき、従ってブ
リッジ発生の割合を低くすることができるということが
第9図から図式的に分るのである。
何故ならば従来の低い臨界値tcbと本発明による高い
臨界値teaとの間に在る厚み(1)を有するものは、
本発明の方法によりブリッジ解消の方向に向かう一方、
従来の方法ではブリッジ生成にむかうから、その差だけ
ブリッジ発生の割合が低くなるのである。
[問題点を解決するための手段] さて、問題はいかにして溶融半田の流れをコントロール
するかということになる。この発明に係る方法はクリー
ム半田をリード端子の接続部の先端よりは根元方向に対
応する位置でランド部に印刷して、リード端子の接続部
より実質的に前方のランド部にはクリーム半田が無いよ
うにしたことを特徴とする。
[作用] かくして、溶融時におけるクリーム半田の流れにおいて
、従来の流れ(S)を無くして、古らに逆にランド部前
方に生じるようにして、ブリッジの生成(P)を抑制す
る。
[実施例] 以下、この発明の一実施例を第1図について説明する。
図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)はリード端子(5)がフォーミングされてで
きた接続部である。接続部の傾斜角度は3〜4度である
。ランド部(2)は銅である。クリーム半田(3)は錫
−鉛共晶半田(融点183℃)の10〜150μmの粒
子粉末(約90重量パーセント)とフラックス成分(約
10重量パーセント)および特殊な添加剤等とを練り混
ぜてなるペースト状のものである。フラックスは50壷
量パーセントの固形分と50壷量パーセントの溶剤分と
からなる。固形分としてはロジン、活性剤、チクソ剤、
および安定剤である。溶剤分としてはグリコール等であ
る。特殊な添加剤は印刷性、常温での粘性を考慮したも
のである。この実施例で用いたクリーム半田は常温で1
0万〜90万Cポアズ、183℃で2〜5Cポアズであ
る。リード端子(5)は4270イ(鉄−ニッケル合金
)であり、これに90Sn−10Pb半田メツキ(融点
215℃)が施されている。ランド部の幅は0.40履
、ランド部間隔は0.25mmである。それで隣接する
ランド部ピッチは0.65mである。
さて従来の第8図(A)に示すものと異なる点は、クリ
ーム半田(3)の印刷位置が右側にずれていることであ
る。つまり、本発明ではリード端子(5)の接続部(6
)の先端より前側には実質的にクリーム半田(3)が存
在しないように印刷されている点である。
このように印刷されたクリーム半田を有する基板(1)
に電子部品(4)を搭載した後、蒸気で加熱すると、ク
リーム半田(3)が融ける。このとき、クリーム半田(
3)がメニスカスを完成すべくランド部前方へ流れて、
従来の如く接続部(6)の先端から根元部へ向かう流れ
を抑制する。
かくして従来の如きブリッジ不良の発生を抑制する。凝
固すると第2図のようになる。
第3図は、クリーム半田の印刷の位置とブリッジ不良発
生率との関係を示す相関図である。
リード端子の接続部(6)の先端よりクリーム半田の位
置が前方に出ている(従来例)と、ブリッジ発生率が高
いのである。接続部(6)の先端よりクリーム半田の位
置が引込んでいる(本発明)とブリッジ発生率が極端に
低くなることが確かめられた。そして接続部の長さをL
として約0.051の長ざまではクリーム半田の先端が
接続部(6)の先端より突出していても良いということ
も判ったのである。
クリーム半田の位置をランド部後方へ移動させるに際し
て、必゛要量を確保するためにクリーム半田がランド部
後方より少しはみ出すように印刷してもかまわないし、
あるいはランド部後方へはみ出さない代わりに、クリー
ム半田層の厚みを増しても良い。
またさらに、ランド部を従来のものよりも前方に延ばし
てもよいことは言うまでもない。
なお、上記実施例では加熱熱源としてvPS(蒸気凝縮
半田付は法)を利用したが、赤外線炉に入れて加熱して
もよいし、ホットプレートを当てるようにしてもよい。
また、クリーム半田の材料に錫−鉛共晶半田を用いたが
、これとは異なる配合比の半田であってもよいし、成分
の異なるIn系の低融点半田等でもよい。ランド1(2
)も銅に限らず、例えば共晶半田をコーティングしても
良い。リード端子(5)も42アロイに90Sn−10
Pb半田メツキしたものでなくても、例えば銅合金等で
もよい。基板もガラス・エポキシ銅張積層板以外に、F
PC(フレキシブル配線板)等でも良い。更に接続部(
6)の傾斜は3〜4度に限られることなく10度程度ま
でよい。
[発明の効果] この発明のリフロー半田付は方法では以上説明したとお
り、狭小ピッチのリード端子を有するものにおいても、
従来の最難点であったブリッジ不良およびオープン不良
を防止し、次世代コンピュータ等の電子部品実装法とし
て非常にコストパーフォーマンスに優れた信頼性に富む
接合が得られるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す図、第2図は凝固し
た状態の前記一実施例を示す図、第3図はクリーム半田
の印刷の位置とブリッジ不良発生率との関係を示す相関
図、第4図は印刷配線基板を示す図、第5図はフラット
タイプの電子部品を示す図、第6図はフォーミング前の
フラットタイプの電子部品の側面図、第7図は従来のリ
フロー半田付は方法による実装の平面を示す図、第8図
はブリッジ不良発生のメカニズムを示す一連の図、゛第
9図はブリッジ不良になるか否かの臨界値を示す観念図
、第10図は第8図(8)の斜視図、第11図は第10
図のXI−XI線に沿う断面図である。 図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)は接続部である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)電子部品から互いに一定間隔を隔てて突出する少
    なくとも二本のリード端子を有しこのリード端子が接続
    部を有するようにフォーミングされている電子部品を、
    前記リード端子に対応したランド部を有する印刷配線基
    板に常温で粘性のクリーム半田をそのランド部に印刷し
    、これに前記接続部を粘着力で接着させた後、加熱しそ
    の後冷却することにより、印刷配線基板に実装するリフ
    ロー半田付けによる電子部品の実装方法において、 前記電子部品のリード端子を前記クリーム半田に仮接着
    させたとき、クリーム半田の先端はリード端子の接続部
    の先端より出ないようにしたことを特徴とする電子部品
    の実装方法。
  2. (2)印刷配線基板のランド部へクリーム半田を印刷す
    るときに、クリーム半田の位置をずらせることによりク
    リーム半田の先端がリード端子の接続部の先端より出な
    いようにした特許請求の範囲第1項記載の電子部品の実
    装方法。
JP26254987A 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法 Pending JPH01102993A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26254987A JPH01102993A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26254987A JPH01102993A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH01102993A true JPH01102993A (ja) 1989-04-20

Family

ID=17377353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26254987A Pending JPH01102993A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH01102993A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294180A (ja) * 2007-05-24 2008-12-04 Murata Mfg Co Ltd リード線付き電子部品、及び該リード線付き電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294180A (ja) * 2007-05-24 2008-12-04 Murata Mfg Co Ltd リード線付き電子部品、及び該リード線付き電子部品の製造方法

Similar Documents

Publication Publication Date Title
CN101119827B (zh) 用于具有不同基板的热可靠封装的方法和配置
JPH01102946A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102993A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102995A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102996A (ja) リフロー半田付けによる電子部品の実装方法
JPH0199287A (ja) リフロー半田付けによる電子部品の実装方法
JPH09295184A (ja) 半田およびこの半田を用いて電子部品が実装された回路基板,ならびに半田ペースト
JPH01102992A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102994A (ja) リフロー半田付けによる電子部品の実装方法
JP2637863B2 (ja) 半導体装置
JP2646688B2 (ja) 電子部品の半田付け方法
JP3544439B2 (ja) 接続ピンと基板実装方法
US5829667A (en) Method for strengthening a solder joint when attaching integrated circuits to printed circuit boards
JP3422135B2 (ja) プリント基板への電子部品はんだ付け法
JPH0417994A (ja) はんだ組成物
JP2002164246A (ja) 電子部品
JPH0349211A (ja) 電子部品
JP2895855B2 (ja) 電子部品の実装方法
JPH0637438A (ja) 混成集積回路
JP2689593B2 (ja) 電子部品の実装方法
JP2687586B2 (ja) 電子部品の実装方法
JP3062704B2 (ja) はんだコート方法
JPH0344996A (ja) 多端子部品のはんだ付け方法
JPH07120848B2 (ja) 電気的接合部
JPH05259632A (ja) プリント配線板およびその製造方法