JP2687586B2 - 電子部品の実装方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はリード端子を有する電子部品の実装方法に
関するものである。より詳しくはリード端子を有する表
面実装用電子部品を実装するはんだ付けにおける不良率
低減を図るものである。

〔従来の技術〕

近年、印刷配線基板に電子部品を実装するのにリフロ
ーはんだ付け方法が多く採用されるようになつた。この
リフローはんだ付け方法を第４図と第５図を参照して一
般的に説明する。第４図は印刷配線基板（１）を平面図
で、第５図（Ａ）（Ｂ）はそれぞれこの基板（１）に実
装されるフラツトタイプの電子部品を示す平面図であ
る。基板（１）にはパツド部（２）が設けられている。
パツド部（２）は例えば露出した銅層からなる。図示の
左下の二列に配列された短冊形のパツド部の群は第５図
（Ａ）に示された二方向のフラツトタイプの電子部品に
対するものである。図示の基板（１）の右上のパツド部
の群は第５図（Ｂ）に示された四方向のフラツトタイプ
の電子部品に対するものである。第５図（Ａ）および
（Ｂ）に示す如くフラツトタイプの電子部品はその周辺
に多数のリード端子（５）を有する。さて、これらフラ
ツトタイプの電子部品を基板に実装するには、基板
（１）のパツド部（２）にメタルマスクあるいはスクリ
ーンマスク等を用いてソルダ・ペーストを印刷し、これ
に電子部品のリード端子（５）を押し付け、ソルダ・ペ
ーストの持つ粘着力により仮装着し、その後、赤外線や
蒸気等を用いた加熱工程によつてソルダ・ペーストを溶
融し、その後、凝固させるというものである。溶融した
はんだは第６図の断面構成図に示されたようにリード端
子（５）の接続部（６）とパツド部（２）の間に充填さ
れる。

リード端子を有するリフローはんだ付け方法の主な問
題点は第７図の実装後のパツド部（２）とリフロー端子
（５）を示す斜視図に示されたブリツジ（９）不良（リ
ード端子（５）間に、はんだ（３）が渡りシヨートさせ
ること）の発生とオープン不良（リード端子（５）がパ
ツド部（２）に接続されず浮いた状態になつているこ
と）の発生である。電子部品内の電気回路の集積度が増
すにつれて電子部品の周辺から引き出されるリード端子
の数が増えてリード端子の配列の間隔が狭くなる。かく
して高密度実装が行われるようになると、一般的に言つ
てはんだの量が多すぎるとブリツジ不良が発生し、はん
だの量が少なすぎるとオープン不良が発生する。

従来の技術はブリツジ不良を防止するためパツド部か
らソルダ・ペーストがはみ出さないように供給する、あ
るいははんだの量を少なくするということが基本であつ
た。例えば特公昭57-29072号公報に示されたリフローは
んだ付け方法の特徴はパツド部から溢れないようにパツ
ド部にソルダ・ペーストをスクリーン印刷するというこ
とである。それまで半田メツキによりパツド部全域にわ
たつてしかもパツド部周辺において膨れ上がるように存
在していたはんだの量を、前述の如くソルダ・ペースト
をスクリーン印刷することにより減少させ、かくして例
えば0.635mmの如き狭いリード端子間隔でもブリツジ不
良の発生を見なくなつたと報告している。

しかし、この方法は、極端にはんだ供給量が少ない場
合には、ブリツジ不良は発生しないが接合部の強さが低
下し、信頼性の面から問題となり、信頼性上も問題ない
強度を確保しうるはんだ供給量の場合にはブリツジ不良
が発生する。なぜなら、現状のプロセスはソルダ・ペー
ストを精度良く供給することは困難で、仮にソルダ・ペ
ーストをパツド部からはみ出さないように印刷しても、
その後、部品を押しつけた時にソルダ・ペーストがはみ
出したり、加熱中にソルダ・ペーストの粘度が低下する
ことによりパツド部からはみ出し、ブリツジ不良となる
のである。

特開昭58-132940号公報では、リード端子を有する電
子部品を基板に実装するに際して、リード端子の接続部
の長さより狭い幅のソルダ・ペースト層を基板にパツド
部の在る区域面にべたいちに一様に被着するとういこと
を特徴とするものである。それまではリード端子の接続
部の長さより広い幅のソルダ・ペースト層を一様に被着
していたのである。つまり、この特開昭58-132940号公
報もはんだの量を少なくしようというものである。

しかし、リード端子の接続部の長さは非常に短いの
で、接続部の長さより狭い幅のソルダ・ペーストを印刷
するこの方法では、リード端子がパツド部に接合してい
ても、はんだの量が少ないためにその接合は不安定で永
年に亘る品質の保証を為しえないのである。

一方、ソルダ・ペーストの厚みを増して多くすると、
融けたはんだは隣接するパツド部にまたがつたままで安
定し、ブリツジ不良を除去しえないのである。

オープン不良を防止する従来技術としては、例えば、
特開昭58-169993号公報があるが、これは、はんだ付温
度で収縮性を示す熱収縮性物質で電子部品と基板を予め
固定した後、はんだ付を行うというものである。しか
し、この方法はオープン不良抑止に対しては有効に作用
するが、ブリツジ不良発生率は増加させてしまう。

かくして、はんだの量をパツド部とリード端子の接続
部との接合をしつかりと安定させ永年に亘り維持するに
十分なものとなし、しかもブリツジ不良の発生を押える
リフローはんだ付け方法の開発が求められていたのであ
る。

〔発明が解決しようとする課題〕

つまり、印刷配線基板に電子部品を実装する際に用い
られる従来の大量生産におけるリフローはんだ付け方法
でははんだの量が多くなるとブリツジ不良があり、はん
だの量が少なくなるとオープン不良がありかつ永年に亘
る接合安定性が得られないという問題点があるというこ
とである。

本発明は、かかる問題点を解消するためになされたも
ので、リード端子を有する電子部品を十分なはんだ量で
しつかりと印刷配線基板に実装し、しかも隣接するリー
ド端子間をシヨートさせるブリツジ不良の発生を防止
し、信頼性に富む接合が得られる電子部品の実装方法を
提供することを目的とする。

現在のソルダ・ペーストを印刷する技術では、ソルダ
・ペーストのチクソ性（剪断応力が加わつている時に粘
度が低下する性質、即ち印刷していると粘度が低下する
性質）のため、高精度に印刷量、印刷精度を管理するこ
とは難しく、印刷を繰り返しているうちに垂れが生じて
ソルダ・ペーストがパツド部からはみ出る。この垂れは
大量生産する上で不可避である。更には電子部品搭載
時、および加熱時にも垂れは生じる。そして現状のプロ
セスではかかる垂れは不可避である。

ここで、はんだの絶対量が少なければ、垂れも少な
く、べたいちに一様に被着させる方法でもブリツジ不良
に到らないが逆にオーブン不良が見られ、また接合強度
および信頼性が落ちる。オープン不良はリード端子の接
続部の高さに多少のバラツキが有ることにより生じる。
そしてこのオープン不良は導通検査でプローブピンを当
てた時に前記接続部が押し下げられて導通してOKの判定
が出て発見しにくいのである。これに対しブリツジ不良
は検出しやすい。従つてオープン不良を回避した、かつ
接合強度および信頼性を確保すべくはんだの量を多めに
した所定量が決まるのである。

この所定量に対してソルダ・ペーストの印刷を行う
が、高精度に印刷量・印刷精度を管理することが難しい
ため、所定量（目標量）より多めに供給されたり、垂れ
てパツド部からはみ出し、ブリツジ発生の原因となつて
いる。

これをさらに詳しく説明する。ソルダ・ペーストの金
属成分の全体積（ソルダ・ペースト溶融直前の体積にほ
ぼ一致）Vaが、充てん可能容積Vbより大きい場合は、す
なわちVb/Va＜１の場合はパツド間にまたがつてシヨー
トしてブリツジとなる。１≦Vb/Va＜Ａ（Ａは定数）の
場合は、パツドからはみ出したソルダ・ペーストの量、
すなわち垂れの程度によつて、ブリツジとなる場合とな
らない場合があり、Vb/Va≧Ａの場合はブリツジとなら
ないのである。ここで、Ａは１より大きい定数である。

つまり、印刷精度が悪いために、はんだ供給量が増
え、Vb/Va＜１になつたり、あるいは現状のプロセスで
不可避である垂れが加熱リフロー時点迄に生じて、垂れ
を伴うVb/Va＜Ａのの場合となり、ブリツジが発生して
いるのである。

さて、問題はいかにしてVb/Va（はんだを充填できる
容積／はんだ供給量）の値を大きくするかということに
なる。

〔課題を解決するための手段〕

本発明の電子部品の実装方法は、所定間隔を隔てて突
出する複数のリード端子を有する電子部品を印刷配線基
板の上記リード端子に対応したパツド部にはんだ付けし
て実装するもので、はんだ溶融時に上記基板に対向した
電子部品を上記基板より一旦持ち上げ、溶融したはんだ
を伸長させるようにしたものである。

また、印刷配線基板とこれに対向する電子部品との間
にはんだを溶融させる温度範囲で上記電子部品を押し上
げるように形状を変える伸長部材を介在させ、溶融した
はんだを伸長させるようにしたものである。

〔作用〕

この発明においては、はんだ溶融時に電子部品を持ち
上げ（押し上げ）、はんだを伸長させてはんだを充填で
きる容積／はんだ供給量の値を大きくしているので、シ
ョートしている余分なはんだまでもパツド部上に吸収で
き、十分なはんだ量でしつかりと実装でき、ブリツジ不
良の発生を防止し、信頼性に富む接合が得られる。

また、電子部品と基板間に介在される伸長部材により
簡便に電子部品を押し上げることができる。

〔実施例〕

以下、この発明の実施例を図について説明する。第１
図はこの発明の一実施例の電子部品の実装方法を示す要
部断面構成図である。図において、（１）は印刷配線基
板、（２）はパツド部、（３）はソルダ・ペーストが溶
融して印刷配線基板（１）とパツド部（２）間に充填さ
れたはんだ、（４）はフラツトタイプの電子部品、
（５）は電子部品（４）から出されたリード端子、
（６）はリード端子（５）の先端部であるはんだ接続
部、（７）はで電子部品（４）を引き上げるための吸着
治具である。接続部の傾斜角度は３〜４度である。パツ
ド部（２）は銅である。ソルダ・ペースト（３）は錫−
鉛共晶はんだ（融点183℃）の10〜150μｍの粒子粉末
（約90重量パーセント）とフラツクス成分（約10重量パ
ーセント）および特殊な添加剤等とを練り混ぜてなるペ
ースト状のものである。フラツクスは50重量パーセント
の固形分と50重量パーセントの溶剤分とからなる。固形
分としてはロジン、活性剤、チクソ剤、および安定剤で
ある。溶剤分としてはグリコール等である。特殊な添加
量は印刷性、常温での粘性を考慮したものである。この
実施例で用いたソルダ・ペーストは常温で10万〜90万ｃ
ポアズ、183℃で２〜5cポアズである。リード端子
（５）は42アロイ（鉄−ニツケル合金）であり、これに
90Sn-10Pb半田メツキ（融点215℃）が施されている。パ
ツド部の幅は0.40mm、パツド部間隔は0.25mmである。そ
れで隣接するパツド部ピツチ及びリードピツチは0.65mm
である。

さて、従来の第６図に示すものと異なる点は、ソルダ
・ペーストを溶融させた時点で吸着治具（７）により電
子部品（４）を基板（１）から引き上げて、はんだを伸
長させるようにしていることである。つまり、この実施
例では溶融はんだを充填できる容積を増加させているの
である。

これを以上に詳しく説明する。ソルダ・ペーストを印
刷した基板（１）に電子部品（４）を搭載した後、赤外
線炉に入れてソルダ・ペーストを加熱溶融させてはんだ
付を行う。この際溶融したはんだは、リード端子（５）
とパツド部（２）の間に充填される。次にリード端子
（５）に濡れて接触しているはんだが分離しない範囲で
部品を引き上げ、第２図に示すように、充填可能容積を
VbからVb₁（Vb₁＞Vb）に増加させる。これによりシヨー
トしている余分なはんだまでもパツド部上に吸収できる
のである。第２図（Ａ）（Ｂ）はこの一実施例に係わる
はんだ充填可能容積を示す説明図で、（Ａ）は部品上昇
前、（Ｂ）は部品上昇時の状態を表わしており、Vbは部
品上昇前のはんだ充填可能容積、Vb₁は部品上昇時のは
んだ充填可能容積である。

さらに詳しく説明すると、Vb₁＞VbにすることでVb₁/V
b≧Ａに出来、一旦シヨートが分断されると、続いて電
子部品が降下してVb/Va＜Ａとなつてもパツド部からは
み出しているはんだがないためブリツジ発生を抑止でき
るのである。

ここで吸着治具（７）を用いて引き上げられた部品は
吸着治具（７）を用いて押し下げても良いし、引き上げ
た状態で吸着治具を解放しても、電子部品（５）の自重
により、またリード端子と溶融はんだ間の界面張力によ
り降下する。また、引き上げられた状態のまま凝固させ
てもよい。

なお、シヨートを分断するため部品を引き上げる操作
は１度でも良いし、複数回行つても良い。

第３図はこの発明の他の実施例の電子部品の実装方法
を示す要部断面構成図で、（８）は印刷配線基板（１）
と電子部品（４）との間に介在され、はんだを溶融させ
る温度範囲（はんだの融点以上ではんだ付最高温度以下
の範囲）で電子部品（４）を押し上げるように形状を変
える伸長部材、この場合は150〜300℃の温度範囲に変態
点を有するステンレス系鉄基形状記憶合金（Fe-Cr-Ni-C
o-Mn-Si,Fe-Cr-Ni-Mn-Si）である。

この他の実施例では吸着治具（７）を用いずに、電子
部品（４）と基板（１）との間に伸長部材（８）である
形状記憶合金を予め挿入しておき、ソルダ・ペースト溶
融後に生じる伸長部材（８）の急激な形状変化、伸長に
より電子部品（４）を押し上げ、溶融はんだを充填でき
る容積を大きくしている。従つて上記実施例と同様の作
用によりパツド部（２）上にはんだ（３）を吸収できブ
リツジ発生を抑止できるとともに、吸着治具（７）で電
子部品（４）を引き上げるよりも簡便に行える。また、
この形状記憶合金は一方向性で冷却しても収縮せず、電
子部品は押し上げられた状態のままであるが、接合信頼
性等何ら問題はない。

この発明に係わる伸長部材は、上記実施例で示したス
テンレス系鉄基形状記憶合金に限らず、はんだを溶融さ
せる温度範囲で電子部品を押し上げるように形状変化す
るものなら何でも、例えば熱膨張による可逆的変化でも
良く、他の形状記憶合金、また発泡性樹脂、あるいはエ
ポキシ樹脂等でも良い。はんだの融点等に応じて適宜設
定すれば良い。

なお、上記実施例において、ソルダ・ペーストをパツ
ド部に印刷する際に、ソルダ・ペーストが多少はみ出し
て印刷されてもかまわないし、印刷精度のあまり良くな
い条件でソルダ・ペーストの厚みが増しても問題ない。

また、ソルダ・ペーストの替わりにはんだめつき等に
よりはんだを供給しても良い。

さらに、上記実施例では加熱熱源として赤外線を利用
したが、蒸気の凝縮潜熱を利用して加熱するVPS装置を
利用して加熱してもよいし、ホツトプレートを当てるよ
うにしてもよい。またソルダ・ペーストの材料に錫−鉛
共晶はんだを用いたが、これとは異なる配合比のはんだ
であつてもよいし、成分の異なるIn系の低融点はんだ等
でもよい。パツド部（２）も銅に限らず、例えば共晶は
んだをコーテイングしても良い。リード端子（５）も42
アロイに90Sn-10Pbはんだメツキしたものでなくても、
例えば銅合金等でもよい。更に接続部（６）の傾斜は３
〜４度に限られることなく10度程度までよい。

さらにまた、上記実施例では0.65mmピツチリードの電
子部品について説明してが、0.50,0.40mmピツチ等の一
層狭小なピツチリードを有する電子部品にも適用できる
ことはいうまでもない。

〔発明の効果〕

以上のように、本発明によれば所定間隔を隔てて突出
する複数のリード端子を有する電子部品を印刷配線基板
の上記リード端子に対応したパツド部にはんだ付けして
実装する方法において、はんだ溶融時に上記基板に対向
した電子部品を上記基板より一旦持ち上げ、溶融したは
んだを伸長させるようにすることにより、はんだを充填
できる容積／はんだ供給量の値を大きくでき、ショート
している余分なはんだまでもパッド部上に吸収できるの
で，十分なはんだ量でしっかりと実装でき、ブリツジ不
良の発生を防止し、信頼性に富む接合が得られる効果が
ある。

また、印刷配線基板とこれに対向する電子部品との間
に、はんだを溶融させる温度範囲で上記電子部品を押し
上げるように形状を変える伸長部材を介在させ、溶融し
たはんだを伸長させることにより、より簡便になるとう
いう効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の電子部品の実装方法を示
す要部断面構成図、第２図（Ａ）（Ｂ）はこの一実施例
に係わるはんだ充填可能容積を示す説明図、第３図はこ
の発明の他の実施例を示す要部断面構成図、第４図は印
刷配線基板を示す平面図、第５図（Ａ）（Ｂ）はそれぞ
れ電子部品を示す平面図、第６図を従来のリフローはん
だ付け方法による部品実装後の印刷配線基板を示す断面
構成図、第７図はブリツジ不良の形状を示す斜視図であ
る。 図において、（１）は印刷配線基板、（２）はパツド
部、（３）ははんだ、（４）は電子部品、（５）はリー
ド端子、（７）は吸着治具、（８）は伸長部材である。 なお、図中、同一符号は同一又は相当部分を示す。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】所定間隔を隔てて突出する複数のリード端
   子を有する電子部品を印刷配線基板の上記リード端子に
   対応したパツド部にはんだ付けして実装する方法におい
   て、はんだ溶融時に上記基板に対向した電子部品を上記
   基板より一旦持ち上げ、溶融したはんだを伸長させるよ
   うにしたことを特徴とする電子部品の実装方法。
2. 【請求項２】印刷配線基板とこれに対向する電子部品と
   の間にはんだを溶融させる温度範囲で上記電子部品を押
   し上げるように形状を変える伸長部材を介在させ、溶融
   したはんだを伸長させるようにしたことを特徴とする請
   求項１記載の電子部品の実装方法。