JPH0923056A - プリント基板への電子部品はんだ付け法 - Google Patents

プリント基板への電子部品はんだ付け法

Info

Publication number
JPH0923056A
JPH0923056A JP7170940A JP17094095A JPH0923056A JP H0923056 A JPH0923056 A JP H0923056A JP 7170940 A JP7170940 A JP 7170940A JP 17094095 A JP17094095 A JP 17094095A JP H0923056 A JPH0923056 A JP H0923056A
Authority
JP
Japan
Prior art keywords
solder
soldering
electronic component
melting point
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7170940A
Other languages
English (en)
Other versions
JP3422135B2 (ja
Inventor
Hideo Nakamura
中村  秀男
Haruo Sankai
春夫 三階
Hiroshi Okada
浩志 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Plant Technologies Ltd
Original Assignee
Hitachi Techno Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Techno Engineering Co Ltd filed Critical Hitachi Techno Engineering Co Ltd
Priority to JP17094095A priority Critical patent/JP3422135B2/ja
Publication of JPH0923056A publication Critical patent/JPH0923056A/ja
Application granted granted Critical
Publication of JP3422135B2 publication Critical patent/JP3422135B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 電子部品実装時にペーストブリッジを生じて
も加熱溶融後には分離して接続不良を生じることがない
プリント基板への電子部品はんだ付け法の提供。 【解決手段】 絶縁性基板上に形成された多数の配線パ
ッドにはんだ素材を供給し、該はんだ素材上に搭載され
た電子部品を表面実装するプリント基板への電子部品は
んだ付け法において、前記各配線パッドに供給されるは
んだ素材を融点の異なる少なくとも2種類とし、該異な
るはんだ素材を前記各配線パッドごとに該配線パッド上
に設けた領域に分割して供給塗布する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント基板への
電子部品はんだ付け法に係り、特に、電子部品実装時に
ペーストブリッジを生じても、加熱溶融時には溶融分離
させてペーストブリッジを解消し、電子部品に熱的ダメ
ージを与えることなく接続不良のないはんだ付けを行う
のに好適なプリント基板への電子部品はんだ付け法に関
するものである。
【0002】
【従来の技術】近年、電子機器の高機能化や小型化の要
求に伴い、プラスチック基板やセラミック基板などの絶
縁性基板に所望の回路を構築するために配線を設けてな
るプリント基板への電子部品の高集積化、表面実装化が
進んでいる。
【0003】図7はプリント基板10にクワッドフラッ
トパッケージ(Quad FlatPackage)型
電子部品(以下、QFP部品と略記)20を表面実装、
即ち、はんだ付けした状態を示している。QFP部品2
0は方形で四方の側面よりリード21が突出し、その各
先端はQFP部品20における各リード21に対応して
プリント基板10の上面に設けられている各配線パッド
11とはんだ30により接続(接合)されている。各配
線パッド11は点線で示す配線12の接続部であり、配
線12によって図示していない他の電子部品と接続され
て所望の回路を構築している。なお、プリント基板10
の各配線パッド11以外の領域は、はんだレジスト13
で覆われている。
【0004】図8によりプリント基板10へQFP部品
20をはんだ付けする従来法を説明する。図8は前記図
7のI−I断面図で、図中、図7と同符号のものは同じ
ものを示す。図8(a)に示すように、まず、各配線パ
ッド11以外の領域をはんだレジスト13で覆ったプリ
ント基板10が用意され、各配線パッド11に公知のス
クリーン印刷技術などではんだペースト31を供給塗布
する。はんだペースト31は、はんだ素材の微粒子のほ
か、各配線パッド11やはんだ素材表面の酸化膜を除去
して確実なはんだ接合を達成されるためのフラックスお
よびペースト粘度調整用の溶剤から構成されている。
【0005】次ぎに、図8(b)に示すように、各配線
パッド11とQFP部品20における各リード21を位
置合わせして、プリント基板10の上にQFP部品20
を搭載する。そして、リフロー炉などでQFP部品20
を搭載したプリント基板10を加熱すると、図8(c)
に示すように、はんだペースト31がはんだ30となっ
て表面実装が完了する。
【0006】このようなプリント基板への電子部品はん
だ付け法を示したものとして、特開平1−91494号
公報があり、また、はんだペーストは溶融時に鉛−錫共
晶性を有する組成比で混合してなるものを使用すること
を示したものとして、特開昭61−266198号公報
がある。
【0007】
【発明が解決しようとする課題】上記した従来の電子部
品はんだ付け法では、高集積化実現のためにQFP部品
20のリードピッチを狭小化していくと、以下に説明す
るように、はんだ付け時に接続不良が多発することが確
認された。
【0008】この接続不良が発生する状況を図9で説明
する。図9は前記図7のイ部の拡大図で、図中、前記図
7、図8と同符号のものは同じものを示す。図9(a)
は各配線パッド11にはんだペースト31を塗布した前
記図8(a)と同じ工程段階の平面図である。次ぎにQ
FP部品20をその各リード21が各配線パッド11に
一致するようにして搭載する。この搭載時に各配線パッ
ド11上に独立に塗布されているはんだペースト31
を、搭載圧過多などの原因により各リード21が押し潰
すと、図9(b)に示すように、隣接した配線パッド1
1上のはんだペースト31同士が接触融合してペースト
ブリッジ32を生ずる。そのため、このまま加熱しリフ
ローをすると、ペーストブリッジ32はそのままの形で
溶融凝固し、図9(c)に示すようなはんだブリッジ3
3となって配線パッド11間を短絡する接続不良を発生
させる。
【0009】図10は錫−鉛系合金の平衡状態図で、図
中のA−C−E線は液相線、A−B−D−E線は固相線
を示し、C点は通常のはんだ、すなわち、Pb37重量
%−Sn63重量%の組成比を持つはんだの共晶点(融
点は183℃)である。
【0010】はんだ付け時に注意すべき必要事項の1つ
として、電子部品に対する熱的ストレスをできるだけ小
さくして接合することが云われている。この対策として
従来、図10に示すC点の共晶組成にできるだけ近い組
成のはんだを使用してはんだ付け時の温度をなるべく低
くし、電子部品に対する熱的悪影響を極力抑制すること
が行われてきたが、共晶組成は相変化しやすい不安定な
組成であるため、半溶融状態の過程がほとんど無く、そ
のため前記図9(c)に示すようなはんだブリッジ33
の発生を阻止することは極めて困難であった。
【0011】上記はんだブリッジ発生の阻止策として、
はんだペーストの溶融分離性を向上させることが挙げら
れる。溶融分離とは、はんだが溶融している時に表面張
力によって分離を起すことで、溶融分離性は、はんだが
前記図10に示す固相線の温度を越え、溶融を開始して
から完全に溶融する液相線の温度に達するまでの半溶融
時間を長くするほど向上する。
【0012】上記の溶融時に鉛−錫共晶性を有する組成
比で混合してなるものを使用すると、半溶融時間はやや
長くなるが、図11に示すように、Pbリッチの高融点
はんだ粒子31AとSnリッチの低融点はんだ粒子31
Bが混合状態で隣接しているので、両はんだ粒子31
A、31Bの接触個所、即ち、図に矢印で示すあらゆる
方向に金属原子の相互拡散の発生、つまり、溶融が進行
するので、大幅に半溶融時間を長くすることはできなか
った。
【0013】また、純Snはんだなどの高融点はんだを
用いて半溶融時間を長くすることは、温度と時間の積が
大きく、そのはんだ溶融中に電子部品が受ける熱的ダメ
ージが莫大なものとなるため、使用上には問題が大きか
った。
【0014】それゆえ本発明の目的は、たとえ電子部品
実装時にペーストブリッジを生じたとしても、加熱溶融
時には溶融分離させてペーストブリッジを解消し、電子
部品に熱的ダメージを与えることなく接続不良のない良
好なはんだ付けを行うことができるプリント基板への電
子部品はんだ付け法を提供することにある。
【0015】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、絶縁性基板上に形成された多数の配線パ
ッドにはんだ素材を供給し、該はんだ素材上に搭載され
た電子部品を表面実装するプリント基板への電子部品は
んだ付け法において、前記各配線パッドに供給されるは
んだ素材を融点の異なる少なくとも2種類とし、該異な
るはんだ素材を前記各配線パッドごとに該配線パッド上
に設けた領域に分割して供給塗布する構成にしたもので
ある。
【0016】そして、前記配線パッド上に設けた領域
を、前記異なるはんだ素材の供給塗布領域を分離する分
離境界帯を介して形成するとよい。
【0017】また、前記配線パッド上に設けた領域を、
該配線パッドの長手方向、または、長手方向と直角の方
向のいずれかに分割して形成する構成にするとよい。
【0018】さらに、前記融点の異なる少なくとも2種
類のはんだ素材の供給は、該少なくとも2種類のはんだ
素材のうち高融点のはんだ素材が、前記電子部品のリー
ドの立上り部側に供給されるようにすることが望まし
い。
【0019】上記構成としたことにより、融点が異なる
少なくとも2種類のはんだ素材は、該各はんだ素材の供
給塗布された領域の境界で接触し、そこから金属原子の
相互拡散を一定の方向に徐々に起して共晶化していくの
で、融点温度を高めることなく半溶融時間を長くするこ
とができ、溶融分離性を向上させることが可能になる。
このため、たとえ電子部品実装時にペーストブリッジを
生じたとしても加熱溶融時には溶融分離し、電子部品に
熱的ダメージを与えることなく接続不良のない良好なは
んだ付けを行うことができる。
【0020】
【発明の実施の形態】以下、本発明の第1の実施例を図
1および図2を参照して説明する。図1は第1の実施例
の説明図で、前記図9に対応する図、図2は融点の異な
るはんだペースト間の境界における溶融状態説明図であ
る。図中、前記図7ないし図11と同符号のものは同じ
ものを示す。
【0021】図1(a)において、Pbリッチの高融点
はんだ粒子を含むはんだペースト31aとSnリッチの
低融点はんだ粒子を含むはんだペースト31bとは、各
配線パッド11ごとに、図に実線で示す境界35を挾ん
でその長手方向に領域を分けて供給塗布されている。
【0022】次ぎに、図1(b)に示すように、各配線
パッド11とQFP部品20における各リード21を位
置合わせして、プリント基板10上にQFP部品20を
搭載する。ここでQFP部品20は、前記図8に示すよ
うに、各リード21が立上り部21aを有しているの
で、各リード21の立上り部21a側がPbリッチの高
融点はんだ粒子を含むはんだペースト31aになるよう
に配置する。これは立上り部21a側のはんだの溶融を
遅らせて立上り部21aにはんだがぬれ上がるのを防ぐ
ためである。このQFP部品20の搭載時には、隣接し
た配線パッド11上のはんだペースト31同士が接触融
合し、ペーストブリッジ32を生ずる場合がある。
【0023】しかし本実施例においては、融点の異なる
はんだペースト31a、31bを供給塗布された領域の
境界35で接触させており、その後加熱を行うことによ
り塗布領域の境界35からはんだ粒子の相互拡散を一定
方向へ徐々に起させて共晶化していく。
【0024】これは図2に示すように、Pbリッチの高
融点はんだ粒子31Aを含むはんだペースト31aとS
nリッチの低融点はんだ粒子31Bを含むはんだペース
ト31bとが点線で示す境界35を介して分かれてお
り、Pbリッチの高融点はんだ粒子31AとSnリッチ
の低融点はんだ粒子31Bとは、境界35部分の接触個
所で図に矢印で示すように特定の方向で金属原子の相互
拡散、つまり、溶融が行われる。このため、溶融の進行
はゆるやかになり融点温度を高めることなく半溶融時間
を長くして溶融分離性を向上させることが可能になるの
である。その結果、図1(c)に示すように前記接触融
合したはんだペースト31同士は溶融分離を起してペー
ストブリッジ32を解消し、はんだブリッジ33を発生
させることなく各配線パッド11上ではんだ30により
リード21との接続を確実に行うことが可能になるので
ある。
【0025】前記Pbリッチの高融点はんだ粒子31A
を含むはんだペースト31aの例としては、Pb45重
量%−Sn55重量%の組成比を有し融点が203℃の
もの、また、Snリッチの低融点はんだ粒子31Bを含
むはんだペースト31bの例としては、Pb30重量%
−Sn70重量%の組成比を有し融点が190℃のもの
があり、この両者の組み合わせの場合の融点差は13℃
である。
【0026】はんだペースト31a、31bの組み合わ
せ例としては、上記組み合わせのほかに、Pb74重量
%−Sn26重量%(融点265℃)とSn100重量
%(融点232℃)との融点差33℃の組み合わせ、ま
た、Pb40重量%−Sn60重量%(融点190℃)
とPb34重量%−Sn66重量%(融点186℃)と
の融点差4℃の組み合わせ等があるが、2種類のはんだ
組成の組み合わせは、高融点側と低融点側とを1:1で
供給塗布して溶融時の組成がPb−Sn共晶となる組み
合わせであればいずれでも使用可能である。なお、溶融
分離性の点から融点差は大きい方が好ましい。
【0027】また、各リード21の立上り部21a側で
は、前記の如くPbリッチの高融点はんだ粒子31Aを
含むはんだペースト31aの溶融が遅れるので、立上り
部21aを濡れ性のために濡れ上がるはんだ量は少な
い。従って、配線パッド11上でのはんだ不足はなくな
り、はんだ付けを確実に行うことができて、接続不良の
発生を防止することが可能になる。
【0028】つぎに、本発明の第2の実施例を図3およ
び図4を参照して説明する。図3は第2の実施例の説明
図で、前記図1(a)に対応する図、図4は融点の異な
るはんだペースト間の分離境界帯部における溶融状態説
明図である。図中、前記図1と同符号のものは同じもの
を示す。
【0029】この第2の実施例では、Pbリッチの高融
点はんだ粒子を含むはんだペースト31aとSnリッチ
の低融点はんだ粒子を含むはんだペースト31bとは、
各配線パッド11ごとに、図に斜線で示す分離境界帯3
6を挾んで領域を分けて塗布されている。
【0030】このように融点が異なるはんだペースト3
1a、31bが分離境界帯36を介して離れて塗布され
ていても、リフローの加熱時には先ず溶剤が揮発し、次
ぎにフラックスが流出して図4に矢印で示すように配線
パッド11上を移動する。すると、はんだ粒子が溶融流
出したフラックス上を一緒に流れ、所謂、ダレを生じて
結局前記図2に示すと同様の接触状態になる。本実施例
においては、フラックス流出やはんだ粒子のダレのため
に、半溶融時間は一層長くなり、溶融分離性が向上して
前記第1の実施例と同様にはんだブリッジを生じさせな
い効果がある。
【0031】つぎに、本発明の第3および第4の実施例
を図5を参照して説明する。図5(a)は第3の実施例
の説明図、図5(b)は第4の実施例の説明図で、いず
れも前記図1、図3に対応する図である。図中、前記図
1、図3と同符号のものは同じものを示す。
【0032】前記図1、図3に示す第1、第2の各実施
例においては、融点の異なるはんだペースト31a、3
1bの供給領域を、配線パッド11の長手方向中間部に
該長手方向と直角の方向に境界35または分離境界帯3
6を設けて横断的に2分割しているが、図5(a)は、
配線パッド11の長手方向に沿って縦断的に2分割する
構成にしたものである。このように供給領域を配線パッ
ド11の長手方向に沿って縦断的に分割する場合でも、
前記図3に示すように分離境界帯36を設けることは何
等差し支えない。
【0033】さらに、図5(b)は、はんだペースト3
1a、31bの供給領域を、前記図1、図3と同様に配
線パッド11上を長手方向と直角の方向に横断的に分割
する構成にしたものであるが、本実施例の場合は、融点
が異なるはんだペースト31a、31bを交互に設ける
ように4分割した構成である。そして、この場合でも前
記図3に示すように分離境界帯36を設けてもよい。
【0034】つぎに、本発明の第5の実施例を図6を参
照して説明する。図6は、各配線パッド11上に融点の
異なる3種類のはんだペーストを供給する例の説明図
で、前記図1、図3に対応する図である。図中、前記図
1、図3と同符号のものは同じものを示す。
【0035】本実施例における3種類のはんだペースト
の組み合わせは、Pb62.5重量%−Sn37.5重
量%(融点238℃)のPbリッチの高融点はんだ粒子
を含むはんだペースト31a、Pb45重量%−Sn5
5重量%(融点203℃)のSnリッチの低融点はんだ
粒子を含むはんだペースト31bおよびSn96.5重
量%−Ag3.5重量%(融点221℃)のSn−Ag
共晶のはんだペースト31cとからなる。本実施例の場
合、融点差は35℃とかなり大きくなり、それだけ溶融
分離性を向上させることができる。
【0036】上記3種類のはんだペースト31a,31
b,31cは、図6(a)に示すように斜線で示す分離
境界帯36を挾んで互いに領域を分けて供給塗布され
る。そして供給領域は、各リード21の立上り部21a
側から順にはんだペースト31c,31a,31bに設
定されている。これは機械的強度に優れているSn−A
g共晶のはんだペースト31cを、図6(b)に示すよ
うにリード21の立上り部に供給することにより、はん
だ付けの機械的信頼性を向上させるためである。
【0037】上記いずれの実施例の場合でも、はんだペ
ースト31a、31bおよび31cとしては、上記具体
例に限定されることはなく、供給比率や組成比を任意に
選択して良いのは勿論である。
【0038】一方、融点が異なる少なくとも2種のペー
スト状のはんだ素材の供給法としては、マスクを用いた
印刷法やノズルを用いたディスペンサ法など公知の供給
法を使用することができる。また、融点が異なる少なく
とも2種のはんだ素材の供給形態としては、ペースト状
に限られるものではなく、非酸化性や還元性雰囲気でリ
フローを行うものにおいては、フラックスや溶剤を用い
ないで融点が異なる少なくとも2種のはんだ微粒子(は
んだボール)をそのまま配線パッド上に供給するもので
あっても良い。ただしこの場合には、分離境界帯36を
設けることが困難となるが、リフロー加熱によるフラッ
クスの流動が無いので、フラックス流出によるはんだ粒
子の新たな相互接触が無い。従って融点が異なる少なく
とも2種のはんだ粒子の相互接触は供給状態のみに依存
することになり、ペースト状の場合よりも相互接触面積
が少なくなるため、半溶融時間の延長効果を一段と向上
させることができる。
【0039】
【発明の効果】以上説明したように本発明によれば、た
とえ電子部品実装時にペーストブリッジを生じたとして
も、加熱溶融時には溶融分離させてペーストブリッジを
解消し、電子部品に熱的ダメージを与えることなく接続
不良のない良好なはんだ付けを行うことができる効果を
奏する。
【図面の簡単な説明】
【図1】本発明のプリント基板への電子部品はんだ付け
法の第1の実施例の説明図で、プリント基板の部分平面
図である。
【図2】図1における融点の異なるはんだペースト間の
境界における溶融状態説明図である。
【図3】本発明のプリント基板への電子部品はんだ付け
法の第2の実施例の説明図で、図1(a)に対応する平
面図である。
【図4】図3における融点の異なるはんだペースト間の
分離境界帯部における溶融状態説明図である。
【図5】本発明のプリント基板への電子部品はんだ付け
法の第3および第4の実施例の説明図で、図1(a)に
対応する平面図である。
【図6】本発明のプリント基板への電子部品はんだ付け
法の第5の実施例の説明図である。
【図7】従来の電子部品がはんだ付けされた状態を示す
プリント基板の部分平面図である。
【図8】従来のプリント基板への電子部品はんだ付け法
を示す図7のI−I断面図である。
【図9】図7のイ部拡大図で、接続不良の発生状況説明
図である。
【図10】錫ー鉛系合金の平衡状態図である。
【図11】図8における融点の異なるはんだペースト間
の境界における溶融状態説明図である。
【符号の説明】
10…プリント基板、11…配線パッド、12…配線、
13…はんだレジスト、20…QFP部品、21…リー
ド、21a…リードの立上り部、30…はんだ、31a
…高融点はんだペースト、31b…低融点はんだペース
ト、31A…高融点はんだ粒子、31B…低融点はんだ
粒子、32…ペーストブリッジ、33…はんだブリッ
ジ、35…境界、36…分離境界帯。
フロントページの続き (72)発明者 岡田 浩志 茨城県竜ヶ崎市向陽台5丁目2番 日立テ クノエンジニアリング株式会社開発研究所 内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に形成された多数の配線パ
    ッドにはんだ素材を供給し、該はんだ素材上に搭載され
    た電子部品を表面実装するプリント基板への電子部品は
    んだ付け法において、前記各配線パッドに供給されるは
    んだ素材を融点の異なる少なくとも2種類とし、該異な
    るはんだ素材を前記各配線パッドごとに該配線パッド上
    に設けた領域に分割して供給塗布することを特徴とする
    プリント基板への電子部品はんだ付け法。
  2. 【請求項2】 前記配線パッド上に設けた領域が、前記
    異なるはんだ素材の供給塗布領域を分離する分離境界帯
    を介して形成される請求項1記載のプリント基板への電
    子部品はんだ付け法。
  3. 【請求項3】 前記配線パッド上に設けた領域が、該配
    線パッドの長手方向、または、長手方向と直角の方向の
    いずれかに分割されて形成されてなる請求項1または2
    記載のプリント基板への電子部品はんだ付け法。
  4. 【請求項4】 前記融点の異なる少なくとも2種類のは
    んだ素材の供給は、該少なくとも2種類のはんだ素材の
    うち高融点のはんだ素材が、前記電子部品のリードの立
    上り部側に供給されるようにした請求項1記載のプリン
    ト基板への電子部品はんだ付け法。
JP17094095A 1995-07-06 1995-07-06 プリント基板への電子部品はんだ付け法 Expired - Fee Related JP3422135B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17094095A JP3422135B2 (ja) 1995-07-06 1995-07-06 プリント基板への電子部品はんだ付け法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17094095A JP3422135B2 (ja) 1995-07-06 1995-07-06 プリント基板への電子部品はんだ付け法

Publications (2)

Publication Number Publication Date
JPH0923056A true JPH0923056A (ja) 1997-01-21
JP3422135B2 JP3422135B2 (ja) 2003-06-30

Family

ID=15914197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17094095A Expired - Fee Related JP3422135B2 (ja) 1995-07-06 1995-07-06 プリント基板への電子部品はんだ付け法

Country Status (1)

Country Link
JP (1) JP3422135B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990035273A (ko) * 1997-10-31 1999-05-15 소니 비디오 타이완 캄파니 리미티드 전자 장치 조립 방법 및 회로 보드
JP2008181939A (ja) * 2007-01-23 2008-08-07 Mitsubishi Materials Corp パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
WO2018051475A1 (ja) * 2016-09-16 2018-03-22 株式会社ワンダーフューチャーコーポレーション はんだ接合方法及びはんだ接合装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990035273A (ko) * 1997-10-31 1999-05-15 소니 비디오 타이완 캄파니 리미티드 전자 장치 조립 방법 및 회로 보드
JP2008181939A (ja) * 2007-01-23 2008-08-07 Mitsubishi Materials Corp パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
JP4702293B2 (ja) * 2007-01-23 2011-06-15 三菱マテリアル株式会社 パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
WO2018051475A1 (ja) * 2016-09-16 2018-03-22 株式会社ワンダーフューチャーコーポレーション はんだ接合方法及びはんだ接合装置
CN109937110A (zh) * 2016-09-16 2019-06-25 株式会社旺得未来 焊接接合方法和焊接接合装置
TWI711506B (zh) * 2016-09-16 2020-12-01 日商萬達修查股份有限公司 焊接接合方法以及焊接接合裝置
CN109937110B (zh) * 2016-09-16 2021-06-08 株式会社旺得未来 焊接接合方法和焊接接合装置

Also Published As

Publication number Publication date
JP3422135B2 (ja) 2003-06-30

Similar Documents

Publication Publication Date Title
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
US5730932A (en) Lead-free, tin-based multi-component solder alloys
US6360939B1 (en) Lead-free electrical solder and method of manufacturing
US5186383A (en) Method for forming solder bump interconnections to a solder-plated circuit trace
JP4633630B2 (ja) 半田付用のフラックスおよび半田付方法
EP0769346A1 (en) Composite solder paste for flip chip bumping
JP2008510620A (ja) 半田組成物および半田接合方法ならびに半田接合構造
JP4200325B2 (ja) 半田接合用ペーストおよび半田接合方法
JP3849842B2 (ja) はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
US6050480A (en) Solder paste for chip components
JP3054056B2 (ja) はんだ付け方法
US6214131B1 (en) Mixed solder pastes for low-temperature soldering process
JP3422135B2 (ja) プリント基板への電子部品はんだ付け法
JPH09295184A (ja) 半田およびこの半田を用いて電子部品が実装された回路基板,ならびに半田ペースト
JPH02144821A (ja) ヒューズ形成方法
JP4259431B2 (ja) 半田ペーストおよび半田接合方法
JP2000176678A (ja) クリームはんだ及びそれを用いた実装製品
JPH01102946A (ja) リフロー半田付けによる電子部品の実装方法
JPH05154687A (ja) ハンダペースト
JPH01102992A (ja) リフロー半田付けによる電子部品の実装方法
JPH04297059A (ja) 面実装電子部品
JPH0399791A (ja) クリームはんだ
JPH0729662Y2 (ja) 面実装型電子部品を使用した基板装置
JPH05185278A (ja) クリームはんだ
JPH01102995A (ja) リフロー半田付けによる電子部品の実装方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees