JPH01102992A - リフロー半田付けによる電子部品の実装方法 - Google Patents

リフロー半田付けによる電子部品の実装方法

Info

Publication number
JPH01102992A
JPH01102992A JP26255387A JP26255387A JPH01102992A JP H01102992 A JPH01102992 A JP H01102992A JP 26255387 A JP26255387 A JP 26255387A JP 26255387 A JP26255387 A JP 26255387A JP H01102992 A JPH01102992 A JP H01102992A
Authority
JP
Japan
Prior art keywords
land
cream solder
solder
reflow soldering
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26255387A
Other languages
English (en)
Inventor
Yasuyuki Nakaoka
中岡 康幸
Saneyasu Hirota
弘田 実保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26255387A priority Critical patent/JPH01102992A/ja
Publication of JPH01102992A publication Critical patent/JPH01102992A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は印刷配線基板に電子部品を実装する方法に関
するものである。より詳しくはクリーム半田を用いてフ
ラットタイプの電子部品を実装するリフロー半田付は方
法に関する。なお、クリーム半田とは半田粒子粉末と7
ラツクスとを練り混ぜてペースト状にしたものをいう。
[従来の技術] 近年、印刷配線基板に電子部品を実装するのにリフロー
半田付は方法が多く採用されるようになった。このリフ
ロー半田付は方法を第3図から第6図を参照して一般的
に説明する。第3図は印刷配線基板(1)を示す。この
基板にはランド部(2)が設けられている。ランド部(
2)は例えば露出した銅層からなる。図示の左下の二列
に配列された短冊形のランド部の群は第4図(A)に示
された二方向のフラットタイプの電子部品に対するもの
である。図示の基板(1)の右上のランド部の群は第4
図(B)に示された四方向のフラットタイプの電子部品
に対するものである。第4図および第5図に示す如くフ
ラットタイプの電子部品はその周辺に多数のリード端子
(5)を有する。さてこれらフラットタイプの電子部品
を基板に実装するには、基板(1)のランド部(2)に
メタルマスクあるいはスクリーンマスク等を用いてクリ
ーム半田を印刷し、これに電子部品のリード端子を押し
付け、クリーム半田の持つ粘着力により仮装着し、その
後、赤外線や蒸気等を用いた加熱工程によって半田を溶
融し、その後、凝固させるというものである。
リフロー半田付は方法の問題点はブリッジ不良(リード
端子間に半田が渡りショートさせること)の発生とオー
プン不良(リード端子がランド部に接続されず浮いた状
態になっていること)の発生である。電子部品内の電気
回路の集積度が増すにつれて電子部品の周辺から引き出
されるリード端子の数が増えてリード端子の配列の間隔
が狭くなる。かくして高密度実装が行われるようになる
と、一般的に言って半田の量が多すぎる場合ブリッジ不
良が発生し、半田の量が少なすぎる場合オープン不良が
発生する。
従来の技術は半田の量を少なくするということが基本で
あった。例えば特公昭57−29072号公報に示され
たリフロー半田付は方法の特徴はランド部から溢れない
ようにランド部にクリーム半田をスクリーン印刷すると
いうことである。
それまで半田メツキによりランド部全域にわたってしか
もランド部周辺において膨れ上がるように存在していた
半田の量を、前述の如くクリーム半田をスクリーン印刷
することにより減少させ、かくして例えば0.635m
の如き狭いリード端子間隔でもブリッジ不良の発生を見
なくなったと報告している。しかしこの方法は、リード
端子が水平に真直ぐに延びたもので何等フォーミング(
曲折加工をいう)されていない(第5図参照)。第6図
の下に示す如くリード端子(5)がフォーミングされて
いるものでは、クリーム半田(3)をランド部(2)区
域面積以下の面積で施与してもブリッジ不良が発生する
のである。
フォーミングされているものについては特開昭58−1
32940号公報がある。これはフォーミングされたリ
ード端子を有するフラットタイプの電子部品を基板に実
装するに際して、フォーミングされたリード端子の接続
部の長さより狭い幅のクリーム半田層を基板にランド部
の在る区域面にへたいちに一様に被着するということを
活性化するものである。それまではリード端子の接続部
の長さより広い幅のクリーム半田層を一様に被着してい
たのである。つまり、この特開昭58−132940号
公報も半田の量を少なくしようというものである。とこ
ろで、この技術の基本にある、クリーム半田層を基板に
ランド部のある区域面にべたいちに一様に被着するとい
うやり方では、隣接するランド部間の間隔が狭小になる
と、融けた半田は隣接するランド部にまたがったままで
安定し、ブリッジ不良を除去しえないのである。
更にこの特開昭58−132940号のクリーム半田の
被着は通常デイスペンサーで行われる。これは少量生産
に向くが、大量生産には不適当なのである。なぜならば
、このようなべた塗りとも称する被着を大量生産で行う
べく例えばメタルマスクを用いた印刷で行うと、必要な
半田量が確保されないのである。更に詳しく説明すると
、メタルマスクの厚みを増やすとクリーム半田がマスク
から扱けなくなり、厚みは必然的に薄くしなければなら
ないからである。かくしてこの特開昭の方法を大量生産
に適用するとオープン不良を生ぜしめるのである。そし
てたとえオープン不良でなく、リード端子がランド部に
接合していても、半田の量が少ないためにその接合は不
安定で永年に亘る品質の保証を為しえないのである。
かくして、半田の量をランド部とリード端子の接続部と
の接合をしっかりと安定させ永年に亘り維持するに十分
なものとなし、しかもブリッジ不良の発生を抑える大量
生産向きのリフロー半田付は方法の開発が求められてき
たのである。
[発明が解決しようとする問題点] つまり、従来の大量生産におけるリフロー半田付は方法
では半田の量が多くなるとブリッジ不良がおり、半田の
量が少なくなるとオープン不良がありかつ永年に亘る接
合安定性が得られないという問題点があるということで
ある。
本発明は、かかる問題点を解消するためになされたもの
で、フォーミングされたリード端子を有するフラットタ
イプの電子部品を十分な半田量でしっかりと印刷配線基
板に実装し、しかも隣接するリード端子間をショートさ
せるブリッジ不良の発生をなくすリフロー半田付は方法
を提供することを目的とする。
[問題点についての考察] 現在のクリーム半田を印刷する技術では、クリーム半田
のチクソ性(剪断応力が加わっている時に粘度が低下す
る性質、即ち印刷していると粘度が低下する性質)のた
め、印刷を繰り返しているうちに垂れが生じる。この垂
れは大量生産する上で不可避である。更には電子部品搭
載時、および加熱時にも垂れは生じる。そして現状のプ
ロセスではかかる垂れは不可避である。
ここで、半田の絶対量が少なければ、垂れも少なくブリ
ッジ不良に至らないが、逆にオープン不良が見られ、ま
た接合強度および信頼性が落ちる。オープン不良はフォ
ーミングされたリード端子の接続部の高さに多少のバラ
ツキが有ることにより生じる。そしてこのオープン不良
は導通検査でプローブピンを当てたときに前記接続部が
押し下げられて導通してOKの判定が出て発見しにくい
のである。これに対しブリツ ′シネ良は検出しやすい
。従ってオープン不良を回避した、かつ接合強度および
信頼性を確保すべく半田の量を多めにした所定量が決ま
るのである。
さて、フォーミングされたリード端子を持つフラットタ
イプの電子部品を前記所定量のクリーム半田を用いて基
板に実装した場合に見られるブリッジの発生場所には特
定の性質が有ることが判明した。これを第7図について
説明する。
第7図(A)はフォーミングされたリード端子(5)の
接続部(6)が基板のランド部(2)に施与されたクリ
ーム半田(3)にその粘着力により仮装着されている状
態を示す。第7図(B)はクリーム半田が融けた直後の
状態を示し、クリーム半田(3)の厚みが減少している
ことを示している。
その後、融けた半田がランド部とリード端子の接続部と
の間でメニスカスを作って安定すべく流動する。この流
動は特にリード端子(5)の接続部(6)の付は根付近
から急激に立ち上がっている部分において特別な作用を
もたらしこの付近でのブリッジ不良の発生を助長するか
のようになっている。かくして第7図(C)に示す如く
接続部(6)の付は根付近においてブリッジを生ぜしめ
ている。しかし横から見ると第7図(D)の如くである
。つまり第6図に示す如くライン(10)付近に沿った
部分にブリッジ(7)が特に発生するのである。
この現象を更に追及して行くと次のことが判明した。こ
れを第8〜10図を参照して説明する。なお、第9図は
第7図(B)の斜視図であり、第10図は第9図のX−
X線に沿う断面を示すと共にその変化を示す。さてラン
ド部間に跨がっている溶融半田はその中心の厚み(1)
がある臨界値以下であると二つに分かれて短絡は綺麗に
解消する。それは基板に対して溶融半田が濡れない性質
を有しているからである。ところが前記臨界値以上であ
るとより厚みを増した準安定の状態となり凝固してブリ
ッジ不良となる。
つまり点線(b)に示す如く臨界値tcbを境界にして
厚み(1)が小さいと左へ移行して短絡の解消となり、
厚み(1)が臨界値tcbより大きいと右へ移行して準
安定の短絡になる。換言すれば、ランド部からはみ出し
ていたクリーム半田(前記垂れ)が溶けて互いに繋がり
ランド部を跨いだ状態になった時の溶融半田の表面エネ
ルギーは臨界値tcbで最高である。その両側に低い安
定状態がある。なお、ブリッジ不良となる右側の状態は
基板を跨いでいるだけ左側の安定状態よりエネルギー単
位は高い。
さて、第6図のライン(10)にブリッジ不良が集中す
る理由として、リード端子の金属に対して濡れる性質と
なった溶融半田がリード端子(5)の接続部(6)の根
元の立ち上がり部域へメニスカスを完成させる時に流れ
る(第7図(C)のS参照)のに伴って、ランド部とラ
ンド部とに跨ってつながっていたクリーム半田のはみ出
し部(複数あるかもしれない)もライン(10)に向け
て移動し、そこで集積して厚み(1)を増し、臨界値t
cbを越すからであると本発明者は判断した。更に、厚
み(1)を補給する溶融半田の流れ(第7図(C)のS
参照)がある場合と、ない場合、更にこの反対の流れが
ある場合とで、前記臨界値が変わってくるということも
突き止めたのである。そこでこの流れをコントロールし
てやればブリッジ不良の発生を無くすことができるであ
ろうということが判った。
このような訳で、クリーム半田のペースト状態から半田
の溶融状態へ変化したときに生じる流れをコントロール
することにより第8図の実線(a)で示す如く臨界値を
tCaのように従来のtabより大きくでき、従ってブ
リッジ発生の割合を低くすることができるということが
第8図から図式的に判るのである。
何故ならば従来の低い臨界値tcbと本発明による高い
臨界値teaとの間に在る厚み(1)を有するものは、
本発明の方法により短絡解消の方向に向かう一方、従来
の方法では短絡生成(P)に向かうから、その差だけブ
リッジ発生の割合が低くなるのである。
[問題点を解決するための手段] さて、問題はいかにして溶融半田の流れをコントロール
するかということになる。この発明に係る方法は、ラン
ド部に印刷されたクリーム半田の先端よりも更にランド
部が実質的に伸びた延長部域を有し、このランド部の延
長部の表面をより活性化することを活性化する。
[作用] かくして、溶融時におけるクリーム半田の流れにおいて
、この流れを抑制し、更にランド部の延長部へ向けての
流れをひとまず生ぜしめて、短絡の生成(P)を抑制お
よび消滅させる。
[実施例] 以下、この発明の一実施例を第1図について説明する。
図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)はリード端子(5)がフォーミングされてで
きた接続部である。接続部の傾斜角度は3〜4度である
。ランド部(2)は銅である。クリーム半田(3)は錫
−鉛共晶半田(融点183℃)の10〜150μmの粒
子粉末く約101量パーセント)とフラックス成分(約
101量パーセント)および特殊な添加剤等とを練り混
ぜてなるペースト状のものである。フラックスは50重
量パーセントの固形分と50重量パーセントの溶剤分と
からなる。固形分としてはロジン、活性剤、チクソ剤、
および安定剤である。溶剤分としてはグリコール等であ
る。特殊な添加剤は印刷性、常温での粘性を考慮したも
のである。この実施例で用いたクリーム半田は常温で1
0万〜90万Cポアズ、183℃で2〜5Cポアズであ
る。リード端子(5)は4270イ(鉄−ニッケル合金
)であり、これに90Sn−10Pb半田メツキ(融点
215°C)が施されている。ランド部の幅は0.40
m、ランド部間隔は0.25mである。それで隣接する
ランド部ピッチは0.65mである。
さて従来の第7図(A)に示すものと異なる点は、本発
明ではランド部(2)の先端が前方(左側)に延びてい
ることである。
このようなランド部を有する基板(1)に電子部品(4
)を搭載した後、蒸気で加熱すると、クリーム半田(3
)が融ける。このとき、クリーム半田(3)がメニスカ
スを完成すべく流動するのであるが、より活性化された
延長部(12)に向けて流れようとするため、従来の如
くランド部の先端から接続部(6)の根元部へ向かう流
れ(S)が抑制され、あるいは無くなり、ブリッジ不良
の発生を抑制するか、抑止すべく短絡を積極的′に解消
する。凝固すると第2図のようになる。
活性化は液体または蒸気状の7ラツクス、アルゴンレー
ザあるいはエキシマレーザ等により行われる。そしてこ
の活性化はクリーム半田(3)の溶融前に行ってもよい
し、溶融中に行ってもよい。つまり、いずれの場合でも
、溶融半田をランド部(2)の延長部(12)へ引き、
これにより短絡があればその短絡を切るのである。
また、この活性化は全てのランド部の延長部(12)に
ついて行ってもよいし、あるいは必要個所のみに行って
もよい。必要個所とは短絡が見られるリード端子がある
ランド部の延長部(12)である。勿論、必要個所につ
いて行うのはクリーム半田の溶融中あるいは半田が融け
ている間においてである。更に具体的には、半田が凝固
する前に短絡の有無を検査し、短絡が見られる個所のラ
ンド部の延長部(12)を活性化し、かくして、溶融半
田をランド部(2)の延長部(12)へ引寄せ、短絡か
ら溶融半田を用法き、その厚み(1)を前述の臨界値t
eaより小ざくしで短絡を解消させる。
なお、上記実施例では加熱熱源としてVPS(蒸気凝縮
半田付は法)を利用したが、赤外線炉に入れて加熱して
もよいし、ホットプレートを当てるようにしてもよい。
また、クリーム半田の材料に錫−鉛共晶半田を用いたが
、これとは異なる配合比の半田であってもよいし、成分
の異なるrn系の低融点半田等でもよい。ランド部(2
)も銅に限らず、例えば共晶半田をコーティングしても
良い。リード端子(5)も42アロイに90Sn−10
Pb半田メツキしたものでなくても、例えば銅合金等で
もよい。基板もガラス・エポキシ銅張積層板以外にFP
C(フレキシブル配線板)等でも良い。更に接続部(6
)の傾斜は3〜4度に限られることなく10度程度まで
よい。
[発明の効果] この発明のリフロー半田付は方法では以上説明したとお
り、狭小ピッチのリード端子を有するものにおいても、
従来の最難点であったブリッジ不良およびオープン不良
を防止し、次世代コンピュータ等の電子部品実装法とし
て非常にコストパーフォーマンスに優れた信頼性に富む
接合が得られるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す図、第2図は凝固し
た状態の前記一実施例を示す図、第3図は印刷配線基板
を示す図、第4図はフラットタイプの電子部品を示す図
、第5図はフォーミングされないフラットタイプの電子
部品の側面図、第6図は従来のリフロー半田付は方法に
よる実装の平面を示す図、第7図はブリッジ不良発生の
メカニズムを示す一連の図、第8図はブリッジ不良にな
るか否かの臨界値を示す観念図、第9図は第7図(8)
の斜視図、第10図は第9図のX−X線に沿う断面図で
ある。 図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)は接続部、(12)は延長部である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (5)

    【特許請求の範囲】
  1. (1)電子部品から互いに一定間隔を隔てて突出する少
    なくとも二本のリード端子を有しこのリード端子が接続
    部を有するようにフォーミングされている電子部品を、
    前記リード端子に対応したランド部を有する印刷配線基
    板に常温で粘性のクリーム半田をそのランド部に印刷し
    、これに前記接続部を粘着力で接着させた後、加熱しそ
    の後冷却することにより、印刷配線基板に実装するリフ
    ロー半田付けによる電子部品の実装方法において、 ランド部に印刷されたクリーム半田の先端よりも更にラ
    ンド部が実質的に伸びた延長部域を有し、このランド部
    の延長部域の表面をより活性化することを特徴とするリ
    フロー半田付けによる電子部品の実装方法。
  2. (2)クリーム半田を印刷する前にフラックスで前記延
    長部域を活性化する特許請求の範囲第1項記載のリフロ
    ー半田付けによる電子部品の実装方法。
  3. (3)クリーム半田の溶融直前に前記延長部域を活性化
    する特許請求の範囲第1項記載のリフロー半田付けによ
    る電子部品の実装方法。
  4. (4)クリーム半田の溶融中に短絡が見られるリード端
    子のランド部の延長部域を活性化する特許請求の範囲第
    3項記載のリフロー半田付けによる電子部品の実装方法
  5. (5)蒸気状のフラックス、アルゴンレーザあるいはエ
    キシマレーザにより活性化する特許請求の範囲第3項ま
    たは第4項記載のリフロー半田付けによる電子部品の実
    装方法。
JP26255387A 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法 Pending JPH01102992A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26255387A JPH01102992A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26255387A JPH01102992A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH01102992A true JPH01102992A (ja) 1989-04-20

Family

ID=17377404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26255387A Pending JPH01102992A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH01102992A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178177A (ja) * 2015-03-19 2016-10-06 新光電気工業株式会社 配線基板及び電子部品装置と電子部品装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178177A (ja) * 2015-03-19 2016-10-06 新光電気工業株式会社 配線基板及び電子部品装置と電子部品装置の製造方法

Similar Documents

Publication Publication Date Title
JP2008510620A (ja) 半田組成物および半田接合方法ならびに半田接合構造
JP4200325B2 (ja) 半田接合用ペーストおよび半田接合方法
MX2007009927A (es) Metodo y arreglo para paquetes liberados de esfuerzos termicamente con diferentes sustratos.
JPH01102992A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102946A (ja) リフロー半田付けによる電子部品の実装方法
JPS63273398A (ja) プリント基板のリフロ−はんだ付け方法
JPH09295184A (ja) 半田およびこの半田を用いて電子部品が実装された回路基板,ならびに半田ペースト
JPH01102995A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102996A (ja) リフロー半田付けによる電子部品の実装方法
JP2002176248A (ja) 電子部品の接合材料および電子部品の実装方法ならびに実装構造
JPH01102993A (ja) リフロー半田付けによる電子部品の実装方法
JPH0199287A (ja) リフロー半田付けによる電子部品の実装方法
JP3544439B2 (ja) 接続ピンと基板実装方法
JP3422135B2 (ja) プリント基板への電子部品はんだ付け法
JPH01102994A (ja) リフロー半田付けによる電子部品の実装方法
JP2895855B2 (ja) 電子部品の実装方法
JPH0349211A (ja) 電子部品
JP2689593B2 (ja) 電子部品の実装方法
JPH0417994A (ja) はんだ組成物
JP2687586B2 (ja) 電子部品の実装方法
JPH0637438A (ja) 混成集積回路
JPH02211995A (ja) ペースト状ハンダ
JP3062704B2 (ja) はんだコート方法
JPH08250848A (ja) チップの半田付け方法
JPH0344996A (ja) 多端子部品のはんだ付け方法