JPH01102994A - リフロー半田付けによる電子部品の実装方法 - Google Patents

リフロー半田付けによる電子部品の実装方法

Info

Publication number
JPH01102994A
JPH01102994A JP26255287A JP26255287A JPH01102994A JP H01102994 A JPH01102994 A JP H01102994A JP 26255287 A JP26255287 A JP 26255287A JP 26255287 A JP26255287 A JP 26255287A JP H01102994 A JPH01102994 A JP H01102994A
Authority
JP
Japan
Prior art keywords
solder
land
lead terminal
cream solder
wettability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26255287A
Other languages
English (en)
Inventor
Yasuyuki Nakaoka
中岡 康幸
Saneyasu Hirota
弘田 実保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26255287A priority Critical patent/JPH01102994A/ja
Publication of JPH01102994A publication Critical patent/JPH01102994A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は印刷配線基板に電子部品を実装する方法に関
するものである。より詳しくはクリーム半田を用いてフ
ラットタイプの電子部品を実装するリフロー半田付は方
法に関する。なお、クリーム半田とは半田粒子粉末とフ
ラックスとを練り混ぜてペースト状にしたものをいう。
[従来の技術] 近年、印刷配線基板に電子部品を実装するのにリフロー
半田付は方法が多く採用されるようになった。このリフ
ロー半田付は方法を第4図から第7図を参照して一般的
に説明する。第4図は印刷配線基板(1)を示す。この
基板にはランド部(2)が設けられている。ランド部(
2)は例えば露出した銅層からなる。図示の左下の二列
に配列された短冊形のランド部の群は第5図(A)に示
された二方向のフラットタイプの電子部品に対するもの
である。図示の基板(1)の右上のランド部の群は第5
図(B)に示された四方向のフラットタイプの電子部品
に対するものでおる。第5図および第6図に示す如くフ
ラットタイプの電子部品はその周辺に多数のリード端子
(5)を有する。さて、これらフラットタイプの電子部
品を基板に実装するには、基板(1)のランド部(2)
にメタルマスクあるいはスクリーンマスク等を用いてク
リーム半田を印刷し、これに電子部品のリード端子を押
し付け、クリーム半田の持つ粘着力により仮装着し、そ
の後、赤外線や蒸気等を用いた加熱工程によって半田を
溶融し、その後、凝固させるというものである。
リフロー半田付は方法の問題点はブリッジ不良(リード
端子間に半田が渡りショートさせること)の発生とオー
プン不良(リード端子がランド部に接続されず浮いた状
態になっていること)の発生である。電子部品内の電気
回路の集積度が増すにつれて電子部品の周辺から引き出
されるリード端子の数が増えてリード端子の配列の間隔
が狭くなる。かくして高密度実装が行われるようになる
と、−膜内に言って半田の量が多すぎる場合ブリッジ不
良が発生し、半田の量が少なすぎる場合オープン不良が
発生する。
従来の技術は半田の量を少なくするということが基本で
あった。例えば特公昭5r−2joy2号公報に示され
たリフロー半田付は方法の特徴はランド部から溢れない
ようにランド部にクリーム゛半田をスクリーン印刷する
ということである。
それまで半田メツキによりランド部全域にわたってしか
もランド部周辺において膨れ上がるように存在していた
半田の量を、前述の如くクリーム半田をスクリーン印刷
することにより減少させ、かくして例えば0.635f
fil11の如き狭いリード端子間隔でもブリッジ不良
の発生を見なくなったと報告している。しかしこの方法
は、リード端子が水平に真直ぐに延びたもので同等フォ
ーミング(曲折加工をいう)されていない(第6図参照
)。第7図の下に示す如くリード端子(5)がフォーミ
ングされているものでは、クリーム半田(3)をランド
部(2)区域面積以下の面積で施与してもブリッジ不良
が発生するのである。
フォーミングされているものについては、特開昭58−
132940号公報がある。これはフォーミングされた
リード端子を有するフラットタイプの電子部品を基板に
実装するに際して、フォーミングされたリード端子の接
続部の長さより狭い幅のクリーム半田層を基板にランド
部の在る区域面にぺたいちに一様に被着するということ
を特徴とするものである。それまではリード端子の接続
部の長さより広い幅のクリーム半田層を一様に被着して
いたのである。つまり、この特開昭58−132940
号公報も半田の量を少なくしようというものである。と
ころで、この技術の基本にある、クリーム半田層を基板
にランド部のある区域面にべたいちに一様に被着すると
いうやり方では、隣接するランド部間の間隔が狭小にな
ると、融けた半田は隣接するランド部にまたがったまま
で安定し、ブリッジ不良を除去しえないのである。
更にこの特開昭58−132940号のクリーム半田の
被着は通常デイスペンサーで行われる。これは少量生産
に向くが、大量生産には不適当なのである。なぜならば
、このようなへた塗りとも称する被着を大量生産で行う
べく例えばメタルマスクを用いた印刷で行うと、必要な
半田量が確保されないのである。更に詳しく説明すると
、メタルマスクの厚みを増やすとクリーム半田がマスク
から扱けなくなり、厚みは必然的に薄くしなければなら
ないからである。かくしてこの特開昭の方法を大量生産
に適用するとオープン不良を生ぜしめるのである。そし
てたとえオープン不良でなく、リード端子がランド部に
接合していても、半田の量が少ないためにその接合は不
安定で永年に亘る品質の保証を為しえないのである。
かくして、半田の量をランド部とリード端子の接続部と
の接合をしっかりと安定させ永年にわたり維持するに十
分なものとなし、しかもブリッジ不良の発生を抑える大
量生産向きのリフロー半田付は方法の開発が求められて
きたのである。
[発明が解決しようとする問題点] つまり、従来の大量生産におけるリフロー半田付は方法
では半田の量が多くなるとブリッジ不良があり、半田の
量が少なくなるとオープン不良がありかつ永年に亘る接
合安定性が得られないという問題点があるということで
ある。
本発明は、かかる問題点を解消するためになされたもの
で、フォーミングされたリード端子を有するフラットタ
イプの電子部品を十分な半田量でしっかりと印刷配線基
板に実装し、しかも隣接するリード端子間をショートさ
せるブリッジ不良の発生をなくすリフロー半田付は方法
を提供することを目的とする。
[問題点についての考察] 現在のクリーム半田を印刷する技術では、クリーム半田
のチクソ性(剪断応力が加わっている時に粘度が低下す
る性質、即ち印刷していると粘度か低下する性質)のた
め、印刷を繰り返しているうちに、垂れが生じる。この
垂れは大量生産する上で不可避である。更には電子部品
搭載時、および加熱時にも垂れは生じる。そして現状の
プロセスではかかる垂れは不可避である。
ここで、半田の絶対量が少なければ、垂れも少なくブリ
ッジ不良に至らないが、逆にオープン不良が見られ、ま
た接合強度および信頼性が落ちる。オープン不良はフォ
ーミングされたリード端子の接続部の高さに多少のバラ
ツキが有ることにより生じる。そしてこのオープン不良
は導通検査でプローブピンを当てたときに前記接続部が
押し下げられて導通してOKの判定が出て発見しにくい
のである。これに対しブリッジ不良は検出しやすい。従
ってオープン不良を回避した、かつ接合強度および信頼
性を確保すべく半田の量を多めにした所定量が決まるの
である。
さて、フォーミングされたリード端子を持つフラットタ
イプの電子部品を前記所定量のクリーム半田を用いて基
板に実装した場合に見られるブリッジの発生場所には特
定の性質が有ることが判明した。これを第8図について
説明する。
第8図(A)はフォーミングされたリード端子(5)の
接続部(6)が基板のランド部(2)に施与されたクリ
ーム半田(3)にその粘着力により仮装着されている状
態を示す。第8図(B)はクリーム半田が融けた直後の
状態を示し、クリーム半田(3)の厚みが減少している
ことを示している。
その後、融けた半田がランド部とリード端子の接続部と
の間でメニスカスを作って安定すべく流動する。この流
動は特にリード端子(5)の接続部(6)の付は根付近
から急激に立ち上がっている部分において特別な作用を
もたらしこの付近でのブリッジ不良の発生を助長するか
のようになっている。かくして第8図(C)に示す如く
接続部(6)の付は根付近においてブリッジを生ぜしめ
ている。しかし横から見ると第8図(D)の如くである
。つまり第7図に示す如くライン(1G)付近に沿った
部分にブリッジ(7)が特に発生するのである。
この現象を更に追及して行くと次のことが判明した。こ
れを第9〜11図を参照して説明する。なお、第10図
は第8図(B)の斜袂図であり、第11図は第10図の
XI−XI線に沿う断面を示すと共にその変化を示す。
さてランド部間に跨がっている溶融半田はその中心の厚
み(1)がある臨界値以下であると二つに分かれてブリ
ッジは綺麗に解消する。それは基板に対して溶融半田が
濡れない性質を有しているからである。ところが前記臨
界値以上であるとより厚みを増した準安定の状態となり
凝固してブリッジ不良となる。つまり点線(b)に示す
如く臨界値tcbを境界にして厚み(,1)が小さいと
左へ移行してブリッジの解消となり、厚み(1)が臨界
値tcbより大きいと右へ移行して準安定のブリッジ不
良となる。換言すれば、ランド部からはみ出していたク
リーム半田(前記垂れ)が溶けて互いに繋がりランド部
を跨いだ状態になった時の溶融半田の表面エネルギーは
臨界値tabで最高である。その両側に低い安定状態が
ある。
なお、ブリッジ不良となる右側の状態は基板を跨いでい
るだけ左側の安定状態よりエネルギー単位は高い。
さて、第7図のライン(10)にブリッジ不良が集中す
る理由として、リード端子の金属に対して濡れる性質と
なった溶融半田がリード端子(5)の接続部(6)の付
は根の立ち上がり部域へメニスカスを完成させる時に流
れる(第8図(C)のS参照)のに伴って、ランド部と
ランド部とに跨ってつながっていたクリーム半田のはみ
出し部(複数あるかもしれない)もライン(10)に向
けて移動し、そこで集積して厚み(1)を増し、臨界値
tcbを越すからであると未発明者は判断した。更に、
厚み(1)を補給する溶融半田の流れ(第8図(C)の
S参照)がある場合と、ない場合、更にこの反対の流れ
がある場合とで、前記臨界値が変わってくるということ
も突き止めたのである。そこでこの流れをコントロール
してやればブリッジ不良の発生を無くすことができるで
あろうということが判った。
このような訳で、クリーム半田のペースト状態から半田
の溶融状態へ変化したときに生じる流れをコントロール
することにより第9図の実線(a)で示す如く臨界値を
tCaのように従来のtabより大きくでき、従ってブ
リッジ発生の割合を低くすることができるということが
第9図から図式的に判るのである。
何故ならば従来の低い臨界値tcbと本発明による高い
臨界値teaとの間に在る厚み(1)を有するものは、
本発明の方法によりブリッジ解消の方向に向かう一方、
従来の方法ではブリッジ生成(P)に向かうから、その
差だけブリッジ発生の割合が低くなるのである。
[問題点を解決するための手段] さて、問題はいかにして溶融半田の流れをコントロール
するかということになる。この発明に係る方法は、ラン
ド部は前記リード端子よりも前記半田の溶融物に対して
より濡れ性のより組合せとすることを特徴とする。
[作用] かくして、溶融時におけるクリーム半田の流れにおいて
、ランド部先端から接続部の根元に向かう従来の流れ(
S)を抑制してブリッジの生成(P)を抑制する。
[実施例] 以下、この発明の一実施例を第1図について説明する。
図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)はリード端子(5)がフォーミングされてで
きた接続部である。接続部の傾斜角度は3〜4度である
。ランド部(2)は銅である。クリーム半田(3)は錫
−鉛共晶半田C11点183℃)の10〜150μmの
粒子粉末(約901量パーセント)と7ラツクス成分(
約10重量パーセント)および特殊な添加剤等とを練り
混ぜてなるペースト状のものである。フラックスは50
重量パーセントの固形分と50重量パーセントの溶剤分
とからなる。固形分としてはロジン、活性剤、チクソ剤
、および安定剤である。溶剤分としてはグリコール等で
ある。特殊な添加剤は印刷性、常温での粘性を考慮した
ものである。この実施例で用いたクリーム半田は常温で
10万〜90万Cポアズ、183℃で2〜5Cポアズで
ある。リード端子(5)は4270イ(鉄−ニッケル合
金)であり、これにニッケルメッキ(12)が施されて
いる。ランド部の幅は0.40InIn1ランド部間隔
は0.25mである。それで隣接するランド部ピッチは
0.65anである。
さて従来の第8図(A)に示すものと異なる点は、従来
のものではリード端子(5)に9QSn−iopb半田
メツキ(11)が施されているのに対し、本発明ではリ
ード端子(5)にニッケルメッキ(12)が施されてい
る。
つまり、従来のものではランド部(2)よりもリニド端
子(5)の方が溶融半田に対して濡れ性が同程度かある
いは良かったのであるが、本発明ではランド部(2)よ
りもリード端子(5)の方が濡れ性が悪くなされている
のである。
さて基板(1)に電子部品(4)を搭載した後、蒸気で
加熱すると、クリーム半田(3)が融ける。
このとき、クリーム半田(3)がメニスカスを完成すべ
く流動するのであるが、ランド部(2)よりもリード端
子(5)の濡れ性が悪いためにリード端子の接続部(6
)の根元の立上がりへ向けての溶融半田の引上げが抑制
され従来の如くランド部の先端から接続部(6)の根元
部へ向かう流れが少なくなりブリッジ不良の発生を抑制
する。
凝固すると第2図のようになる。
第3図は他の実施例を示し、前述の実施例のようにラン
ド部(2)よりもリード端子(5)の濡れ性が悪いよう
に組合わされている上、更にランド部(2)が接続部(
6)の先端より大きく延長せしめている。従って溶融半
田はこの延長部にも広がろうとして従来の流れ(S)に
対抗し、ブリッジ不良の発生を無くす。
更に池の実施例を説明すると、ランド部(2)は銅ある
いは銅合金のみであり、リード端子(5)は4270イ
のみであっても、リード端子(5)よりもランド部(2
)は溶融半田に対して濡れ性が良く、本発明の目的を達
成する。
なお、上記実施例では加熱熱源としてvPS(蒸気凝縮
半田付は法)を利用したが、赤外線炉に入れて加熱して
もよいし、ホットプレートを当てるようにしてもよい。
また、クリーム半田の材料に錫−鉛共晶半田を用いたが
、これとは異なる配合比の半田であってもよいし、成分
の異なるIn系の低融点半田等でもよい。基板もガラス
・エポキシ銅張積層板以外にFPC(フレキシブル配線
板)等でも良い。更に接続部(6)の傾斜は3〜4度に
限られることなく10度程度までよい。
[発明の効果] この発明のリフロー半田付は方法では以上説明したとお
り、狭小ピッチのリード端子を有するものにおいても、
従来の最難点であったブリッジ不良およびオーブン不良
を防止し、次世代コンピュータ等の電子部品実装法とし
て非常にコストパーフォーマンスに優れた信頼性に富む
接合が得られるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す図、第2図は凝固し
た状態の前記一実施例を示す図、第3図はこの発明の他
の実施例を示す図、第4図は印刷配線基板を示す図、゛
第5図はフラットタイプの電子部品を示す図、第6図は
フォーミングされないフラットタイプの電子部品の側面
図、第7図は従来のリフロー半田付は方法による実装の
平面を示す図、第8図はブリッジ不良発生のメカニズム
を示す一連の図、第9図はブリッジ不良になるか否かの
臨界値を示す観念図、第10図は第8図(B)の斜視図
、第11図は第10図のXI−XI線に沿う断面図であ
る。 図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)は接続部、(11)は半田メツキ、(12)
ははニッケルメッキ、(13)は延長部である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)電子部品から互いに一定間隔を隔てて突出する少
    なくとも二本のリード端子を有しこのリード端子が接続
    部を有するようにフォーミングされている電子部品を、
    前記リード端子に対応したランド部を有する印刷配線基
    板に常温で粘性のクリーム半田をそのランド部に印刷し
    、これに前記接続部を粘着力で接着させた後、加熱しそ
    の後冷却することにより、印刷配線基板に実装するリフ
    ロー半田付けによる電子部品の実装方法において、 前記ランド部は前記リード端子よりも前記半田の溶融物
    に対してより濡れ性のよい組合せとするリフロー半田付
    けによる電子部品の実装方法。
  2. (2)前記ランド部はリード端子の接続部の先端よりも
    前方にクリーム半田の印刷されていない延長部を有する
    特許請求の範囲第1項記載のリフロー半田付けによる電
    子部品の実装方法。
JP26255287A 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法 Pending JPH01102994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26255287A JPH01102994A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26255287A JPH01102994A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH01102994A true JPH01102994A (ja) 1989-04-20

Family

ID=17377391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26255287A Pending JPH01102994A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH01102994A (ja)

Similar Documents

Publication Publication Date Title
US5742483A (en) Method for producing circuit board assemblies using surface mount components with finely spaced leads
KR20050083640A (ko) 리드 프리 솔더 접합용 솔더 계층구조
CN1206887C (zh) 印刷电路组件及其制造方法
US10756039B2 (en) Fluxes effective in suppressing non-wet-open at BGA assembly
CN101119827A (zh) 用于具有不同基板的热可靠封装的方法和配置
JPH01102946A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102995A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102994A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102996A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102993A (ja) リフロー半田付けによる電子部品の実装方法
JPH09295184A (ja) 半田およびこの半田を用いて電子部品が実装された回路基板,ならびに半田ペースト
JPH0199287A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102992A (ja) リフロー半田付けによる電子部品の実装方法
JP2002176248A (ja) 電子部品の接合材料および電子部品の実装方法ならびに実装構造
JPH0730244A (ja) バンプ電極、及び該バンプ電極の形成方法
JP2646688B2 (ja) 電子部品の半田付け方法
JP3544439B2 (ja) 接続ピンと基板実装方法
JPH0417994A (ja) はんだ組成物
JPH0349211A (ja) 電子部品
US5829667A (en) Method for strengthening a solder joint when attaching integrated circuits to printed circuit boards
JP3422135B2 (ja) プリント基板への電子部品はんだ付け法
JP2002164246A (ja) 電子部品
JP2689593B2 (ja) 電子部品の実装方法
JP2895855B2 (ja) 電子部品の実装方法
US20230144364A1 (en) Electronic component