JPH01102996A - リフロー半田付けによる電子部品の実装方法 - Google Patents

リフロー半田付けによる電子部品の実装方法

Info

Publication number
JPH01102996A
JPH01102996A JP62262550A JP26255087A JPH01102996A JP H01102996 A JPH01102996 A JP H01102996A JP 62262550 A JP62262550 A JP 62262550A JP 26255087 A JP26255087 A JP 26255087A JP H01102996 A JPH01102996 A JP H01102996A
Authority
JP
Japan
Prior art keywords
solder
connection
reflow soldering
lead terminal
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62262550A
Other languages
English (en)
Inventor
Yasuyuki Nakaoka
中岡 康幸
Saneyasu Hirota
弘田 実保
Kazumichi Machida
一道 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62262550A priority Critical patent/JPH01102996A/ja
Publication of JPH01102996A publication Critical patent/JPH01102996A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] −この発明は印刷配線基板に電子部品を実装する方法に
関するものである。より詳しくはクリーム半田を用いて
フラットタイプの電子部品を実装するリフロー半田付は
方法に関する。なお、クリーム半田とは半田粒子粉末と
7ラツクスとを練り混ぜてペースト状にしたものをいう
[従来の技術] 近年、印刷配線基板に電子部品を実装するのにリフロー
半田付は方法が多く採用されるようになった。このリフ
ロー半田付は方法を第6図から第9図を参照して一般的
に説明する。第6図は印刷配線基板(1)を示す。この
基板にはランド部(2)が設けられている。ランド部(
2)は例えば露出した銅層からなる。図示の左下の二列
に配列された短冊形のランド部の群は第7図(A)に示
された二方向のフラットタイプの電子部品に対するもの
である。図示の基板(1)の右上のランド部の群は第7
図(B)に示された四方向のフラットタイプの電子部品
に対するものである。第7図および第8図に示す如くフ
ラットタイプの電子部品はその周辺に多数のリード端子
(5)を有する。さて、これらフラットタイプの電子部
品を基板に実装するには、基板(1)のランド部(2)
にメタルマスクあるいはスクリーンマスク等を用いてク
リーム半田を印刷し、これに電子部品のリード端子を押
し付け、クリーム半田の持つ粘着力により仮装着し、そ
の後、赤外線や蒸気等を用いた加熱工程によって半田を
溶融し、その後、凝固させるというものである。
リフロー半田付は方法の問題点はブリッジ不良(リード
端子間に半田が渡りショートさせること)の発生とオー
プン不良(リード端子がランド部に接続されず浮いた状
態になっていること)の発生である。電子部品内の電気
回路の集積度が増すにつれて電子部品の周辺から引き出
されるリード端子の数が増えてリード端子の配列の間隔
が狭くなる。かくして高密度実装が行われるようになる
と、−膜内に言って半田の量が多すぎる場合ブリッジ不
良が発生し、半田の量が少なすぎる場合オープン不良が
発生する。
従来の技術は半田の量を少なくするということが基本で
あった。例えば特公昭57−29072号公報に示され
たリフロー半田付は方法の特徴はランド部から溢れない
ようにランド部にクリーム半田をスクリーン印刷すると
いうことである。
それまで半田メツキによりランド部全域にわたりでしか
もランド部周辺において膨れ上がるように存在していた
半田の量を、前述の如くクリーム半田をスクリーン印刷
することにより減少させ、かくして例えば0.635#
1l11の如き狭いリード端子間隔でもブリッジ不良の
発生を見なくなったと報告している。しかしこの方法は
、リード端子が水平に真直ぐに延びたもので回答フォー
ミング(曲折加工をいう)されていない(第8図参照)
。第9図の下に示す如くリード端子(5)がフォーミン
グされているものでは、クリーム半田(3)をランド部
(2)区域面積以下の面積で施与してもブリッジ不良が
発生するのである。
フォーミングされているものについては、特開昭58−
132940号公報がある。これはフォーミングされた
リード端子を有するフラットタイプの電子部品を基板に
実装するに際して、フォーミングされたリード端子の接
続部の長さより狭い幅のクリーム半田層を基板にランド
部の在る区域面にべたいちに一様に被着するということ
を特徴とするものである。それまではリード端子の接続
部の長さより広い幅のクリーム半田層を一様に被着して
いたのである。つまり、この特開昭58−132940
号公報も半田の量を少なくしようというものである。と
ころで、この技術の基本におる、クリーム半田層を基板
にランド部のおる区域面にべたいちに一様に被着すると
いうやり方では、隣接するランド部間の間隔が狭小にな
ると、融けた半田は隣接するランド部にまたがったまま
で安定し、ブリッジ不良を除去しえないのである。
更にこの特開昭58−132940号のクリーム半田の
被着は通常デイスペンサーで行われる。これは少量生産
に向くが、大量生産には不適当なのである。なぜならば
、このようなべた塗りとも称する被着を大量生産で行う
べく例えばメタルマスクを用いた印刷で行うと、必要な
半田量が確保されないのである。更に詳しく説明すると
、メタルマスクの厚みを増やすとクリーム半田がマスク
から扱けなくなり、厚みは必然的に薄くしなければなら
ないからでおる。かくしてこの特開昭の方法を大量生産
に適用するとオープン不良を生ぜしめるのである。そし
てたとえオープン不良でなく、リード端子がランド部に
接合していても、半田の量が少ないためにその接合は不
安定で永年に亘る品質の保証を為しえないのである。
かくして、半田の量をランド部とリード端子の接続部と
の接合をしっかりと安定させ永年に亘り維持するに十分
なものとなし、しかもブリッジ不良の発生を抑える大撤
生産向きのリフロー半田付は方法の開発が求められてき
たのである。
[発明が解決しようとする問題点] つまり、従来の大量生産におけるリフロー半田付は方法
では半田の量が多くなるとブリッジ不良があり、半田の
量が少なくなるとオープン不良がありかつ永年に亘る接
合安定性が得られないという問題点があるということで
ある。
本発明は、かかる問題点を解消するためになされたもの
で、フォーミングされたリード端子を有するフラットタ
イプの電子部品を十分な半田量でしっかりと印刷配線基
板に実装し、しかも隣接するリード端子間をショートさ
せるブリッジ不良の発生をなくすリフロー半田付は方法
を提供することを目的とする。
[問題点についての考察コ 現在のクリーム半田を印刷する技術では、クリーム半田
のチクソ性(剪断応力が加わっている時に粘度が低下す
る性質、即ち印刷していると粘度が低下する性質)のた
め、印刷を繰り返しているうちに、垂れが生じる。この
垂れは大量生産する上で不可避である。更には電子部品
搭載時、および加熱時にも垂れは生じる。そして現状の
プロセスではかかる垂れは不可避である。
ここで、半田の絶対量が少なければ、垂れも少なくブリ
ッジ不良に至らないが、逆にオープン不良が見られ、ま
た接合強度および信頼性が落ちる。オープン不良はフォ
ーミングされたリード端子の接続部の高さに多少のバラ
ツキが有ることにより生じる。そしてこのオープン不良
は導通検査でプローブピンを当てたときに前記接続部が
押し下げられて導通してOKの判定が出て発見しにくい
のでおる。これに対しブリッジ不良は検出しやすい。従
ってオープン不良を回避した、かつ接合強度および信頼
性を確保すべく半田の量を多めにした所定量が決まるの
である。
さて、フォーミングされたリード端子を持つフラットタ
イプの電子部品を前記所定量のクリーム半田を用いて基
板に実装した場合に見られるブリッジの発生場所には特
定の性質が有ることが判明した。これを第10図につい
て説明する。第10図(A)はフォーミングされたリー
ド端子(5)の接続部(6)が基板のランド部(2)に
施与されたクリーム半田(3)にその粘着力により仮装
着されている状態を示す。第10図(B)はクリーム半
田が融けた直後の状態を示し、クリーム半田(3)の厚
みが減少じていることを示している。その後、融けた半
田がランド部とリード端子の接続部との間でメニスカス
を作って安定すべく流動する。この流動は特にリード端
子(5)の接続部(6)の付は根付近から急激に立ち上
がっている部分において特別な作用をもたらしこの付近
でのブリッジ不良の発生を助長するかのようになってい
る。かくして第10図(C)に示す如く接続部(6)の
付は根付近においてブリッジを生ぜしめている。しかし
横から見ると第10図(D)の如くである。つまり第9
図に示す如くライン(10)付近に沿った部分にブリッ
ジ(7)が特に発生するのである。
この現象を更に追及して行くと次のことが判明した。こ
れを第11〜13図を参照して説明する。なお、第12
図は第10図(B)の斜視図であり、第13図は第12
図のxm−xm線に沿う断面を示すと共にその変化を示
す。さてランド部間に跨がっている溶融半田はその中心
の厚み(1)がある臨界値以下であると二つに分かれて
短絡は綺麗に解消する。それは基板に対して溶融半田が
濡れない性質を有しているからである。ところが前記臨
界値以上であるとより厚みを増した準安定の状態となり
凝固してブリッジ不良となる。つまり、点線(b)に示
す如く臨界値tabを境界にして厚み(1)が小さいと
左へ移行して短絡の解消となり、厚み(1)が臨界値t
cbより大きいと右へ移行して準安定の短絡になる。換
言すれば、ランド部からはみ出していたクリーム半田(
前記垂れ)が溶けて互いに繋がりランド部を跨いだ状態
になった時の溶融半田の表面エネルギーは臨界値tab
で最高である。
その両側に低い安定状態がある。なお、ブリッジ不良と
なる右側の状態は基板を跨いでいるだけ左側の安定状態
よりエネルギー単位は高い。
さて、第9図のライン(10)にブリッジ不良が集中す
る理由として、リード端子の金属に対して濡れる性質と
なった溶融半田がリード端子(5)の接続部(6)の付
は根の立ち上がり部域へメニスカスを完成させる時に流
れる(第10図(C)のS参照)のに伴って、ランド部
とランド部とに跨ってつながっていたクリーム半田のは
み出し部(複数あるかもしれない)もライン(10)に
向けて移動し、そこで集積して厚み(1)を増し、臨界
値tabを越すからであると本発明者は判断した。更に
、厚み(1)を補給する溶融半田の流れ(第10図(C
)のS参照)がある場合と、ない場合、更にこの反対の
流れがある場合とで、前記臨界値が変わってくるという
ことも突き止めたのである。そこでこの流れをコントロ
ールしてやればブリッジ不良の発生を無くすことができ
るであろうということが判った。
このような訳で、クリーム半田のペースト状態から半田
の溶融状態へ変化したときに生じる流れをコントロール
することにより第11図の実線(a)で示す如く臨界値
をteaのように従来のtabより大きくでき、従って
ブリッジ発生の割合を低くすることができるということ
が第11図から図式的に判るのである。
何故ならば従来の低い臨界値tabと本発明による高い
臨界値tCaとの間に在る厚み(1)を有するものは、
本発明の方法により短絡解消の方向に向かう一方、従来
の方法では短絡生成(P)に向かうから、その差だけブ
リッジ発生の割合が低くなるのである。
[問題点を解決するための手段] さて、問題はいかにして溶融半田の流れをコントロール
するかということになる。この発明に係る方法は、リー
ド端子の接続部の付根付近からの急な立上がりにおける
メニスカスによる溶融半田の引付けに対向するためにリ
ード端子の接続部の少なくとも先端の下面を上向きにな
してこの下面とそれに向き合ったランド部との間へ溶融
半田をメニスカスにより引き付けるようになしたことを
特徴とする。
[作用] かくして、溶融時におけるクリーム半田の流れにおいて
、リード端子の接続部の先端の下面とこれに向き合った
ランド部との間へ溶融半田をメニスカスにより引き付け
、ランド部先端から接続部の根元に向かう従来の流れ(
S)を抑制してブリッジの生成(P)を無くす。
[実施例] 以下、この発明の一実施例を第1図について説明する。
図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)はリード端子(5)がフォーミングされてで
きた接続部である。接続部の傾斜角度は3〜4度である
。ランド部(2)は銅である。クリーム半田(3)は錫
−′鉛共晶半田(融点183°C)の10〜150μm
の粒子粉末(約90重量パーセント)とフラックス成分
(約10重量パーセント)および特殊な添加剤等とを練
り混ぜてなるペースト状のものである。フラックスは5
0重量パーセントの固形分と50重量パーセントの溶剤
分とからなる。固形分としてはロジン、活性剤、チクソ
剤、および安定剤である。溶剤分としてはグリコール等
である。特殊な添加剤は印刷性、常温での粘性を考慮し
たものである。この実施例で用いたりリーム半田は常温
で10万〜90万Cポアズ、183℃で2〜5Cポアズ
である。リード端子(5)は4270イ(鉄−ニッケル
合金)であり、これに9QSn−10Pb半田メツキ(
融点215°C)が施されている。ランド部の幅は0.
40M、ランド部間隔は0.25a++である。それで
隣接するランド部ピッチは0.65mである。
さて従来の第10図(A)に示すものと異なる点は、本
発明ではリード端子(5)の接続部(6)の先端(12
)が上向きに曲げられていることである。
このような」ノード端子の接続部を有する電子部品(4
)を基板(1)に搭載した後、蒸気で加熱すると、クリ
ーム半田(3)が融ける。このとき、クリーム半田(3
)がメニスカスを完成すべく流動するのであるが、接続
部(6)の立上がり先端[2)にも吸収され、かくして
従来の如くランド部の先端から接続部(6)の根元部へ
向かう流れを抑制しブリッジ不良の発生を抑制する。
第2図は他の実施例を示し、接続部(6)の傾斜角が0
度であるものを示している。
第1図および第2図に示すものは接続部(6)の先端の
みを上に向けて曲げているが、接続部(6)の中央から
曲げてもよい。その場合は曲げ角度は第1図および第2
図に示すものに比べてより小さくなる。このように曲げ
る個所を接続部(6)の根元側へ近づけてもよい。第3
図はその極端な例を示す。
第4図は本発明による更に他の実施例を示す。
これは接続部(6)の下面全体が先端に向けてランド部
(2)の面から離れるように形成されている。この形状
によっても、接続部(6)の根元の立上がりにおけるメ
ニスカスの量に対抗さぜうる。
さて、第3図の曲げ角度θは接続部(6)の傾斜角とも
考えられるのであるが、その傾斜角についてブリッジ発
生率を研究してみると、第5図に示す如き結果が出たの
である。この図から、傾斜角θは零度が最も好ましく、
次いでマイナス10°程度までであることがわかる。と
ころで、製作精度として傾斜角θを零度に集めることは
極めてむつかしくバラツキがあり、一つの電子部品で傾
斜角にプラスのものとマイナスのものとが混在するとオ
ープン不良が急激に増え、また傾斜角θがプラス側に増
大するとブリッジ発生率が急激に増える危険性があるの
である。
従って積極的なマイナスの傾斜角θを採用(第3図のも
の)すればよいのであるが、傾斜角θがプラスである方
がリード端子(5)の変形修正が容易であるの゛で、マ
イナスである接続部が出ないように、普通傾斜角θは+
3〜4度が採用される。この場合に特に本発明が効果を
発揮する(第1図参照)のである。
なお、上記実施例では加熱熱源としてVPS(蒸気凝縮
半田付は法)を利用したが、赤外線炉に入れて加熱して
もよいし、ホットプレートを当てるようにしてもよい。
また、クリーム半田の材料に錫−鉛共晶半田を用いたが
、これとは異なる配合比の半田であってもよいし、成分
の異なるIn系の低融点半田等でもよい。ランド部(2
)も銅に限らず、例えば共晶半田をコーティングしても
良い。リード端子(5)も42アロイに90Sn−10
Pb半田メツキしたものでなくても、例えば銅合金等で
もよい。基板もガラス・エポキシ銅張積層板以外にFP
C(フレキシブル配線板)等でも良い。
[発明の効果] この発明のリフロー半田付は方法では以上説明したとお
り、狭小ピッチのリード端子を有するものにおいても、
従来の最難点であったブリッジ不良およびオープン不良
を防止し、次世代コンピュータ等の電子部品実装法とし
て非常にコストパーフォーマンスに擾れた信頼性に冨む
接合が得られるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す図、第2図はこの発
明の他の一実施例を示す図、第3図はこの発明の他の実
施例を示す図、第4図はこの発明の他の実施例を示す図
、第5図は接続部の傾斜角とブリッジ不良発生率との関
係を示す相関図、第6図は印刷配線基板を示す図、第7
図はフラットタイプの電子部品を示す図、第8図はフォ
ーミングされないフラットタイプの電子部品の側面図、
第9図は従来のリフロー半田付は方法による実装の平面
を示す図、第10図はブリッジ不良発生のメカニズムを
示す一連の図、第11図はブリッジ不良になるか否かの
臨界値を示す観念図、第12図は第10図(8)の斜視
図、第13図は第12図のxm−xm線に沿う断面図で
ある。 図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)は接続部である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (4)

    【特許請求の範囲】
  1. (1)電子部品から互いに一定間隔を隔てて突出する少
    なくとも二本のリード端子を有しこのリード端子が接続
    部を有するようにフォーミングされている電子部品を、
    前記リード端子に対応したランド部を有する印刷配線基
    板に常温で粘性のクリーム半田をそのランド部に印刷し
    、これに前記接続部を粘着力で接着させた後、加熱しそ
    の後冷却することにより、印刷配線基板に実装するリフ
    ロー半田付けによる電子部品の実装方法において、 リード端子の接続部の付根付近からの急な立上がりにお
    けるメニスカスによる溶融半田の引付けに対抗するため
    にリード端子の接続部の少なくとも先端の下面を上向き
    になしてこの下面とそれに向き合つたランド部との間へ
    溶融半田をメニスカスにより引き付けるようになしたこ
    とを特徴とするリフロー半田付けによる電子部品の実装
    方法。
  2. (2)リード端子の接続部の先端が上向きに曲げられて
    いる特許請求の範囲第1項記載のリフロー半田付けによ
    る電子部品の実装方法。
  3. (3)接続部は全体が上向きに曲げられている特許請求
    の範囲第1項記載のリフロー半田付けによる電子部品の
    実装方法。
  4. (4)接続部の下面全体が上向きになつている特許請求
    の範囲第1項記載のリフロー半田付けによる電子部品の
    実装方法。
JP62262550A 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法 Pending JPH01102996A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62262550A JPH01102996A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62262550A JPH01102996A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH01102996A true JPH01102996A (ja) 1989-04-20

Family

ID=17377366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62262550A Pending JPH01102996A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH01102996A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111314A (ja) * 2007-11-01 2009-05-21 Panasonic Corp コイル部品
US11929306B2 (en) 2021-03-22 2024-03-12 Kabushiki Kaisha Toshiba Semiconductor device comprising first and second lead frames

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111314A (ja) * 2007-11-01 2009-05-21 Panasonic Corp コイル部品
US11929306B2 (en) 2021-03-22 2024-03-12 Kabushiki Kaisha Toshiba Semiconductor device comprising first and second lead frames

Similar Documents

Publication Publication Date Title
US5742483A (en) Method for producing circuit board assemblies using surface mount components with finely spaced leads
JP2000114301A (ja) 半田バンプの形成方法および半田バンプの実装方法
JP2000307228A (ja) 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール
JPH04192596A (ja) 電子部品の表面実装構造
JPH01102996A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102946A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102995A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102993A (ja) リフロー半田付けによる電子部品の実装方法
JPH09295184A (ja) 半田およびこの半田を用いて電子部品が実装された回路基板,ならびに半田ペースト
JPH01102992A (ja) リフロー半田付けによる電子部品の実装方法
JPH0199287A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102994A (ja) リフロー半田付けによる電子部品の実装方法
JP3544439B2 (ja) 接続ピンと基板実装方法
JPH0349211A (ja) 電子部品
JP2895855B2 (ja) 電子部品の実装方法
JPH0613523A (ja) 半導体電子部品
JP3422135B2 (ja) プリント基板への電子部品はんだ付け法
JPH0417994A (ja) はんだ組成物
US5829667A (en) Method for strengthening a solder joint when attaching integrated circuits to printed circuit boards
JPH02211995A (ja) ペースト状ハンダ
US20230144364A1 (en) Electronic component
JPH0637438A (ja) 混成集積回路
JP2689593B2 (ja) 電子部品の実装方法
JP2687586B2 (ja) 電子部品の実装方法
JP3062704B2 (ja) はんだコート方法