JPH0199287A - リフロー半田付けによる電子部品の実装方法 - Google Patents

リフロー半田付けによる電子部品の実装方法

Info

Publication number
JPH0199287A
JPH0199287A JP25864387A JP25864387A JPH0199287A JP H0199287 A JPH0199287 A JP H0199287A JP 25864387 A JP25864387 A JP 25864387A JP 25864387 A JP25864387 A JP 25864387A JP H0199287 A JPH0199287 A JP H0199287A
Authority
JP
Japan
Prior art keywords
solder
land
electronic component
lead
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25864387A
Other languages
English (en)
Inventor
Yasuyuki Nakaoka
中岡 康幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25864387A priority Critical patent/JPH0199287A/ja
Publication of JPH0199287A publication Critical patent/JPH0199287A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野] この発明は印刷配線基板に電子部品を実装する方法に関
するものである。より詳しくはクリーム半田を用いてフ
ラットタイプの電子部品を実装するリフロー半田付は方
法に関する。なお、クリーム半田とは半田粒子粉末とフ
ラツクスとを練り混ぜてペースト状にしたものをいう。
[従来の技術] 近年、印刷配線基板に電子部品を実装するのにリフロー
半田付は方法が多く採用されるようになった。このリフ
ロー半田付は方法を第5図から第8図を参照して一般的
に説明する。第5図は印刷配線基板(1)を示す。この
基板にはランド部(2)が設けられている。ランド部(
2)は例えば露出した銅層からなる。図示の左下の二列
に配列された短冊形のランド部の群は第6図(A)に示
された二方向のフラットタイプの電子部品に対するもの
である。図示の基板(1)の右上のランド部の群は第6
図(B)に示された四方向のフラットタイプの電子部品
に対するものである。第6図および第7図に示す如くフ
ラットタイプの電子部品はその周辺に多数のリード端子
(5)を有する。さて、これらフラットタイプの電子部
品を基板に実装するには、基板(1)のランド部(2)
にメタルマスクあるいはスクリー〕/マスク等を用いて
クリーム半田を印刷し、これに電子部品のリード端子を
押し付け、クリーム半田の持つ粘着力により仮装着し、
その後、赤外線や蒸気等を用いた加熱工程によって半田
を溶融し、その後、凝固させるというものである。
リフロー半田付(ブ方法の問題点はブリッジ不良(リー
ド端子間に半田が渡りショートさせること)の発生とオ
ープン不良(リード端子がランド部に接続されず浮いた
状態になっていること)の発生である。電子部品内の電
気回路の集積度が増すにつれて電子部品の周辺から引き
出されるリード端子の数が増えてリード端子の配列の間
隔が狭くなる。かくして高密度実装が行われるようにな
ると、一般的に言って半田の量が多すぎる場合ブリッジ
不良が発生し、半田の量が少なすぎる場合オープン不良
が発生する。
従来の技術は半田の量を少なくするということが基本で
あった。例えば特公昭57−29072号公報に示され
たリフロー半田付は方法の特徴はランド部から溢れない
ようにランド部にクリーム半田をスクリーン印刷すると
いうことである。
それまで半田メツキによりランド部全滅にわたってしか
もランド部周辺において膨れ上がるように存在していた
半田の量を、前述の如くクリーム半田をスクリーン印刷
することにより減少させ、かくして例えば0.635m
の如き狭いリード端子間隔でもブリッジ不良の発生を見
なくなったと報告している。しかしこの方法は、リード
端子が水平に真直ぐに延びたもので何等フォーミング(
曲折加工をいう)されていない(第7図参照)。第8図
の下に示す如くリード端子(5)がフォーミングされて
いるものでは、クリーム半田(3)をランド部(2)区
域面積以下の面積で施与してもブリッジ不良が発生する
のである。
フォーミングされているものについては、特開昭58−
132940月公報がおる。これはフォーミングされた
りリード端子を有するフラノ1〜タイプの電子部品を基
板に実装するに際して、フォーミンクされたリード端子
の接続部の長さより狭い幅のクリーム半田層を塁仮にラ
ンド部の在る区域面にべたいちに一様に被着するという
ことを特徴と覆るものである。それまではリード端子の
接続部の長さより広い幅のクリーム半田層を一様に被着
していたのである。つまり、この特開昭58−1329
40号公報も半田の量を少なくしようというものである
。ところで、この技術の基本にある、クリーム半田層を
基板にランド部のある区域面にへたいちに一様に被着す
るというやり方では、隣接するランド部間の間隔が狭小
になると、融けた半田は隣接するランド部にまたがった
ままで安定し、ブリッジ不良を除去しえないのである。
更(ご口の特開昭58−132940号のクリーム半田
の被着は通常デイスペンサーで行われる。これは少量生
産に向くが、大量生産には不適当なのでおる。なぜなら
ば、このようなへた塗りとも称する被着を大量生産で行
うべく例えばメタルマスクを用いた印刷で行うと、必要
な半田量が確保されないのである。更に詳しく説明する
と、メタルマスクの厚みを増やすとクリーム半田がマス
クから仇けなくなり、厚みは必然的に薄くしなければな
らないからである。かくしてこの特開昭の方法を大量生
産に適用するとオープン不良を生ぜしめるのである。そ
してたとえオ−プン不良でなく、リード端子がランド部
に接合していても、半田の量が少ないためにその接合は
不安定で永年に亘る品質の保証を為しえないのである。
かくして、半田の量をランド部とリード端子の接続部と
の接合をしっかりと安定させ永年に亘り維持するに十分
なものとなし、しかもブリッジ不良の発生を抑える大量
生産向きのリフロー半田付は方法の開発が求められてき
たのである。
[発明が解決しようとする問題点1 つまり、従来の大量生産におけるリフロー半田付は方法
では半田の量が多くなるとブリッジ不良があり、半田の
量が少なくなるとオープン不良がありかつ永年に亘る接
合安定性が得られないという問題点があるということで
ある。
本発明は、かかる問題点を解消するためになされたもの
で、フォーミングされたリード端子を有するフラットタ
イプの電子部品を十分な半田量でしっかりと印刷配線基
板に実装し、しかも隣接するリード端子間をショートさ
せるブリッジ不良の発生をなくすリフロー半田付は方法
を提供することを目的とする。
U問題点についての考察] 環在のクリーム半田を印刷する技術では、クリーム半田
のチクソ性(剪断応力が加わっている時に粘度が低下す
る性質、即ち印刷していると粘度が低下する性質)のた
め、印刷を繰り返しているうちに、垂れが生じる。この
垂れは大量生産する上で不可避である。更には電子部品
搭載時、および加熱時にも垂れは生じる。そして環状の
プロセスではかかる垂れは不可避である。
ここで、半田の絶対量が少なければ、垂れも少なくブリ
ッジ不良に至らないが、逆にオープン不良が見られ、ま
た接合強度および信頼性が落ちる。オープン不良はフォ
ーミングされたリード端子の接続部の高さに多少のバラ
ツキが有ることにより生じる。そしてこのオープン不良
は導通検査でプローブビンを当てたときに前記接続部が
押し下げられて導通してOKの判定が出て発見しにくい
のである。これに対しブリッジ不良は検出しやすい。従
ってオープン不良を回避した、かつ接合強度および信頼
性を確保すべく半田の量を多めにした所定量が決まるの
である。
さて、フォーミングされたリード端子を持つフラットタ
イプの電子部品を前記所定量のクリーム半田を用いて基
板に実装した場合に見られるブリッジの発生場所には特
定の性質が有ることが判明した。これを第9図について
説明する。
第9図(A)はフォーミングされたリード端子(5)の
接続部(6)が基板のランド部(2)に施与されたクリ
ーム半田(3)にその粘着力により仮装着されている状
態を示す。第9図(8)はクリーム半田が融けた直後の
状態を示しへクリーム半田(3)の厚みが減少している
ことを示している。
その後、融けた半田がランド部とリード端子の接続部と
の間でメニスカスを作って安定すべく流動する。この流
動は特にリード端子(5)の接続部(6)の付は根付近
から急激に立ち上がっている部分において特別な作用を
もたらしこの付近でのブリッジ不良の発生を助長するか
のようになっている。かくして第9図(C)に示す如く
接続部(6)の付は根付近においてブリッジを生ぜしめ
ている。しかし横から見ると第9図(D)の如くである
。つまり第8図に示す如くライン(10)付近に沿った
部分に71ツツジ(7)が特に発生するのである。
この現象を更に追及して行くと次のことが判明した。こ
れを第10〜12図を参照して説明する。なお、第11
図は第9図(C)の斜視図であり、第12図は第11図
のx■−xn線に沿う断面を示すと共にその変化を示す
。さてランド部間に跨がっている溶融半田はその中心の
厚み(1)がある臨界値以下であると二つに分かれてブ
リッジは綺麗に解消する。それは基板に対して溶融半田
が濡れない性質を有しているからでおる。ところが面記
臨界値以上でおるとより厚みを増した準安定の状態とム
リ凝固してブリッジ不良となる。つまり点線(b)に示
す如く臨界値tCbを境界にして厚み(1)が小さいと
左へ移行してブリッジの解消となり、厚み(1)が臨界
値tabより大きいと右へ移行して準安定のブリッジ不
良となる。換言すれば、ランド部からはみ出していたク
リーム半田(前記垂れ)が溶けて互いに繋がりランド部
を跨いだ状態になった時の溶融半田の表面エネルギーは
臨界値tabで最高である。その両側に低い安定状態が
ある。
なお、ブリッジ不良となる右側の状態は基板を跨いでい
るだけ左側の安定状態よりエネルギー準1立は高い。
さて、第8図のライン(10)にブリッジ不良が集中す
る理由として、リード端子の金属に対して濡れる性質と
なった溶融半田がリード端子(5)の接続部(6)の付
は根の立ら上がり部域へメニスカスを完成させる時に流
れる(第9図(C)のS参照)のに伴って、ランド部と
ランド部とに跨ってつながっていたクリーム半田のはみ
出し部(複数あるかもしれない)もライン(10)に向
けて移動し、そこで集積して厚み(1)を増し、臨界値
tabを越すからでおると本発明者は判断した。更に、
厚み(t>を補給する溶融半田の流れ(第9図(C)の
S参照)がある場合と、ない場合、更にこの反対の流れ
がおる場合とで、前記臨界値が変わってくるということ
も突き止めたのである。そこでこの流れをコントロール
してやればブリッジ不良の発生を無くすことができるで
あろうということが判った。
このような訳で、クリーム半田のペースト状態から半田
の溶融状態へ変化したときに生じる流れをコントロール
することにより第10図の実線(a)で示す如く臨界値
をteaのように従来のtcbより大きくでき、従って
ブリッジ発生の割合を低くすることができるということ
が第10図から図式的に判るのである。
何故ならば従来の低い臨界値tcbと本発明による高い
臨界値teaとの間に在る厚み(1)を有するものは、
本発明の方法によりブリッジ解消の方向に向かう一方、
従来の方法ではブリッジ生成(P)に向かうから、その
差だけブリッジ発生の割合が低くなるのでおる。
[問題点を解決するための手段] さて、問題はいかにして溶融半田の流れをコントロール
するかということになる。この発明に係る方法は、ラン
ド部の先端がリード端子の接続部の先端より前に出ない
ようにしたことを特徴とする。
[作用1 かくして、溶融時におけるクリーム半田の流れにおいて
、ランド部先端から接続部の根元に向かう従来の流れ(
S)を無くしてブリッジ(P)の生成を抑制する。
[実施例] 以下、この発明の一実施例を第1図について説明する。
図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)はリード端子(5)がフォーミングされてで
きた接続部である。接続部の傾斜角度は3〜4度である
。ランド部(2)は銅でおる。クリーム半田(3)は錫
−鉛共晶半田(融点183℃)の10〜150/!71
’1.の粒子粉末(約90重量パーセント・)とフラッ
クス成分(約10重量パーセント)および特殊な添加剤
等とを練り混ぜてなるペースト状のものである。フラッ
クスは50重量パーセントの固形分と50@量パーセン
トの溶剤分とからなる。固形分としてはロジン、活性剤
、チクソ剤、および安定剤である。溶剤分としてはグリ
コール等でおる。特殊な添加剤は印刷性、常温での粘性
を考慮したものである。この実施例で用いたクリーム半
田は常温で10万〜90万Cポアズ、183’Cで2〜
5Cポアズである。リード端子(5)は4270イ(鉄
−ニッケル合金)であり、これに90Sn−10Pb半
田メツキ(融点215’C)が施されている。ランド部
の幅は0.40m、ランド部間隔は0.258でおる。
それで隣接するランド部ピッチは0.658である。
さて従来の第9図(A)に示すものと異なる点は、本発
明ではランド部(2)の位置が右側にずれていることで
ある。つまり、本発明ではリード端子(5)の接続部(
6)の先端より前側には実質的にランド部(2)が存在
しない点である。
このようなランド部を有する基板(1)に電子部品(4
)を搭載した後、蒸気で加熱すると、クリーム半田(3
)が融ける。このとき、クリーム半田(3)がメニスカ
スを完成すべく流動するのであるが、従来の如くランド
部の先端から接続部(6)の根元部へ向かう流れが無い
ためブリッジ不良の発生を抑制する。凝固すると第2図
のようになる。
第3図は他の実施例を示し、ランド部(2)が接続部(
6)の先端より大きく後退せしめられたときの接合状態
を示す。
第4図はランド部の位置とブリッジ不良発生率との関係
を示す相関図でおる。リード端子の接続部(6)の先端
よりランド部の位置が前方に出ている(従来例)と、ブ
リッジ発生率が高いのである。接続部(6)の先端より
ランド部の位置が引込んでいる(本発明)とブリッジ発
生率が極端に低くなることが確かめられた。そして接続
部の長さをLとして約3分の11の長ざまで引込んでも
良い。それ以上であると接合強度が落ちるのである。
なお、第1図を参照して更に他の実施例を説明すると、
クリーム半田(3)のみの位置をランド部(2)後方へ
移動(図において右側に移動)させても良い。これに際
して、半田の必要量を確保するためにクリーム半田がラ
ンド部後方より少しはみ出すように印刷してもかまわな
いし、あるいはランド部後方へはみ出さない代わりにク
リーム半田層の厚みを増しても良い。
なお、上記実施例では加熱熱源としてVPS(蒸気凝縮
半田付は法)を利用したが、赤外線炉に入れて加熱して
もよいし、ホットプレートを当てるようにしてもよい。
また、クリーム半田の材料に錫−鉛共晶半田を用いたが
、これとは異なる配合比の半田であってもよいし、成分
の異なるIn系の低融点半田等でもよい。ランド部(2
)も銅に限らず、例えば共晶半田をコーティングしても
良い。リード端子(5)も4270イに90Sn−10
Pb半田メツキしたものでなくても、例えば銅合金等で
もよい。基板もガラス・エポキシ銅張積層板以外にFP
C(フレキシブル配線板)等でも良い。更に接続部(6
)の傾斜は3〜4度に限られることなく10度程度まで
よい。
[発明の効果] この発明のリフロー半田付は方法では以上説明したとお
り、狭小ピッチのリード端子を有するものにおいても、
従来の最難点であったブリッジ不良およびオープン不良
を防止し、次世代コンピュータ等の電子部品実装法とし
て非常にコストパーフォーマンスに優れた信頼性に富む
接合が得られるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す図、第2図は凝固し
た状態の前記一実施例を示す図、第3図はこの発明の他
の実施例を示す図、第4図はランド部の位置とブリッジ
不良発生率との関係を示す相関図、第5図は印刷配線基
板を示す図、第6図はフラットタイプの電子部品を示す
図、第7図はフォーミングされないフラットタイプの電
子部品の側面図、第8図は従来のリフロー半田付は方法
による実装の平面を示す図、第9図はブリッジ不良発生
のメカニズムを示す一連の図、第10図はブリッジ不良
になるか否かの臨界値を示す観念図、第11図は第9図
(C)の斜視図、第12図は第11図のXI−XI線に
沿う断面図である。 図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)は接続部である。

Claims (3)

    【特許請求の範囲】
  1. (1)電子部品から互いに一定間隔を隔てて突出する少
    なくとも二本のリード端子を有しこのリード端子が接続
    部を有するようにフォーミングされている電子部品を、
    前記リード端子に対応したランド部を有する印刷配線基
    板に常温で粘性のクリーム半田をそのランド部に印刷し
    、これに前記接続部を粘着力で接着させた後、加熱しそ
    の後冷却することにより、印刷配線基板に実装するリフ
    ロー半田付けによる電子部品の実装方法において、 ランド部の先端がリード端子の接続部の先端より前に出
    ないようにしたことをと特徴とするリフロー半田付けに
    よる電子部品の実装方法。
  2. (2)リード端子を長くしておきフォーミングする際に
    ランド部の先端がリード端子の接続部の先端より前に出
    ない配置になるようにリード端子をフォーミングした特
    許請求の範囲第1項記載のリフロー半田付けによる電子
    部品の実装方法。
  3. (3)印刷配線基板を作るときにランド部の配置をラン
    ド部の先端がリード端子の接続部の先端より前に出ない
    ようにした特許請求の範囲第1項記載のリフロー半田付
    けによる電子部品の実装方法。
JP25864387A 1987-10-13 1987-10-13 リフロー半田付けによる電子部品の実装方法 Pending JPH0199287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25864387A JPH0199287A (ja) 1987-10-13 1987-10-13 リフロー半田付けによる電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25864387A JPH0199287A (ja) 1987-10-13 1987-10-13 リフロー半田付けによる電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH0199287A true JPH0199287A (ja) 1989-04-18

Family

ID=17323119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25864387A Pending JPH0199287A (ja) 1987-10-13 1987-10-13 リフロー半田付けによる電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH0199287A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5839190A (en) * 1989-06-09 1998-11-24 Sullivan; Kenneth W. Methods for fabricating solderless printed wiring devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5839190A (en) * 1989-06-09 1998-11-24 Sullivan; Kenneth W. Methods for fabricating solderless printed wiring devices

Similar Documents

Publication Publication Date Title
US5742483A (en) Method for producing circuit board assemblies using surface mount components with finely spaced leads
JP2000114301A (ja) 半田バンプの形成方法および半田バンプの実装方法
US10756039B2 (en) Fluxes effective in suppressing non-wet-open at BGA assembly
JPH04192596A (ja) 電子部品の表面実装構造
JP3849842B2 (ja) はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
MX2007009927A (es) Metodo y arreglo para paquetes liberados de esfuerzos termicamente con diferentes sustratos.
JPH0199287A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102946A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102995A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102996A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102993A (ja) リフロー半田付けによる電子部品の実装方法
JP3544439B2 (ja) 接続ピンと基板実装方法
JPH01102992A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102994A (ja) リフロー半田付けによる電子部品の実装方法
JP2002176248A (ja) 電子部品の接合材料および電子部品の実装方法ならびに実装構造
JP2646688B2 (ja) 電子部品の半田付け方法
JP2010034168A (ja) 電子部品ハンダ付け方法
JPH0349211A (ja) 電子部品
JP3422135B2 (ja) プリント基板への電子部品はんだ付け法
JPH0417994A (ja) はんだ組成物
JP2895855B2 (ja) 電子部品の実装方法
JP2689593B2 (ja) 電子部品の実装方法
JP2687586B2 (ja) 電子部品の実装方法
JP3062704B2 (ja) はんだコート方法
JPH07120848B2 (ja) 電気的接合部