JPH07120848B2 - 電気的接合部 - Google Patents
電気的接合部Info
- Publication number
- JPH07120848B2 JPH07120848B2 JP14670089A JP14670089A JPH07120848B2 JP H07120848 B2 JPH07120848 B2 JP H07120848B2 JP 14670089 A JP14670089 A JP 14670089A JP 14670089 A JP14670089 A JP 14670089A JP H07120848 B2 JPH07120848 B2 JP H07120848B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrodes
- electrode
- reflow
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁体上に設けられた電極とチップ部品また
はベアチップとの電気的接合に関し、特に生産性および
信頼性に優れた電気的接合部に関するものである。
はベアチップとの電気的接合に関し、特に生産性および
信頼性に優れた電気的接合部に関するものである。
従来、プリント基板等にチップ部品を実装する場合、実
装厚みを薄くするためにモールドパッケージされた部品
を部品挿入用の孔に埋め込みチップ部品のリードとプリ
ント基板の電極をはんだリフロー法により接続してい
た。この方法によりチップ部品の実装上の厚みがプリン
ト基板により一部相殺され、通常の表面実装法に比べ薄
くできるメリットがあった。しかしながらリードがある
ためにこの分が出っぱりとして残り、より薄い実装形態
を得るには限界があった。
装厚みを薄くするためにモールドパッケージされた部品
を部品挿入用の孔に埋め込みチップ部品のリードとプリ
ント基板の電極をはんだリフロー法により接続してい
た。この方法によりチップ部品の実装上の厚みがプリン
ト基板により一部相殺され、通常の表面実装法に比べ薄
くできるメリットがあった。しかしながらリードがある
ためにこの分が出っぱりとして残り、より薄い実装形態
を得るには限界があった。
そこで、外部接続用の電極を表面に設け、リードをなく
したベアチップ部品をプリント基板に埋め込み、ベアチ
ップとプリント基板上の電極を同一平面に保ちはんだリ
フロー法によって接続することによりリード部の厚みに
よる出っぱりが抑えられ、薄く実装することができる。
しかしながら、この方法の場合、ベアチップとプリント
基板上の電極の間にギヤップがあるために、通常の共晶
系はんだペーストを使用する場合、ギヤップを充分小さ
くせざるを得ず、ベアチップの挿入に高い位置精度が要
求され、しかも接続したものの再リフローに対する信頼
性は低い。はんだの代わりに導電性接着剤を用いる方法
もあるが、接触抵抗、信頼性、更にコストの点で一般に
はんだより劣り適用できる範囲は限定されていた。
したベアチップ部品をプリント基板に埋め込み、ベアチ
ップとプリント基板上の電極を同一平面に保ちはんだリ
フロー法によって接続することによりリード部の厚みに
よる出っぱりが抑えられ、薄く実装することができる。
しかしながら、この方法の場合、ベアチップとプリント
基板上の電極の間にギヤップがあるために、通常の共晶
系はんだペーストを使用する場合、ギヤップを充分小さ
くせざるを得ず、ベアチップの挿入に高い位置精度が要
求され、しかも接続したものの再リフローに対する信頼
性は低い。はんだの代わりに導電性接着剤を用いる方法
もあるが、接触抵抗、信頼性、更にコストの点で一般に
はんだより劣り適用できる範囲は限定されていた。
従来のベアチップ実装法では製造条件にシビアな管理が
要求され、再リフローに対する信頼性に劣り、また接触
抵抗、コストなどの点から適用分野に制限を受けてい
た。
要求され、再リフローに対する信頼性に劣り、また接触
抵抗、コストなどの点から適用分野に制限を受けてい
た。
また、特公昭59−50094号、特公昭59−53708号公報で
は、非共晶組成のはんだを用いてフリップチップを配線
板上に接続する方法が記載されている。この方法は予め
チップ部品上にはんだバンプを設けた後、そのバンプ部
を配線板上の電極上に対向させて溶着するものである
が、その原理上フリップチップ部が配線板上に出っ張り
として残り、構造的にチップと配線板の位置関係に制約
を受ける。
は、非共晶組成のはんだを用いてフリップチップを配線
板上に接続する方法が記載されている。この方法は予め
チップ部品上にはんだバンプを設けた後、そのバンプ部
を配線板上の電極上に対向させて溶着するものである
が、その原理上フリップチップ部が配線板上に出っ張り
として残り、構造的にチップと配線板の位置関係に制約
を受ける。
本発明の目的は、このような従来の諸欠点を解消し、特
にベアチップの高い位置精度を必要とせず、接触抵抗、
コストが通常のはんだと同等以上の性能をもち、薄くか
つ再リフローに対する信頼性の高い実装形態を実現する
電気的接合部を提供することにある。
にベアチップの高い位置精度を必要とせず、接触抵抗、
コストが通常のはんだと同等以上の性能をもち、薄くか
つ再リフローに対する信頼性の高い実装形態を実現する
電気的接合部を提供することにある。
更に、本発明を通常の表面実装法に適用すればはんだ量
のバラツキによる第７図、第８図のようなチップ立ちが
少なくなり、製造条件の管理が容易になり、また接合部
の再リフロー後の信頼性向上が達成されることを見出
し，本発明を完成した。
のバラツキによる第７図、第８図のようなチップ立ちが
少なくなり、製造条件の管理が容易になり、また接合部
の再リフロー後の信頼性向上が達成されることを見出
し，本発明を完成した。
すなわち、本発明は以下のとおりである。
（１）絶縁体上に設けられた複数の電極とチップ部品上
に設けられた複数の電極が独立に電気的に接続された電
気的接合部において、前記絶縁体上及びチップ部品上の
電極間の距離が0.05mm以上であり、かつ前記電極間が固
相線温度と液相線温度との温度差が35℃以上の組成のは
んだで接続されていることを特徴とする電気的接合部。
に設けられた複数の電極が独立に電気的に接続された電
気的接合部において、前記絶縁体上及びチップ部品上の
電極間の距離が0.05mm以上であり、かつ前記電極間が固
相線温度と液相線温度との温度差が35℃以上の組成のは
んだで接続されていることを特徴とする電気的接合部。
（２）はんだが、すずを含む合金である前記第１項記載
の電気的接合部。
の電気的接合部。
本発明に適用されるチップ部品とは、ホール素子、トラ
ンジスター、ICなどの能動素子や抵抗、コンデンサ、イ
ンダクタなどの受動素子から成り、その外観は外部接続
用の電極を設けたベアチップ形態や主要構成素子をモー
ルド材などでパッケージ化し外部接続用のリード線を設
けた形態などがある。このうち、本発明が特に威力を発
揮するのは前者のベアチップ形態であり、その電極は、
はんだ付け性の良い材料で構成されており、チップの表
面に平面あるいは曲面的に形成されている。
ンジスター、ICなどの能動素子や抵抗、コンデンサ、イ
ンダクタなどの受動素子から成り、その外観は外部接続
用の電極を設けたベアチップ形態や主要構成素子をモー
ルド材などでパッケージ化し外部接続用のリード線を設
けた形態などがある。このうち、本発明が特に威力を発
揮するのは前者のベアチップ形態であり、その電極は、
はんだ付け性の良い材料で構成されており、チップの表
面に平面あるいは曲面的に形成されている。
チップ部品を接続する相手側の電極は、チップ部品の周
囲の同一平面あるいは段差を持った位置やチップ部品と
向かい合う位置に形成されており、かつ樹脂やセラミッ
クを含み絶縁体上に形成されている。
囲の同一平面あるいは段差を持った位置やチップ部品と
向かい合う位置に形成されており、かつ樹脂やセラミッ
クを含み絶縁体上に形成されている。
接続するはんだ材料は、はんだ中に高融点金属粒を含む
ものあるいは接続部全体のはんだが非共晶組成のもので
ある。
ものあるいは接続部全体のはんだが非共晶組成のもので
ある。
以下、図面を参照して本発明を詳細に説明する。第１図
は、本発明の電気的接合部の一実施態様を示す断面図で
ある。第１図において、１は絶縁体４に設けられた電
極、２はチップ部品３に設けられた電極、３はチップ部
品、４は絶縁体で電極１と共に基板12を形成している。
は、本発明の電気的接合部の一実施態様を示す断面図で
ある。第１図において、１は絶縁体４に設けられた電
極、２はチップ部品３に設けられた電極、３はチップ部
品、４は絶縁体で電極１と共に基板12を形成している。
この基板には、少なくとも１組の絶縁体４と電極１を含
んでいれば、更に他の層が積層されていてもかまわな
い。５は電極１と２を接続し電気的に導通させるはん
だ、６ははんだ５内に分散された高融点金属粒、９はチ
ップ部品３を絶縁体４に固定する支持体を示す。
んでいれば、更に他の層が積層されていてもかまわな
い。５は電極１と２を接続し電気的に導通させるはん
だ、６ははんだ５内に分散された高融点金属粒、９はチ
ップ部品３を絶縁体４に固定する支持体を示す。
電極１および２の材質は、はんだ５との濡れ性がよいこ
とが必要である。特に、樹脂やガラスをバインダーとし
た導電ペーストで形成されたものよりも、少なくとも表
面が金属のみで形成した方が、はんだ濡れ性の点で好ま
しい。実際には、電極との濡れ性のよいはんだを選択す
ることにより、銅、銀、金、白金、鉛、錫、鉄、ニッケ
ル、インジウム、アルミニウム、ステンレスが使用で
き、銅、銀、金が好ましく、経済性の点からは特に銅が
好ましい。
とが必要である。特に、樹脂やガラスをバインダーとし
た導電ペーストで形成されたものよりも、少なくとも表
面が金属のみで形成した方が、はんだ濡れ性の点で好ま
しい。実際には、電極との濡れ性のよいはんだを選択す
ることにより、銅、銀、金、白金、鉛、錫、鉄、ニッケ
ル、インジウム、アルミニウム、ステンレスが使用で
き、銅、銀、金が好ましく、経済性の点からは特に銅が
好ましい。
電極１および２はいかなる方法によって製造されたもの
であってもよく、電極の個数も２つのみに限られず、３
つ以上であってもよいことは勿論である。加えて、電極
１および２の配置形態も、第１図の例にのみ限られるも
のではなく、たとえば第２図（Ａ）〜（Ｄ）に示すよう
な種々の形態にも適用可能である。第２図（Ｄ）におい
て、２′は第３の電極を示す。
であってもよく、電極の個数も２つのみに限られず、３
つ以上であってもよいことは勿論である。加えて、電極
１および２の配置形態も、第１図の例にのみ限られるも
のではなく、たとえば第２図（Ａ）〜（Ｄ）に示すよう
な種々の形態にも適用可能である。第２図（Ｄ）におい
て、２′は第３の電極を示す。
電極１と電極２との間の距離については、電極の形状や
塗布はんだの量などにもよるが、特に、電極表面が金属
のみの材質で形成されている場合、それらの最短距離
が、0.05mm以上、さらには0.1mm以上、特に0.3mm以上の
場合において、本発明はその効果を顕著に発揮する。な
お、接続方向に垂直な方向の電極の寸法（電極幅と定義
する）は、電極間最短距離が大きくなるにちれ、その最
短距離の４倍以下、さらには２倍以下、特に１倍以下で
本発明の効果を顕著に発揮する。
塗布はんだの量などにもよるが、特に、電極表面が金属
のみの材質で形成されている場合、それらの最短距離
が、0.05mm以上、さらには0.1mm以上、特に0.3mm以上の
場合において、本発明はその効果を顕著に発揮する。な
お、接続方向に垂直な方向の電極の寸法（電極幅と定義
する）は、電極間最短距離が大きくなるにちれ、その最
短距離の４倍以下、さらには２倍以下、特に１倍以下で
本発明の効果を顕著に発揮する。
はんだ５の材質としては、電極との濡れ性が良ければ任
意のもので良い。例えば、電極が銅の場合、スズを含む
合金、特にSn−Pb合金が接合力も高く好ましい。また、
電極が銀の場合にはSn−Pb−Ag合金も使用可能である。
意のもので良い。例えば、電極が銅の場合、スズを含む
合金、特にSn−Pb合金が接合力も高く好ましい。また、
電極が銀の場合にはSn−Pb−Ag合金も使用可能である。
なお、本発明でいうはんだとは電極と合金組織を形成可
能な金属を含む合金を意味する。
能な金属を含む合金を意味する。
金属粒６としては、はんだ５と全く同じ材質で構成され
ており、その組成の比が異なるもの、あるいははんだ５
の構成材質の一部の材質のみで構成されているもので、
その融点ははんだ５の固相線温度より高い必要がある
が、良好な導通の再現性及び再リフローに対する安定性
を確保するためには、その差は35℃以上、更に好ましく
は50℃以上とするのがよい。いずれの場合も溶融時のは
んだ５中で拡散、合金化により溶解する性質をもち、製
造方法、条件によっては、第３図（Ｂ′）及び第４図
（Ｂ′）のように製造途中で溶融はんだ５中に高融点金
属粒６が完全に溶解した結果、その後析出した金属粒６
の粒径がサブミクロンオーダ以下であり可視領域での金
属粒６の存在が観測不可能な場合もある。以上の条件を
満足する金属粒の材質の種類としては、はんだ５がSn−
Pb系合金の場合、はんだ５より融点の高いSn−Pb合金、
あるいはすず、鉛などの単体金属などが使用できる。
ており、その組成の比が異なるもの、あるいははんだ５
の構成材質の一部の材質のみで構成されているもので、
その融点ははんだ５の固相線温度より高い必要がある
が、良好な導通の再現性及び再リフローに対する安定性
を確保するためには、その差は35℃以上、更に好ましく
は50℃以上とするのがよい。いずれの場合も溶融時のは
んだ５中で拡散、合金化により溶解する性質をもち、製
造方法、条件によっては、第３図（Ｂ′）及び第４図
（Ｂ′）のように製造途中で溶融はんだ５中に高融点金
属粒６が完全に溶解した結果、その後析出した金属粒６
の粒径がサブミクロンオーダ以下であり可視領域での金
属粒６の存在が観測不可能な場合もある。以上の条件を
満足する金属粒の材質の種類としては、はんだ５がSn−
Pb系合金の場合、はんだ５より融点の高いSn−Pb合金、
あるいはすず、鉛などの単体金属などが使用できる。
金属粒６の量は、はんだ５を含めた接合部全体の材質の
平均化した組成比が、異なる固相線温度と液相線温度を
もち、かつ固相線温度における金属粒６の割合がある一
定以上となるような組成比となるように設定すればよ
い。良好な導通の再現性と再リフローに対する安定性を
確保するためには、固相線温度と液相線温度の差は35℃
以上、更に好ましくは50℃以上で、かつ固相線温度にお
ける金属粒の割合が体積比が接合部全体の0.5％以上、
２％以上、更には５％以上となるような組成比を設定す
ることが特に好ましい。
平均化した組成比が、異なる固相線温度と液相線温度を
もち、かつ固相線温度における金属粒６の割合がある一
定以上となるような組成比となるように設定すればよ
い。良好な導通の再現性と再リフローに対する安定性を
確保するためには、固相線温度と液相線温度の差は35℃
以上、更に好ましくは50℃以上で、かつ固相線温度にお
ける金属粒の割合が体積比が接合部全体の0.5％以上、
２％以上、更には５％以上となるような組成比を設定す
ることが特に好ましい。
第１図及び第２図に示した電気的接合部を得る方法を第
３図（Ａ），（Ｂ），（Ｂ′），（Ｃ），（Ｃ′）を参
照して説明する。
３図（Ａ），（Ｂ），（Ｂ′），（Ｃ），（Ｃ′）を参
照して説明する。
工程（１）：第３図（Ａ）に示すように、固相線と液相
線の異なるはんだ粒5Aおよびフラックス７を混合したは
んだペーストをスクリーン印刷法その他の方法によって
電極１および２の上に、これら電極にまたがるように被
着、すなわち塗布または付着する。
線の異なるはんだ粒5Aおよびフラックス７を混合したは
んだペーストをスクリーン印刷法その他の方法によって
電極１および２の上に、これら電極にまたがるように被
着、すなわち塗布または付着する。
工程（２）：そして、はんだ粒5Aの固相線未満の温度
で、全体を予備加熱した後、はんだ粒5Aの固相線温度以
上液相線温度未満に加熱してリフローさせる〔第３図
（Ｂ）〕か液相線温度以上に加熱してリフローさせて
〔第３図（Ｂ′）〕から冷却して凝固させる。この工程
によって、はんだ粒5Aは固相線と液相線に沿って分解
し、その少なくとも一部分が溶融する。また、接合部の
表面にははんだペースト中のフラックスから生成された
残留物８が残る。このようにリフローしたはんだは冷却
凝固して第３図（Ｂ）及び（Ｂ′）に示すように、電極
１と２との間を電気的に導通させるはんだ５、金属粒６
及びフラックス残留物８となる。（金属粒６は、はんだ
粒5Aから生成された合金であり、はんだ５と成分要素は
同じであるが、その組成比が異なり、その融点もはんだ
５の固相線温度よりも高いものである。また、はんだブ
リッジによる導通は、リフロー工程の初期のある期間内
で一部溶融したはんだが残りの金属粒同士を合体させる
ことにより起り、通常の電極の形状配置の下では、いっ
たん電極間のはんだブリッジが起れば、その後完全には
んだを溶融させた状態にしても、また、その後に冷却凝
固させても、はんだブリッジは保たれる〔第３図
（Ｂ′）〕。すなわち電極の寸法や位置関係などによる
規制はあるものの、基本的には、上述のリフロー温度条
件を満足する限り、用いるはんだ粒の固相線−液相線間
および液相線以上のいずれの温度でリフローさせてもよ
い。このように、はんだブリッジが起こるためには、リ
フロー時に適正な金属粒濃度をある一定時間以上保つ必
要があるので、はんだが一部溶融し始めてからリフロー
のピーク温度に到達するまでの昇温速度は用いるはんだ
の固相線と液相線の温度差が小さいほど遅くすることが
好ましい。） 工程（３）：その後、第３図（Ｂ）及び（Ｂ′）に示さ
れるフラックス残留物８を除去して第３図（Ｃ）及び
（Ｃ′）に示す如く電気的結合部とする。（なお、該工
程（３）は本発明を実現するに当って必ずしも必須の工
程ではない。） このようにして得られた電気的結合部は、その製造工程
が簡単であるにもかかわらず、リフロー時に発生するガ
スやはんだ自体の表面張力による盛り上がりの高さによ
る導通不良を生ずることがなく、電極間を確実に電気的
に接合して両電極間の電気的導通をとることができる。
しかも、電極とはんだとの接合強度が高く、また接合部
の比抵抗を著しく低くすることができる。更に従来のは
んだを用いたものに比べ再リフローに対する信頼性が高
い。
で、全体を予備加熱した後、はんだ粒5Aの固相線温度以
上液相線温度未満に加熱してリフローさせる〔第３図
（Ｂ）〕か液相線温度以上に加熱してリフローさせて
〔第３図（Ｂ′）〕から冷却して凝固させる。この工程
によって、はんだ粒5Aは固相線と液相線に沿って分解
し、その少なくとも一部分が溶融する。また、接合部の
表面にははんだペースト中のフラックスから生成された
残留物８が残る。このようにリフローしたはんだは冷却
凝固して第３図（Ｂ）及び（Ｂ′）に示すように、電極
１と２との間を電気的に導通させるはんだ５、金属粒６
及びフラックス残留物８となる。（金属粒６は、はんだ
粒5Aから生成された合金であり、はんだ５と成分要素は
同じであるが、その組成比が異なり、その融点もはんだ
５の固相線温度よりも高いものである。また、はんだブ
リッジによる導通は、リフロー工程の初期のある期間内
で一部溶融したはんだが残りの金属粒同士を合体させる
ことにより起り、通常の電極の形状配置の下では、いっ
たん電極間のはんだブリッジが起れば、その後完全には
んだを溶融させた状態にしても、また、その後に冷却凝
固させても、はんだブリッジは保たれる〔第３図
（Ｂ′）〕。すなわち電極の寸法や位置関係などによる
規制はあるものの、基本的には、上述のリフロー温度条
件を満足する限り、用いるはんだ粒の固相線−液相線間
および液相線以上のいずれの温度でリフローさせてもよ
い。このように、はんだブリッジが起こるためには、リ
フロー時に適正な金属粒濃度をある一定時間以上保つ必
要があるので、はんだが一部溶融し始めてからリフロー
のピーク温度に到達するまでの昇温速度は用いるはんだ
の固相線と液相線の温度差が小さいほど遅くすることが
好ましい。） 工程（３）：その後、第３図（Ｂ）及び（Ｂ′）に示さ
れるフラックス残留物８を除去して第３図（Ｃ）及び
（Ｃ′）に示す如く電気的結合部とする。（なお、該工
程（３）は本発明を実現するに当って必ずしも必須の工
程ではない。） このようにして得られた電気的結合部は、その製造工程
が簡単であるにもかかわらず、リフロー時に発生するガ
スやはんだ自体の表面張力による盛り上がりの高さによ
る導通不良を生ずることがなく、電極間を確実に電気的
に接合して両電極間の電気的導通をとることができる。
しかも、電極とはんだとの接合強度が高く、また接合部
の比抵抗を著しく低くすることができる。更に従来のは
んだを用いたものに比べ再リフローに対する信頼性が高
い。
はんだ粒5Aの粒径は、印刷・塗布性の点で150μｍ以
下、更には75μｍ以下とするのが良い。はんだ粒5Aの材
質は、金属粒６の材質、量が前述の条件を満足するよう
な組成の非共晶系合金を用いればよい。
下、更には75μｍ以下とするのが良い。はんだ粒5Aの材
質は、金属粒６の材質、量が前述の条件を満足するよう
な組成の非共晶系合金を用いればよい。
フラックス７としては、樹脂系フラックス、特に活性化
樹脂フラックスが好ましい。これはロジン系天然樹脂ま
たはその変性樹脂を主成分とし、これに活性剤、有機溶
剤・粘度調整剤・その他の添加剤が添加されたものであ
る。一般に、変性樹脂には重合ロジン、フエノール樹脂
変性ロジンなど、活性剤には無機系および有機系フラッ
クス、その中でも特にアミン塩酸塩や有機酸系のフラッ
クス、有機溶剤はカルビトール系、エーテル系のものが
用いられる。なお、金属粒の種類によっては無機系フラ
ックスを使用してもよい。
樹脂フラックスが好ましい。これはロジン系天然樹脂ま
たはその変性樹脂を主成分とし、これに活性剤、有機溶
剤・粘度調整剤・その他の添加剤が添加されたものであ
る。一般に、変性樹脂には重合ロジン、フエノール樹脂
変性ロジンなど、活性剤には無機系および有機系フラッ
クス、その中でも特にアミン塩酸塩や有機酸系のフラッ
クス、有機溶剤はカルビトール系、エーテル系のものが
用いられる。なお、金属粒の種類によっては無機系フラ
ックスを使用してもよい。
フラックス量については、リフローしたはんだ粒間およ
びはんだ粒−金属粒間の一体化を引き起こすのに充分な
量が必要であり、ペースト全体の５重量％以上30重量％
未満の量が通常使用できる。
びはんだ粒−金属粒間の一体化を引き起こすのに充分な
量が必要であり、ペースト全体の５重量％以上30重量％
未満の量が通常使用できる。
上述のはんだ粒5Aおよびフラックス７で構成されたはん
だペーストは、スクリーン印刷法あるいはディスペンサ
などを用いた方法により電極部に付着あるいは塗布され
る。付着または塗布は第３図（Ａ）に示したように、接
続しようとする電極１および２のすべての上にまたがる
ように行う必要がある。
だペーストは、スクリーン印刷法あるいはディスペンサ
などを用いた方法により電極部に付着あるいは塗布され
る。付着または塗布は第３図（Ａ）に示したように、接
続しようとする電極１および２のすべての上にまたがる
ように行う必要がある。
予備加熱は、リフロー時の急激な温度上昇による基板へ
の熱応力を緩和するためと同時に、フラックス中の揮発
成分を完全に放散させてリフロー時のガス発生を抑える
効果があり、かかる予備加熱を行うことが好ましい。予
備加熱の条件は、用いるはんだ粒5Aの固相線温度未満で
行う。
の熱応力を緩和するためと同時に、フラックス中の揮発
成分を完全に放散させてリフロー時のガス発生を抑える
効果があり、かかる予備加熱を行うことが好ましい。予
備加熱の条件は、用いるはんだ粒5Aの固相線温度未満で
行う。
リフロー温度は、用いるはんだ粒の固相線温度以上であ
ることが最低限必要である。リフロー温度は基板の耐熱
性および基板の信頼性に応じて決定すればよいが、はん
だ粒5Aの組成によっては、設定温度が低すぎると、溶融
はんだの割合が少なく、金属粒間の合体が起こらない場
合がある。このため、溶融はんだの割合が体積比で元の
全部のはんだ粒の10％以上、さらには20％以上となるよ
うな温度でリフローすることが好ましい。
ることが最低限必要である。リフロー温度は基板の耐熱
性および基板の信頼性に応じて決定すればよいが、はん
だ粒5Aの組成によっては、設定温度が低すぎると、溶融
はんだの割合が少なく、金属粒間の合体が起こらない場
合がある。このため、溶融はんだの割合が体積比で元の
全部のはんだ粒の10％以上、さらには20％以上となるよ
うな温度でリフローすることが好ましい。
加熱方法としては、熱風加熱、赤外線加熱、ベーパーフ
ェーズソルダリング、レーザ加熱、ホットプレート、抵
抗加熱、はんだごて加熱などがあるが、より高い導通の
再現性を得るためには、はんだが溶融し始めてから、リ
フローのピーク温度に達するまでの昇温速度は遅い方が
好ましく、熱風加熱や赤外線加熱が特に好ましい。
ェーズソルダリング、レーザ加熱、ホットプレート、抵
抗加熱、はんだごて加熱などがあるが、より高い導通の
再現性を得るためには、はんだが溶融し始めてから、リ
フローのピーク温度に達するまでの昇温速度は遅い方が
好ましく、熱風加熱や赤外線加熱が特に好ましい。
リフロー後、たとえば第３図（Ｂ）及び（Ｂ′）に示す
ように、はんだ５、チップ部品３及び絶縁体４の表面に
フラックス残留物８が生成されるが、その除去のため
に、必要に応じて洗浄を行う。洗浄剤として、トリクロ
ロトリフルオロエタンに代表されるフロン系溶剤や１−
１−１−トリクロルエタンなどの塩素系溶剤を用いてシ
ャワー洗浄・超音波洗浄や蒸気洗浄などを行えばよい。
ように、はんだ５、チップ部品３及び絶縁体４の表面に
フラックス残留物８が生成されるが、その除去のため
に、必要に応じて洗浄を行う。洗浄剤として、トリクロ
ロトリフルオロエタンに代表されるフロン系溶剤や１−
１−１−トリクロルエタンなどの塩素系溶剤を用いてシ
ャワー洗浄・超音波洗浄や蒸気洗浄などを行えばよい。
また、第１図及び第２図に示す電気的接合部は、はんだ
５の構成材質の一部の材質のみで構成された金属粒６と
はんだ粒5Aとフラックス７から成るはんだペーストによ
っても達成することができる。その作製法の一例を第４
図を参照して説明する。
５の構成材質の一部の材質のみで構成された金属粒６と
はんだ粒5Aとフラックス７から成るはんだペーストによ
っても達成することができる。その作製法の一例を第４
図を参照して説明する。
工程（１）：第４図（Ａ）に示すように、はんだ粒5A、
金属粒6Aおよびフラックス７を混合したはんだペースト
をスクリーン印刷法その他の方法によって電極１および
２の上に、これら電極にまたがるように被着、すなわち
付着または塗布する。
金属粒6Aおよびフラックス７を混合したはんだペースト
をスクリーン印刷法その他の方法によって電極１および
２の上に、これら電極にまたがるように被着、すなわち
付着または塗布する。
工程（２）：はんだ粒5Aの固相線未満の温度で予備加熱
した後、はんだ粒5Aの固相線以上液相線未満に加熱して
はんだペーストをリフローさせる〔第４図（Ｂ）〕か液
相線温度以上に加熱してリフローさせて〔第４図
（Ｂ′）〕から冷却し、凝固させる。この工程によって
はんだ粒5Aのすくなくとも一部は溶融して合体し、金属
粒6Aの少なくとも一部は溶融する。また、接合部の表面
には、はんだペースト中のフラックスから生成された残
留物８が残る。このようにリフローしたはんだは冷却凝
固して第４図（Ｂ）及び（Ｂ′）に示すように、電極１
と２との間を電気的に導通させるはんだ５、金属粒６及
びフラックス残留物８となる〔第４図（Ｂ）及び
（Ｂ′）〕。（この場合はんだ５及び金属粒６の材質
は、はんだ粒5A、金属粒6Aと同一のものではなく、金属
粒６は金属粒6Aの一部がはんだ５中に溶融して形成され
たものである。
した後、はんだ粒5Aの固相線以上液相線未満に加熱して
はんだペーストをリフローさせる〔第４図（Ｂ）〕か液
相線温度以上に加熱してリフローさせて〔第４図
（Ｂ′）〕から冷却し、凝固させる。この工程によって
はんだ粒5Aのすくなくとも一部は溶融して合体し、金属
粒6Aの少なくとも一部は溶融する。また、接合部の表面
には、はんだペースト中のフラックスから生成された残
留物８が残る。このようにリフローしたはんだは冷却凝
固して第４図（Ｂ）及び（Ｂ′）に示すように、電極１
と２との間を電気的に導通させるはんだ５、金属粒６及
びフラックス残留物８となる〔第４図（Ｂ）及び
（Ｂ′）〕。（この場合はんだ５及び金属粒６の材質
は、はんだ粒5A、金属粒6Aと同一のものではなく、金属
粒６は金属粒6Aの一部がはんだ５中に溶融して形成され
たものである。
最終的形成される金属粒６の材質、粒径及びはんだ５の
材質はリフロー条件によって異なり、例えば、リフロー
温度は第３図（Ｂ）及び（Ｂ′）と同様に金属粒6Aの融
点未満、融点以上の何れでもよく、各々第４図（Ｂ）及
び（Ｂ′）となる。いずれの場合でも、はんだ５及び金
属粒６の材質及び量が前述の条件を満足するようにはん
だ粒5A及び金属粒6Aの材質、量を選定すればよく、はん
だ粒5Aは非共晶系でも構わない。例えば、はんだ粒にSn
/Pb＝63/37、金属粒6AにSn/Pb＝10/90を用いた場合、金
属粒6Aの割合が47〜57Vol％で使用することが可能であ
る。
材質はリフロー条件によって異なり、例えば、リフロー
温度は第３図（Ｂ）及び（Ｂ′）と同様に金属粒6Aの融
点未満、融点以上の何れでもよく、各々第４図（Ｂ）及
び（Ｂ′）となる。いずれの場合でも、はんだ５及び金
属粒６の材質及び量が前述の条件を満足するようにはん
だ粒5A及び金属粒6Aの材質、量を選定すればよく、はん
だ粒5Aは非共晶系でも構わない。例えば、はんだ粒にSn
/Pb＝63/37、金属粒6AにSn/Pb＝10/90を用いた場合、金
属粒6Aの割合が47〜57Vol％で使用することが可能であ
る。
なお、はんだブリッジによる導通は、前述の合金組成の
はんだ粒を用いる限り、リフロー工程の初期のある期間
内で一部溶融したはんだが残りの金属粒同士を合体され
ることにより起こり、通常の電極の形状配置の下では、
いったん電極間のはんだブリッジが起これば、その後完
全にはんだを溶融させた状態にしても、また、その後に
冷却凝固させても、はんだブリッジは保たれ、すなわ
ち、電極の寸法や位置関係などによる規制はあるもの
の、通常は、基本的には、上述のリフロー温度条件を満
足する限り、用いるはんだ粒や金属粒の固相線−液相線
間および液相線以上のいずれの温度でリフローさせても
よい。
はんだ粒を用いる限り、リフロー工程の初期のある期間
内で一部溶融したはんだが残りの金属粒同士を合体され
ることにより起こり、通常の電極の形状配置の下では、
いったん電極間のはんだブリッジが起これば、その後完
全にはんだを溶融させた状態にしても、また、その後に
冷却凝固させても、はんだブリッジは保たれ、すなわ
ち、電極の寸法や位置関係などによる規制はあるもの
の、通常は、基本的には、上述のリフロー温度条件を満
足する限り、用いるはんだ粒や金属粒の固相線−液相線
間および液相線以上のいずれの温度でリフローさせても
よい。
以上のように、はんだブリッジが起こるためには、リフ
ロー時に適正な金属粒濃度をある一定時間以上保つ必要
があるので、はんだが一部溶融し始めてからリフローの
ピーク温度に到達するまでの昇温速度は用いるはんだの
固相線と液相線の温度差が小さい程遅くすることが好ま
しい。） 工程（３）：その後、第４図（Ｂ）及び（Ｂ′）に示さ
れるフラックス残留物８を除去して、第４図（Ｃ）及び
（Ｃ′）に示す如き電気的結合部とする。
ロー時に適正な金属粒濃度をある一定時間以上保つ必要
があるので、はんだが一部溶融し始めてからリフローの
ピーク温度に到達するまでの昇温速度は用いるはんだの
固相線と液相線の温度差が小さい程遅くすることが好ま
しい。） 工程（３）：その後、第４図（Ｂ）及び（Ｂ′）に示さ
れるフラックス残留物８を除去して、第４図（Ｃ）及び
（Ｃ′）に示す如き電気的結合部とする。
次に、本発明を実施例により詳述するが、本発明はかか
る実施例にのみ限定されるものではない。
る実施例にのみ限定されるものではない。
実施例１ 既知の方法によって第１図及び第５図に示すように基板
12にチップ部品３を埋め込み、電極１及びチップ部品の
電極２を同一平面上に形成した。電極１及び２の寸法
は、各々0.3mm×0.3mm×0.03mmt、0.2mm×0.2mm×0.03m
mt、ｌの値として250μｍ、800μｍの２通りのものを用
意した。なお、電極１及び２の材質は銅であった。
12にチップ部品３を埋め込み、電極１及びチップ部品の
電極２を同一平面上に形成した。電極１及び２の寸法
は、各々0.3mm×0.3mm×0.03mmt、0.2mm×0.2mm×0.03m
mt、ｌの値として250μｍ、800μｍの２通りのものを用
意した。なお、電極１及び２の材質は銅であった。
次に、メタルマスクを用いたスクリーン印刷法によっ
て、各々のｌのものに対し次の組成よりなる２種のはん
だペーストを２つの電極１および２上に、これら電極に
またがって塗布して、合計４種類（はんだペースト２種
×ｌの値２種）の第３図（Ａ）及び第４図（Ａ）に示す
ような形態を得た。
て、各々のｌのものに対し次の組成よりなる２種のはん
だペーストを２つの電極１および２上に、これら電極に
またがって塗布して、合計４種類（はんだペースト２種
×ｌの値２種）の第３図（Ａ）及び第４図（Ａ）に示す
ような形態を得た。
はんだペースト 固相線温度183℃、液相線温度248℃のSn−Pb合金（千住
金属工業（株）製、商品名:SPT−55−35） はんだペースト はんだ粒材質 Sn/Pb＝63/37 はんだ粒径 最高40μｍ はんだ粒形状 不定形 金属粒材質 Sn/Pb＝10/90（合金） 金属粒径 最高40μｍ 金属粒形状 不定形 フラックス 弱活性ロジン 混合比（重量比） （はんだ粒）：（金属粒）：（フラックス）＝88:125:2
0 平均組成比 Sn/Pb＝35/65 平均組成比における固相線温度 183℃ 平均組成比における液相線温度 248℃ その後、120℃の熱風オーブン中で10分間予備加熱した
後、215℃の熱風オーブン中で３分間リフローさせ、つ
いで１−１−１トリクロルエタンで超音波洗浄して表面
のフラックス残留分を除去して第３図（Ｃ）及び第４図
（Ｃ）に示すような電気的接合部を得た。得られた接合
部は、いずれのはんだペースト及び電極配置において
も、リフローしたはんだはほぼ100％の収率で第３図
（Ｃ）及び第４図（Ｃ）のように２電極間にまたがるよ
うにブリッジされており、接合強度も通常のはんだと比
べて何ら遜色はなかった。また、230℃×30secの条件で
再リフローしたところ、接続部の断線の発生はみられな
かった。
金属工業（株）製、商品名:SPT−55−35） はんだペースト はんだ粒材質 Sn/Pb＝63/37 はんだ粒径 最高40μｍ はんだ粒形状 不定形 金属粒材質 Sn/Pb＝10/90（合金） 金属粒径 最高40μｍ 金属粒形状 不定形 フラックス 弱活性ロジン 混合比（重量比） （はんだ粒）：（金属粒）：（フラックス）＝88:125:2
0 平均組成比 Sn/Pb＝35/65 平均組成比における固相線温度 183℃ 平均組成比における液相線温度 248℃ その後、120℃の熱風オーブン中で10分間予備加熱した
後、215℃の熱風オーブン中で３分間リフローさせ、つ
いで１−１−１トリクロルエタンで超音波洗浄して表面
のフラックス残留分を除去して第３図（Ｃ）及び第４図
（Ｃ）に示すような電気的接合部を得た。得られた接合
部は、いずれのはんだペースト及び電極配置において
も、リフローしたはんだはほぼ100％の収率で第３図
（Ｃ）及び第４図（Ｃ）のように２電極間にまたがるよ
うにブリッジされており、接合強度も通常のはんだと比
べて何ら遜色はなかった。また、230℃×30secの条件で
再リフローしたところ、接続部の断線の発生はみられな
かった。
実施例２ 既知の方法によって、第６図に示すように基板12上にチ
ップ部品３を設置し、電極１とチップ部品の電極２に15
0μｍの段差を設けた。電極１及び２の寸法及び材質は
実施例１と同様であった。
ップ部品３を設置し、電極１とチップ部品の電極２に15
0μｍの段差を設けた。電極１及び２の寸法及び材質は
実施例１と同様であった。
次に、実施例１で用いた２種のはんだペーストを２つの
電極１および２上にまたがるように塗布した。
電極１および２上にまたがるように塗布した。
その後、120℃の熱風オーブン中で10分間予備加熱した
後、215℃の熱風オーブン中で３分間リフローさせ、つ
いで１−１−１トリクロルエタンで超音波洗浄して表面
のフラックス残留分を除去して第２図（Ａ）に示すよう
な電気的接合部を得た。得られた接合部はいずれのはん
だペーストにおいても、ほぼ100％の収率で第２図
（Ａ）のように２電極間にまたがるようにブリッジされ
ており、接合強度も通常のはんだと比べて何ら遜色はな
かった。なお、230℃×30secの条件で再リフローしたと
ころ接続部の断線の発生はみられなかった。
後、215℃の熱風オーブン中で３分間リフローさせ、つ
いで１−１−１トリクロルエタンで超音波洗浄して表面
のフラックス残留分を除去して第２図（Ａ）に示すよう
な電気的接合部を得た。得られた接合部はいずれのはん
だペーストにおいても、ほぼ100％の収率で第２図
（Ａ）のように２電極間にまたがるようにブリッジされ
ており、接合強度も通常のはんだと比べて何ら遜色はな
かった。なお、230℃×30secの条件で再リフローしたと
ころ接続部の断線の発生はみられなかった。
比較例１ 実施例１で使用したはんだペーストの代わりにSn/Pb＝6
3/37合金のはんだペースト〔千住金属工業（株）製、商
品名:SPT−55−63〕を用いる以外は、実施例１及び２と
全く同様にして電気的接合部を得た。得られた結合部
は、２電極間にまたがるようにブリッジされているもの
は、第５図の形態では５％以下、第６図の形態では０％
であった 実施例３ チップ部品を接続しよとする基板上に配設された４つの
電極（0.2mm×0.2mm×0.03mmt）に実施例１で使用した
ペーストを塗布した。電極の材質は銅であった。塗布量
は４つの電極のうちの１点を他の同じ塗布量の３点の半
分の量に設定した。その後、サイズ、位置とも基板上の
電極と同様の電極をもったチップ部品を電極間が向かい
合うようにセットした。
3/37合金のはんだペースト〔千住金属工業（株）製、商
品名:SPT−55−63〕を用いる以外は、実施例１及び２と
全く同様にして電気的接合部を得た。得られた結合部
は、２電極間にまたがるようにブリッジされているもの
は、第５図の形態では５％以下、第６図の形態では０％
であった 実施例３ チップ部品を接続しよとする基板上に配設された４つの
電極（0.2mm×0.2mm×0.03mmt）に実施例１で使用した
ペーストを塗布した。電極の材質は銅であった。塗布量
は４つの電極のうちの１点を他の同じ塗布量の３点の半
分の量に設定した。その後、サイズ、位置とも基板上の
電極と同様の電極をもったチップ部品を電極間が向かい
合うようにセットした。
その後、120℃の熱風オーブン中で10分間予備加熱した
後、215℃の熱風オーブン中で３分間リフローさせ、つ
いで１−１−１トリクロルエタンで超音波洗浄して表面
のフラックス残留分を除去して第２図（Ｃ）に示すよう
な電気的接合部を得た。この時、チップ部品と基板上の
電極間の距離は、70μｍであった。得られた接合部は、
リフローしたはんだはほぼ100％の収率で２電極間にま
たがるようにブリッジされており、チップ立ちによる断
線もなく接合強度も通常のはんだと比べて何ら遜色はな
かった。なお、230℃×30secの条件で再リフローしたと
ころ、接続部の断線の発生はみられなかった。
後、215℃の熱風オーブン中で３分間リフローさせ、つ
いで１−１−１トリクロルエタンで超音波洗浄して表面
のフラックス残留分を除去して第２図（Ｃ）に示すよう
な電気的接合部を得た。この時、チップ部品と基板上の
電極間の距離は、70μｍであった。得られた接合部は、
リフローしたはんだはほぼ100％の収率で２電極間にま
たがるようにブリッジされており、チップ立ちによる断
線もなく接合強度も通常のはんだと比べて何ら遜色はな
かった。なお、230℃×30secの条件で再リフローしたと
ころ、接続部の断線の発生はみられなかった。
比較例２ 実施例３と全く同様の電極配置形態及び方法にて、Sn/P
b＝63/37合金のはんだペースト〔千住金属工業（株）
製、商品名:SPT−55−63〕を用いた。リフロー後の形態
は、第７図のように供給はんだ量の少ない方でチップ部
品３が立ち上がっており、電極１と２のブリッジは不可
能であった。
b＝63/37合金のはんだペースト〔千住金属工業（株）
製、商品名:SPT−55−63〕を用いた。リフロー後の形態
は、第７図のように供給はんだ量の少ない方でチップ部
品３が立ち上がっており、電極１と２のブリッジは不可
能であった。
比較例３ 既知の方法によって、第１図及び第５図に示すように基
板12にチップ部品３を埋め込み、電極１及びチップ部品
の電極２を同一平面上に形成した。電極１及び２の寸法
は、各々0.3mm×0.3mm×0.03mmt、0.2mm×0.2mm×0.03m
mt、ｌの値として60μｍのものを用意した。
板12にチップ部品３を埋め込み、電極１及びチップ部品
の電極２を同一平面上に形成した。電極１及び２の寸法
は、各々0.3mm×0.3mm×0.03mmt、0.2mm×0.2mm×0.03m
mt、ｌの値として60μｍのものを用意した。
次に、この基板に対し以下の２種のはんだペーストを実
施例１と同様の方法、形状に塗布し、リフローさせ、は
んだの異なる２種の電気的結合部を得た。
施例１と同様の方法、形状に塗布し、リフローさせ、は
んだの異なる２種の電気的結合部を得た。
はんだペースト 固相線温度183℃、液相線温度248℃のSn−Pb合金（千住
金属工業（株）製品、商品名:SPT−55−35） はんだペースト 固相線温度、液相線温度とも183℃のSn/Pb＝63/37合金
（千住金属工業（株）製品、商品名:SPT−55−63） 得られた電気的接合部のうち、第３図（Ｃ）のように、
２電極間にまたがるようにブリッジされているものの収
率は、のはんだで100％、のはんだで40％であっ
た。また、のはんだで結合されたものの接合強度は、
通常のものと比べて何ら遜色はなく、230℃×30secの条
件で再リフローしたところ、接続部の断線の発生はみら
れなかった。
金属工業（株）製品、商品名:SPT−55−35） はんだペースト 固相線温度、液相線温度とも183℃のSn/Pb＝63/37合金
（千住金属工業（株）製品、商品名:SPT−55−63） 得られた電気的接合部のうち、第３図（Ｃ）のように、
２電極間にまたがるようにブリッジされているものの収
率は、のはんだで100％、のはんだで40％であっ
た。また、のはんだで結合されたものの接合強度は、
通常のものと比べて何ら遜色はなく、230℃×30secの条
件で再リフローしたところ、接続部の断線の発生はみら
れなかった。
本発明によれば、従来の共晶系のはんだペーストを使用
した場合に比べてチップ部品上の電極と基板上の電極と
のギャップを広くとれるのでチップ部品の位置決めに高
い精度を必要とせずに、高密度の実装を可能とする。更
に接合部の接触抵抗、信頼性は従来のものと何ら遜色は
なく、しかも再リフローに対する安定性は従来のものに
比べてはるかに向上する。
した場合に比べてチップ部品上の電極と基板上の電極と
のギャップを広くとれるのでチップ部品の位置決めに高
い精度を必要とせずに、高密度の実装を可能とする。更
に接合部の接触抵抗、信頼性は従来のものと何ら遜色は
なく、しかも再リフローに対する安定性は従来のものに
比べてはるかに向上する。
また、本発明を通常の表面実装法に適用すれば、はんだ
ペーストの塗布量のバラツキによるチップ立ちが激減す
る他、従来のはんだでは実現不可能であった第２図
（Ａ）の形態も可能となる。
ペーストの塗布量のバラツキによるチップ立ちが激減す
る他、従来のはんだでは実現不可能であった第２図
（Ａ）の形態も可能となる。
【図面の簡単な説明】 第１図は本発明の電気的接合部の一実施態様を示す断面
図、 第２図（Ａ）〜（Ｄ）は本発明の電気的接合部の種々の
実施態様を示す断面図、 第３図は本発明の電気的接合部の製造工程の一実施態様
を説明する断面図、 第４図は本発明の電気的接合部の製造工程の他の実施態
様を説明する断面図、 第５及び６図は本発明実施例における電極を説明する斜
視図、 第７及び８図は従来のはんだペーストを用いて得た電気
的接合部の一例を示す断面図である。 １……電極、２、２′……電極、３……チップ部品、４
……絶縁体、５……はんだ、5A……はんだ粒、６……金
属粒、6A……金属粒、７……フラックス、８……フラッ
クス残留物、９……支持体、10……はんだ、11……金属
粒６を含むはんだ、12……基板。
図、 第２図（Ａ）〜（Ｄ）は本発明の電気的接合部の種々の
実施態様を示す断面図、 第３図は本発明の電気的接合部の製造工程の一実施態様
を説明する断面図、 第４図は本発明の電気的接合部の製造工程の他の実施態
様を説明する断面図、 第５及び６図は本発明実施例における電極を説明する斜
視図、 第７及び８図は従来のはんだペーストを用いて得た電気
的接合部の一例を示す断面図である。 １……電極、２、２′……電極、３……チップ部品、４
……絶縁体、５……はんだ、5A……はんだ粒、６……金
属粒、6A……金属粒、７……フラックス、８……フラッ
クス残留物、９……支持体、10……はんだ、11……金属
粒６を含むはんだ、12……基板。
Claims (2)
- 【請求項１】絶縁体上に設けられた複数の電極とチップ
部品上に設けられた複数の電極が独立に電気的に接続さ
れた電気的接合部において、前記絶縁体上及びチップ部
品上の電極間の距離が0.05mm以上であり、かつ前記電極
間が固相線温度と液相線温度との温度差が35℃以上の組
成のはんだで接続されていることを特徴とする電気的接
合部。 - 【請求項２】はんだが、すずを含む合金である特許請求
の範囲第１項記載の電気的接合部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14670089A JPH07120848B2 (ja) | 1989-06-12 | 1989-06-12 | 電気的接合部 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14670089A JPH07120848B2 (ja) | 1989-06-12 | 1989-06-12 | 電気的接合部 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0312992A JPH0312992A (ja) | 1991-01-21 |
| JPH07120848B2 true JPH07120848B2 (ja) | 1995-12-20 |
Family
ID=15413579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14670089A Expired - Lifetime JPH07120848B2 (ja) | 1989-06-12 | 1989-06-12 | 電気的接合部 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120848B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3446798B2 (ja) * | 1996-11-29 | 2003-09-16 | 日本特殊陶業株式会社 | 接合バンプ付き配線基板 |
| JP5085932B2 (ja) * | 2006-02-21 | 2012-11-28 | パナソニック株式会社 | 実装体及びその製造方法 |
-
1989
- 1989-06-12 JP JP14670089A patent/JPH07120848B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312992A (ja) | 1991-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3476464B2 (ja) | すずビスマス半田ペーストと，このペーストを利用して，高温特性の改良された接続を形成する方法 | |
| US4418857A (en) | High melting point process for Au:Sn:80:20 brazing alloy for chip carriers | |
| US5186383A (en) | Method for forming solder bump interconnections to a solder-plated circuit trace | |
| EP0426303A2 (en) | A soldering method | |
| US20070221711A1 (en) | Method of Packaging Electronic Component | |
| KR20050063689A (ko) | 전자부품상에 솔더부를 형성하는 방법 및 솔더부를 가진전자 부품 | |
| JP3381601B2 (ja) | バンプ付電子部品の実装方法 | |
| JP2000114301A (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| US4634638A (en) | High melting point copper-gold-tin brazing alloy for chip carriers | |
| JP2001298051A (ja) | はんだ接続部 | |
| US6050480A (en) | Solder paste for chip components | |
| MX2007009927A (es) | Metodo y arreglo para paquetes liberados de esfuerzos termicamente con diferentes sustratos. | |
| JPH07118498B2 (ja) | 電気的接合部 | |
| TWI295840B (en) | Mounting method of passive component | |
| JPH07120848B2 (ja) | 電気的接合部 | |
| JP2002198254A (ja) | セラミックコンデンサ | |
| JP2006110557A (ja) | 半田ペーストおよび半田接合方法 | |
| JPH0417994A (ja) | はんだ組成物 | |
| JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
| JP4097813B2 (ja) | はんだ付け方法 | |
| JP3422135B2 (ja) | プリント基板への電子部品はんだ付け法 | |
| JP2960504B2 (ja) | ロータリートランス | |
| JP2795535B2 (ja) | 回路基板への電子部品実装方法 | |
| JPH05259632A (ja) | プリント配線板およびその製造方法 | |
| JPH02125491A (ja) | 電気的接合部およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 14 |