JPH07118498B2 - 電気的接合部 - Google Patents
電気的接合部Info
- Publication number
- JPH07118498B2 JPH07118498B2 JP1150373A JP15037389A JPH07118498B2 JP H07118498 B2 JPH07118498 B2 JP H07118498B2 JP 1150373 A JP1150373 A JP 1150373A JP 15037389 A JP15037389 A JP 15037389A JP H07118498 B2 JPH07118498 B2 JP H07118498B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- metal particles
- electrodes
- electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
はベアチップとの電気的接合に関し、特に生産性および
信頼性に優れた電気的接合部に関するものである。
装厚みを薄くするためにモールドパッケージされた部品
を部品挿入用の孔に埋め込みチップ部品のリードとプリ
ント基板の電極をはんだリフロー法により接続してい
た。この方法によりチップ部品の実装上の厚みがプリン
ト基板により一部相殺され通常の表面実装法に比べ薄く
できるメリットがあった。しかしながらリードがあるた
めにこの分が出っぱりとして残り、より薄い実装形態を
得るには限界があった。
したベアチップ部品をプリント基板に埋め込み、ベアチ
ップとプリント基板上の電極を同一平面に保ちはんだフ
ロー法によって接続することによりリード部の厚みによ
る出っぱりが抑えられ薄く実装することができる。しか
しながら、この方法の場合、ベアチップとプリント基板
上の電極の間にギャップがあるために、通像の共晶系は
んだペーストを使用する場合、ギャップを充分小さくせ
ざるを得ず、ベアチップの挿入に高い位置精度が要求さ
れ、しかも接続したものの再リフローに対する信頼性は
低い。はんだの代わりに導電性接着剤を用いる方法もあ
るが、接触抵抗、信頼性、更にコストの点で一般にはん
だより劣り適用できる範囲は限定されている。
要求され、再リフローに対する信頼性に劣り、また接触
抵抗、コストなどの点から適用分野に制限を受けてい
た。
にベアチップの高い位置精度を必要とせず、接触抵抗、
コストが通常のはんだと同等以上の性能をもち、薄くか
つ再リフローに対する信頼性の高い実装形態を実現する
電気的接合部を提供することにある。
のバラツキによる第6図、第7図のようなチップ立ちが
少なくなり、製造条件の管理が容易になり、また接合部
の再リフロー後の信頼性向上が達成されることを見出
し、本発明を完成した。
に設けられた複数の電極が独立に電気的に接続された電
気的接合部において、前期電極間が複数の金属粒を含む
はんだで接続されその体積含有率が下式で表される体積
含有率で5〜20%の割合であり、かつ前記複数の金属粒
の融点が前記はんだの固相線温度より35℃以上高く、か
つ前記複数の金属粒の構成材質の全部または一部に前記
はんだの構成材質と異なる材質を含むことを特徴とする
電気的接合部。
る。) (2)はんだが、すずを含む合金であり、かつ複数の金
属粒がAu、Ag、Niの単独、またはAu、Ag、Ni、Snのうち
のいずれかを含む金属あるいは合金で表面を覆った銅粒
である前記第1項記載の電気的接合部。
ンジスタ、ICなどの能動素子や抵抗、コンデンサ、イン
ダクタなどの受動素子から成り、その外観は外部接続用
の電極を設けたベアチップ形態や主要構成素子をモール
ド材などでパッケージ化し外部接続用のリード線を設け
た形態などがある。このうち本発明が特に威力を発揮す
るのは前者のベアチップ形態であり、その電極ははんだ
付け性の良い材料で構成されており、チップの表面に平
面あるいは曲面的に形成されている。
囲の同一平面あるいは段差を持った位置やチップ部品と
向かい合う位置に形成されており、かつ樹脂やセラミッ
クを含む絶縁体上に形成されている。
ものである。
面図である。第1図において、1は絶縁体4に設けられ
た電極、2はチップ部品3に設けられた電極、3はチッ
プ部品、4は絶縁体で電極1と共に基板11を形成してい
る。この基板11は少なくとも1組の絶縁体4と電極1を
含んでいれば、更に他の層が積層されていてもかまわな
い。5は電極1と2を接続し電気的に導通させるはん
だ、6ははんだ5内に分散された金属粒、9はチップ部
品3を絶縁体4に固定する支持体を示す。
必要である。特に、樹脂やガラスをバインダーとした導
電ペーストで形成されたものよりも、少なくとも表面が
金属のみで形成した法が、はんだ濡れ性の点で好まし
い。実際には、電極との濡れ性のよいはんだを選択する
ことにより、銅、銀、金、白金、鉛、錫、鉄、ニッケ
ル、インジウム、アルミニウム、ステンレスが使用でき
るが、一般的には、銅、銀、金が好ましく、経済性の点
からは特に銅が好ましい。
あってもよく、電極の個数も2つのみに限らず、3つ以
上であってもよいこと勿論である。加えて、電極1およ
び2の配置形態も、第1図の例にのみ限られるものでは
なく、たとえば第2図(A)〜(D)に示すような種々
の形態にも適用可能である。第2図(D)において、
2′は第3の電極を示す。
塗布はんだの料などにもよるが、それらの最短距離が、
0.05mm以上、さらには0.1mm以上、特に、0.3mm以上の場
合において、本発明はその効果を顕著に発揮する。
義する)は、電極間最短距離が大きくなるにつれ、その
最短距離の4倍以下、さらには2倍以下、特に1倍以下
で本発明の効果を顕著に発揮する。
形成が可能であれば任意のもので良く共晶系、非共晶系
いずれも使用できる。例えば電極及び金属粒が銅の場
合、すずを含む合金、特にSn−Pb合金が接合力も高く好
ましい。また電極が銀の場合にはSn−Pb−Ag合金も使用
可能である。
織を形成可能な金属を含む合金を意味する。
点を持つことが必要であり、その温度は、好ましくは35
℃以上、更に好ましくは50℃以上である。また、再リフ
ローに対する安定性を確保するためには、その再リフロ
ー温度より金属粒6の融点を高く設定するのが好まし
く、更に金属粒の構成材質の全部または一部にはんだ5
の構成材質以外のものを含むこともできる。
組織を形成可能なものとしては、Ag,Au,Cu,Pt,Ni,Fe,A
l,Cd,Zn及び上記1種以上の金属を含む合金など使用で
きる。また、Snあるいは上記のうちいずれかを含む金属
で表面を覆った金属粒、ガラス粒、セラミック粒、樹脂
粒を使用しても良いし、2種以上の材質の金属粒を同時
に使用しても良い。以上のうちでは、Ag,Au,Cu,Pt,Ni及
びCu基合金、Au基合金、Ag基合金、Ni基合金、及びSnあ
るいは上記金属で表面を覆った金属粒などが好ましく、
更にはAu,Ag,Niの単独または表面をAu,Ag,Ni,Snのうち
のいずれかの金属あるいは合金で覆った銅粒が好まし
い。
ると1〜150μm、好ましくは1〜75μm、更に好まし
くは1〜50μm程度である。形状は、球形より不定形の
方がはんだとの界面面積が大きくとれ信頼性上好まし
い。
充満できず接続抵抗の上昇や信頼性低下となり、少なす
ぎると接続の歩留まりが劣り、また本発明で接続した部
品等をはんだリフロー法により別の基板等に接続する際
に、そのリフロー熱によるはんだの再溶融により、接続
部がが断線する場合もある。具体的には体積比で、金属
粒/(金属粒+はんだ)の地が5Vol%以上20Vol%以下
が好ましい。
てもその中に分散されている金属粒により流動性が抑え
られるため接続が断線することはない。
3図(A)、(B)および(C)を参照して説明する。
A、金属粒6およびフラックス7を混合したはんだペー
ストをスクリーン印刷法その他の方法によって電極1お
よび2の上に、これら電極にまたがるように被着、すな
わち付着または塗布する。
した後、はんだ粒5Aの固相線以上かつ金属粒6の融点未
満の温度で、はんだペーストをリフローさせてから冷却
して凝固させる。この工程によって、はんだ粒5Aは溶融
して合体して、溶融していない金属粒6を分散させ、ま
た、接合部の表面にははんだペースト中のフラックスか
ら生成された残留物が残る。このようにリフローしたは
んだは冷却凝固して第3図(B)に示すように、電極1
と2との間を電気的に導通させるはんだ5、金属粒6及
びフラックス残留物8となる。
クス残留物を除去して第3図(C)に示す如き電気的接
合部を得る。
が簡単であるにもかかわらず、リフロー時に発生するガ
スやはんだ自体の表面張力による盛り上がりの高さによ
る導通不良を生ずることがなく、電極間を確実に電気的
に接合して両電極間の電気的導通をとることができる。
しかもまた、電極とはんだとの接合強度が高く、また接
合部の比抵抗を著しく低くすることができる。更に従来
のものに較べて再リフローに対する信頼性が高くなる。
期のある期間内で少なくとも一部が溶融したはんだが残
りの金属粒同士を合体させることにより起こり、通常の
電極の形状配置の下では、いったん電極間のはんだブリ
ッジが起これば、その後完全にはんだを溶融させた状態
にしても、また、その後に冷却凝固させても、はんだブ
リッジは保たれる。すなわち、電極の寸法や位置関係な
どによる規制はあるものの、基本的には、上述のリフロ
ー温度条件を満足する限り、用いるはんだ粒の固相線−
金属粒の融点間および金属粒の融点以上のいずれの温度
でリフローさせてもよい。はんだ粒5Aの粒径は、はんだ
ペーストの印刷・塗布性を考慮すると、150μm以下、
さらには75μm以下が好ましい。また、粘度偏析を避け
るためには、均一の粒径のものを使用した法が好まし
い。
樹脂フラックスが好ましい。これはロジン系天然樹脂ま
たはその変性樹脂を主成分とし、これに活性剤・有機溶
剤・粘度調整剤・その他の添加剤がされたものである。
一般に、変性樹脂には重合ロジン、フェノール樹脂変性
ロジンなど、活性剤には無機系および有機系フラック
ス、その中でも特にアミン塩酸塩や有機酸系のフラック
ス、有機溶剤はカルビトール系、エーテル系のものが用
いられる。なお、金属粒の種類によっては無機系フラッ
クスを使用してもよい。
びはんだ粒−金属粒間の一体化を引き起こすのに充分量
が必要であるが、例えば金属粒が銅の場合には、はんだ
粒の5重量%以上、好ましくは7重量%以上、さらには
10重量%以上が好ましい。なお、フラックス量は金属粒
量の割合が増すに従って、印刷・塗布性が劣らない範囲
で増やす必要がある。
されたはんだペーストは、スクリーン印刷法あるいはデ
ィスペンサなどを用いた方法により電極部に付着あるい
は塗布される。付着または塗布は第3図(A)に示した
ように、接続しようとする電極1および2のすべての上
にまたがるように行う必要がある。
の熱応力を緩和するためと同時に、フラックス中の揮発
成分を完全に放散させてリフロー時のガス発生を抑える
効果があり、かかる予備加熱を行うことが好ましい。予
備加熱の条件は基板の材質や構造などによって異なる
が、はんだの融点よりも低い温度、より好ましくははん
だの融点よりも20℃〜60℃低い温度とする。例えば、S
n:Pb=63:37の組成のはんだ(共晶はんだ)の場合に
は、温度120℃〜160℃で予備加熱することが好ましい。
これより高すぎると、フラックスが硬化し、はんだ付着
性が悪くなり、逆に低すぎると、フラックスの揮発成分
の放散が不充分でガスの滞留を起こし、はんだ不濡れの
原因となる。加熱時間も基板の熱容量、はんだペースト
の量、フラックスの量や種類、加熱方式などにより異な
るが、基板の表面および内部が規定の温度に達してから
1〜3分間程度の間にわたって予備加熱することが好ま
しい。
も5℃以上高い温度とする。さらには20℃以上高い温度
とするのが好ましい。上限温度は基板の耐熱性によって
定められるが、あまり高すぎると、フラックスが炭化し
て活性作用がなくなるので、注意が必要である。時間の
設定は予備加熱の場合と同様にであるが、数秒以上あれ
ばよい。
ェーズソルダリング、レーザー加熱、ホットプレート、
抵抗加熱、はんだごて加熱などがあるが、より高い導通
の再現性を得るためには、はんだが溶融し始めてから、
リフローのピーク温度に達するまでの昇温速度は遅い法
が好ましく、熱風加熱や赤外線加熱が特に好ましい。
だ5、チップ部品3及び絶縁体4の表面にフラックス残
留物8が生成されるが、その除去のために、必要に応じ
て洗浄を行う。洗浄剤として、トリクロロトリフルオロ
エタンに代表されるフロン系溶剤や、1−1−1トリク
ロルエタンなどの塩素系溶剤を用いてシャワー洗浄・超
音波洗浄や蒸気洗浄などを行えばよい。
る実施例にのみ限定されるものではない。
板11にチップ部品3を埋め込み、電極1及びチップ部品
の電極2を同一平面上に形成した(電極1及び2の寸法
は各々0.3mm×0.3mm×0.03mmt、0.2mm×0.2mm×0.03mm
t)。lの値としては250μm、800μmの2通りのもの
を用意した。なお、電極1及び2の材質はいずれも銅で
あった。
て、各々のlのものに対し、下記組成よりなるはんだペ
ーストを2つの電極1および2上に、これら電極にま
たがって塗布した。
後、215℃熱風オーブン中で3分間リフローさせ、つい
で1−1−1トリクロルエタンで超音波洗浄して表面の
フラックス残留物を除去して第3図(C)の如き電気的
接合部を製造した。得られた接合部はいずれの電極配置
においても、リフローしたはんだはほぼ100%の収率で
第3図(C)に示すように2電極間にまたがるようにブ
リッジされており、接合強度も通常のはんだと比べて何
ら遜色はなかった。また、230℃×30seeの条件で再リフ
ローしたところ接続部の断線の発生はみられなかった。
ップ部品3を設置し、電極1とチップ部品の電極2に15
0μmの段差を設けた。電極1及び2の寸法は及び材質
は実施例1と同様であった。
1および2上にまたがるように塗布した。
後、215℃の熱風オーブン中で3分間リフローさせ、つ
いで1−1−1トリクロルエタンで超音波洗浄して表面
のフラックス残留物を除去して第2図(A)の如き電気
的接合部を得た。
収率で第2図(A)のように2電極間にまたがるように
ブリッジされており、接合強度も通常のはんだと比べて
何ら遜色はなかった。なお、230℃×30secの条件で再リ
フローしたところ接続部の断線の発生はみられなかっ
た。
=63/37合金のはんだペースト(千住金属工業(株)
製、商品名(;SPT−55−63)を用いる以外は、実施例1
及び2と全く同様にして電気的接合部を得た。得られた
接合部は2電極間にまたがるようにブリッジされている
ものは、第4図の形態では5%以下、第5図の形態では
0%であった。
の電極(0.2mm×0.2mm×0.03mmt)に実施例1で使用し
たペーストを塗布した。この時の電極の材質は銅であ
った。塗布量は4つの電極のうちの1点を他の同じ塗布
量の3点の半分の量に設定した。その後サイズ、位置と
も基板上の電極と同様の電極をもったチップ部品を電極
間が向かい合うようにセットした。
後、215℃の熱風オーブン中で3分間リフローさせ、つ
いで1−1−1トリクロルエタンで超音波洗浄して表面
のフラックス残留物を除去して第2図(C)の如き電気
的接合部を得た。得られた接合部、リフローしたはんだ
はほぼ100%の収率で第2図(C)のように2電極間に
またがるようにブリッジされており、チップ立ちによる
断線もなく接合強度も通常のはんだと比べて何ら遜色は
なかった。
続部の断線の発生はみられなかった。
37合金のはんだペースト〔千住金属工業(株)製、商品
名:SPT−55−63〕を用いる以外は、実施例3と全く同様
にして電気的接合部を形成した。得られた接合部は第6
図のように供給はんだ量の少ない方でチップ部品3が立
ち上がっており、電極1と2のブリッジは不可能であっ
た。
は、実施例1〜3と全く同様にして電気的接合部を形成
した。なお、各々のペーストのはんだ粒、金属粒の粒径
及び形状、またはフラックスの材質ははんだペースト
と同様であった。
はほぼ100%の収率で2電極間にまたがるようにブリッ
ジされており、接合強度も通常のはんだと比べて何ら遜
色はなかった。また230℃×30secの条件で再リフローし
たところ接続部の断線の発生はなく、その後の信頼性も
良好であった。
11にチップ部品3を埋め込み、電極1及びチップ部品の
電極2を同一平面上に形成した。電極1及び2の寸法
は、各々0.3mm×0.3mm×0.3mmt、0.2mm×0.2mm×0.03mm
t、lの値として250μmのものを用意した。なお、電極
1及び2の材質は銅であった。
施例1と同様の方法、形状に塗布しリフローさせ、はん
だの異なる2種の電気的接合部を得た。
はんだによる電極間接続された回路基板を得た。
ジされているものは、はんだペーストで85%、はんだ
ペーストで95%であった。
期導通のあった接合部のうち、のはんだで約40%、
のはんだで約20%のもので、接合部はんだの破壊が起こ
り断線が発生した。
した場合に比べてチップ部品上の電極と基板上の電極と
のギャップを広くとれるのでチップ部品の位置決めに高
い精度を必要とせずに、高密度の実装を可能とする。更
に接合部の接触抵抗、信頼性は従来のものと何ら遜色は
なく、しかも再リフローに対する安定性は従来のものに
比べてはるかに向上する。
ーストの塗布量のバラツキによるチップ立ちが激減する
立、従来のはんだでは実現不可能であった第2図(A)
の形態も可能となる。
図、第2図(A)〜(D)は本発明の電気的接合部の種
々の実施態様を示す断面図、第3図(A)ないし(C)
は本発明の電気的接合部の製造工程の一実施態様を説明
する断面図、第4図及び5図は本発明実施例における電
極を説明する斜視図、第6及び第7図は従来のはんだペ
ーストを用いて得た電気的接合部の一例を示す断面図で
ある。 1……電極、2,2′……電極、3……チップ部品、4…
…絶縁体、5……はんだ、5A……はんだ粒、6……金属
粒、7……フラックス、8……フラックス残留物、9…
…支持体、10……はんだ、11……基板
Claims (2)
- 【請求項1】絶縁体上に設けられた複数の電極とチップ
部品上に設けられた複数の電極が独立に電気的に接続さ
れた電気的接合部において、前期電極間が複数の金属粒
を含むはんだで節沿されその体積含有率が下式で表され
る体積含有率で5〜20%の割合であり、かつ前記複数の
金属粒の融点が前記はんだの固相線温度より35℃以上高
く、かつ前記複数の金属粒の構成材質の全部または一部
に前記はんだの構成材質と異なる材質を含むことを特徴
とする電気的接合部。 (A/A+B)×100(%) (ただし、Aは金属粒の体積、Bははんだの体積であ
る。) - 【請求項2】はんだが、すずを含む合金であり、かつ複
数の金属粒がAu、Ag、Niの単独、またはAu、Ag、Ni、Sn
のうちのいずれかを含む金属あるいは合金で表面を覆っ
た銅粒である特許請求の範囲第1項記載の電気的接合
部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1150373A JPH07118498B2 (ja) | 1989-06-15 | 1989-06-15 | 電気的接合部 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1150373A JPH07118498B2 (ja) | 1989-06-15 | 1989-06-15 | 電気的接合部 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0318041A JPH0318041A (ja) | 1991-01-25 |
JPH07118498B2 true JPH07118498B2 (ja) | 1995-12-18 |
Family
ID=15495575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1150373A Expired - Lifetime JPH07118498B2 (ja) | 1989-06-15 | 1989-06-15 | 電気的接合部 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07118498B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0547812A (ja) * | 1991-08-19 | 1993-02-26 | Mitsubishi Electric Corp | 半導体装置 |
US5428249A (en) * | 1992-07-15 | 1995-06-27 | Canon Kabushiki Kaisha | Photovoltaic device with improved collector electrode |
JP4666296B2 (ja) * | 2001-01-31 | 2011-04-06 | トッパン・フォームズ株式会社 | Icチップを実装したアンテナの形成方法 |
JP2007510301A (ja) * | 2003-10-29 | 2007-04-19 | コンダクティブ・インクジェット・テクノロジー・リミテッド | 部品の電気的接続 |
GB0505824D0 (en) * | 2005-03-22 | 2005-04-27 | Conductive Inkjet Tech Ltd | Treatment of items |
CN100573840C (zh) * | 2006-02-21 | 2009-12-23 | 松下电器产业株式会社 | 安装体及其制造方法 |
JP2009164431A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法、半導体装置の洗浄方法および洗浄装置 |
JP6051437B2 (ja) * | 2012-06-12 | 2016-12-27 | 株式会社弘輝 | レーザー加熱工法による電子デバイスの製造方法 |
-
1989
- 1989-06-15 JP JP1150373A patent/JPH07118498B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0318041A (ja) | 1991-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3476464B2 (ja) | すずビスマス半田ペーストと,このペーストを利用して,高温特性の改良された接続を形成する方法 | |
JP2682807B2 (ja) | はんだ付方法およびソルダーバンプ形成方法 | |
JP3348528B2 (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
KR20060126677A (ko) | 납땜용 플럭스 및 납땜 방법 | |
JP2000114301A (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
JP2003007960A5 (ja) | ||
JP4356581B2 (ja) | 電子部品実装方法 | |
US20020076910A1 (en) | High density electronic interconnection | |
KR20010012083A (ko) | 무연 땜납 | |
JPS58107295A (ja) | ろう合金 | |
JP2001298051A (ja) | はんだ接続部 | |
US6050480A (en) | Solder paste for chip components | |
JPH07118498B2 (ja) | 電気的接合部 | |
EP0164906B1 (en) | Solder composition | |
US20130286594A1 (en) | Circuit device and method for manufacturing same | |
JPH1133776A (ja) | 半田材料及びそれを用いた電子部品 | |
JPH0347693A (ja) | ソルダーペースト | |
JP4812429B2 (ja) | 回路装置の製造方法 | |
JPH07178591A (ja) | ハンダ付け方法 | |
JP3086086B2 (ja) | 回路端子へのリードピンの接合方法 | |
US4657589A (en) | Solder cream | |
JP2002198254A (ja) | セラミックコンデンサ | |
JPH0417994A (ja) | はんだ組成物 | |
JP3544439B2 (ja) | 接続ピンと基板実装方法 | |
JPH07120848B2 (ja) | 電気的接合部 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |