JP3086086B2 - 回路端子へのリードピンの接合方法 - Google Patents

回路端子へのリードピンの接合方法

Info

Publication number
JP3086086B2
JP3086086B2 JP04306046A JP30604692A JP3086086B2 JP 3086086 B2 JP3086086 B2 JP 3086086B2 JP 04306046 A JP04306046 A JP 04306046A JP 30604692 A JP30604692 A JP 30604692A JP 3086086 B2 JP3086086 B2 JP 3086086B2
Authority
JP
Japan
Prior art keywords
lead pins
brazing material
lead
lead pin
joining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04306046A
Other languages
English (en)
Other versions
JPH06126485A (ja
Inventor
正三郎 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17952409&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3086086(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP04306046A priority Critical patent/JP3086086B2/ja
Publication of JPH06126485A publication Critical patent/JPH06126485A/ja
Application granted granted Critical
Publication of JP3086086B2 publication Critical patent/JP3086086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品組立時におい
て回路端子へリードピンを接合する際の接合方法に関す
る。
【0002】
【従来の技術】電子部品の回路端子へのリードピンの接
合は、一般に、ろう付け法により行われているが、この
ろう付け法においては、Au−Sn系のろう材を使用す
るものが用いられており、特に、Auが79.5〜8
0.0%、残部Snのろう材(融点約280℃)を用い
た接合方法が用いられている。
【0003】しかしながら、この従来の接合法において
は、例えば図5に示すように、接合後のリードピンの高
さに不揃いが生じることがある。
【0004】
【発明が解決しようとする課題】そこで本発明は、回路
端子に接合時のリードピンの高さに不揃いが生じないよ
うな接合方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明者らは、リードピ
ンの高さに不揃いが生じる原因について、検討を行っ
た。その結果、この原因が従来のろう材による接合方法
においては、溶融、凝固後のろう材中にAuリッチ晶が
生じる点にあることを見出した。つまり、上記図5の場
合においては、セラミックス基板7の回路端子8とリー
ドピン1との間のろう材2中にAuリッチ晶3が表れる
ために、ろう付け後リードピン1の高さに不揃いが生じ
るのである。
【0006】本発明者らは、鋭意研究の結果、特定の組
成のろう材を用いて接合することでこのAuリッチ晶を
生じさせることなく、高さを揃えてリードピンを接合で
きることを見出した。即ち、本願請求項1記載の発明
は、ろう材によりリードピンを回路端子へ接合する方法
において、前記ろう材としてAu78%以上79.5%
未満、残部Snよりなるものを用い、ろう材を前記リー
ドピンの接合面に円弧状に取付けて接合する回路端子へ
のリードピンの接合方法である。
【0007】本発明のように、使用するろう材につい
て、Auの組成を78%以上79.5%未満と狭い範囲
に限定するのは、79.5%以上とするとAuリッチ晶
が多く生じるからであり、78%未満ではSnリッチ晶
の影響が出ることによる。そして、本発明によれば、凝
固時のろう材の組織を殆どAu、Snの共晶組織とする
ことができ、接合されるリードピンの高さの不揃いの要
因となるAuリッチ晶を生じさせることがないため、接
合後のリードピンの高さをそろえることが可能となる。
この場合、僅かにSnリッチ晶が現出するが、このSn
リッチ晶は微細である為、リードピンのろう付け時高さ
が不揃いとなることがない。
【0008】一方、請求項2記載の発明は、リードピン
又は回路基板の少なくともいずれかに金メッキを施し、
ろう材としてAu78%以上79%以下、残部Snより
なるろう材を用いて接合する請求項1記載の回路端子へ
のリードピンの接合方法である。
【0009】このように基板又はリードピンにAuメッ
キを施し、ろう材の組成を更に限定することの意義は、
基板又はリードピンにAuメッキを施すことで、ろう流
れを良好とし、基板の信頼性を向上させることができる
というところにある。そして、ろう材の組成をAu78
%以上79%以下とすることで、僅かに生じるSnリッ
チ晶にこのメッキ層中のAuを拡散させてろう材の組織
をAuSn共晶組織としリードピンの高さを揃えること
ができる。
【0010】従って、請求項2記載の発明によれば、リ
ードピン接合時のろう流れを良好にすると共に、リード
ピンの高さを揃えた状態で接合することができる。
【0011】
【発明の実施の形態】以下、本発明の実施形態を図面と
共に説明する。
【0012】第1実施形態:図1に示すように頭部径
0.7mm、頭部厚0.15mmの長さ6.0mm、外
径0.35mmの銅合金よりなるリードピン1の頭部4
の上面に、Au79.0%、Sn21%よりなるろう材
5を高さ0.3mmに円弧状に取付けた。そして、この
リードピン1を100本、図4に示すようにセラミック
ス基板7上のAu/Ni/Moの回路端子8にろう付け
て接合した。
【0013】第2実施形態:第1実施形態と同一寸法、
同一材質のリードピン1の外表面に図2に示すようにA
uメッキを1μm施し、そのリードピン1の頭部4の上
面に、Au78.5%、Sn21.5%よりなるろう材
5’を高さ0.3mmで円弧状に取付け、このリードピ
ンを第1実施形態と同様、100本、図4に示すように
回路端子8に接合した。
【0014】従来例:従来例として、図3に示すように
実施例と同一寸法、同一材質のリードピン1の頭部4上
面に、Au80%、Sn20%よりなるろう材2が高さ
0.28mmで円弧状に取付け、第1、第2実施形態と
同様に回路に接合した。
【0015】以上の第1、第2実施形態、及び、従来例
によりリードピンを接合した回路端子につき、リードピ
ンの高さを測定し、品質の確認を行った。この検討は、
公差リードピン1の高さ±0.1mmの範囲内であれば
良品とし、それ以外を不良品として判断している。
【0016】その結果、第1、第2実施形態においては
全て良品であったが、従来例に於いては接合した100
本中5本が不良品であると判断された。
【0017】
【発明の効果】以上説明したように、本発明によれば、
リードピンのろう付け時Auリッチ晶が殆んど表れず、
Au−Sn共晶となり、僅かにSnリッチ晶が表れても
このSnリッチ晶は微細である為、リードピンは高さが
不揃いとなることがなく、均一な高さで接合することが
できる。
【図面の簡単な説明】
【図1】第1実施形態のリードピンの接合方法における
リードピンを示す図である。
【図2】第2実施形態のリードピンの接合方法における
金メッキを施したリードピンを示す図である。
【図3】従来の方法により接合されるリードピンの状態
を示す図である。
【図4】第1、第2実施形態の方法でリードピンをセラ
ミックス基板の回路端子にろう付けした状態を示す図で
ある。
【図5】従来の方法でリードピンをセラミックス基板の
回路端子へろう付けした場合を示す図である。
【符号の説明】 1 リードピン 4 頭部 5、5′ ろう材 6 Auメッキ 7 セラミックス基板 8 回路端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) B23K 35/30 310 H01L 23/50

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ろう材によりリードピンを回路端子へ接
    合する方法において、 前記ろう材としてAu78%以上79.5%未満、残部
    Snよりなるものを用い、ろう材を前記リードピンの接
    合面に円弧状に取付けて接合する回路端子へのリードピ
    ンの接合方法。
  2. 【請求項2】 ろう材としてAu78%以上79%以
    下、残部Snよりなるものを用い、更に、リードピン又
    は回路端子の少なくともいずれかに金メッキを施した後
    接合する請求項1記載の回路端子へのリードピンの接合
    方法。
JP04306046A 1992-10-19 1992-10-19 回路端子へのリードピンの接合方法 Expired - Fee Related JP3086086B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04306046A JP3086086B2 (ja) 1992-10-19 1992-10-19 回路端子へのリードピンの接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04306046A JP3086086B2 (ja) 1992-10-19 1992-10-19 回路端子へのリードピンの接合方法

Publications (2)

Publication Number Publication Date
JPH06126485A JPH06126485A (ja) 1994-05-10
JP3086086B2 true JP3086086B2 (ja) 2000-09-11

Family

ID=17952409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04306046A Expired - Fee Related JP3086086B2 (ja) 1992-10-19 1992-10-19 回路端子へのリードピンの接合方法

Country Status (1)

Country Link
JP (1) JP3086086B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002043141A1 (fr) * 2000-11-27 2002-05-30 Tanaka Kikinzoku Kogyo K.K. Procede de scellement hermetique de pieces electroniques

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19730118B4 (de) 1997-07-14 2006-01-12 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung
JP4769469B2 (ja) * 2004-02-20 2011-09-07 田中貴金属工業株式会社 Au−Sn系ろう材による接合方法
EP1591191B1 (en) * 2004-02-20 2008-04-02 Tanaka Kikinzoku Kogyo K.K. Joining method by Au-Sn brazing material, its thickness being i.a. dependent on the Sn-content
JP4560830B2 (ja) * 2004-06-28 2010-10-13 三菱マテリアル株式会社 はんだペースト用Au−Sn合金粉末
JP5906811B2 (ja) * 2012-02-29 2016-04-20 沖電気工業株式会社 パッケージ、及び電力増幅器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002043141A1 (fr) * 2000-11-27 2002-05-30 Tanaka Kikinzoku Kogyo K.K. Procede de scellement hermetique de pieces electroniques
US6691911B2 (en) 2000-11-27 2004-02-17 Tanaka Kikinzoku Kogky K.K. Method for hermetic sealing of electronic parts

Also Published As

Publication number Publication date
JPH06126485A (ja) 1994-05-10

Similar Documents

Publication Publication Date Title
US4418857A (en) High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US4518112A (en) Process for controlled braze joining of electronic packaging elements
JPS58107295A (ja) ろう合金
JP3086086B2 (ja) 回路端子へのリードピンの接合方法
US4465223A (en) Process for brazing
KR930001228B1 (ko) 땜납접속된 전자회로 장치와 땜납접속 방법 및 금도금 단자 접속용 땜납
JP4011214B2 (ja) 半導体装置及び半田による接合方法
JPH04225542A (ja) 半導体装置
JPH07118498B2 (ja) 電気的接合部
JPH0146228B2 (ja)
JP2670098B2 (ja) ろう付きリードフレーム
JP2637863B2 (ja) 半導体装置
JP4071049B2 (ja) 鉛フリー半田ペースト
JP3121734B2 (ja) 半導体装置及び半導体装置バンプ用金属ボール
JP2001358458A (ja) Pbフリーはんだ接続を有する電子機器
JP4369643B2 (ja) はんだ接合層
JP2783577B2 (ja) 金属―セラミックス接合用ろう材ペースト及び電子部品
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH10144850A (ja) 接続ピンと基板実装方法
JPS594196A (ja) 半導体部品実装用半田バンプの形成方法
JP2794644B2 (ja) 面実装電子部品
US5537739A (en) Method for electoconductively connecting contacts
JP2894172B2 (ja) 半導体装置
JP2773087B2 (ja) 電子部品の実装方法
JPH06244522A (ja) パッケージモジュール基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees