KR20010012083A - 무연 땜납 - Google Patents

Abstract

비스무쓰 15.0 내지 30.0 %; 은 1.0 내지 3.0 %; 및 임의로, 구리 0 내지 2.0 % 및 안티몬 0 내지 4.0 % 및 부수적인 불순물을 포함하고, 나머지는 주석인 땜납.

Description

무연 땜납{Lead Free Solder}

〈발명의 개시〉

본 발명은 주석, 비스무쓰 및 은을 포함하는 무연 땜납 조성물에 관한 것이다. 이 조성물은 인쇄 회로판에 전자/전기 부품을 납땜시키는데 특히 유용한 무연 땜납 조성물이다.

현재 전자 산업에 사용되는 전형적인 땜납은 주석-납 합금을 포함한다. 전자 산업에서 무연 합금의 사용을 고려중에 있다는 것은 납의 사용에 대한 염려가 커지고 있음을 의미한다. 1993년 6월, 솔더링 앤드 서피스 마운트 테크놀로지(Soldering and Surface Mount Technology) 제14호에 기재된 더블유 비 햄프셔(W B Hampshire)의 무연 땜납에 대한 연구 기사에서 무연 땜납에 관한 특허의 목록을 제시하고 있다.

〈몇몇 무연 땜납 특허〉

상기 기사에서는, 전자 분야에서보다 고온을 필요로 하는 배관작업(plumbing) 용도를 위하여 거의 독점적으로 개발된 특허들을 기재하고 있다. 이러한 고온은 전기 부품, 특히 열 침잠(sink) 보호능을 갖지 않는 반도체 장치를 쉽게 손상시킬 것이다. 또한, 약간의 끈적임 정도(pasty range)를 갖는 합금은 통상적으로 배관 이음 부분을 납땜하는데 바람직하며, 전자용품 땜납은 훨씬 적은 끈적임 정도를 갖는다. 그러므로, 본 발명자들은 전자 산업에서 상기 임의의 땜납을 성공적으로 대체하는 것에 대하여 의심해왔다. 상기 기사에서는 주석-x-합금의 다양한 공융 혼합물을 보이고 있지만, 주석-비스무쓰 합금은 기재하고 있지 않다.

무연 땜납에 대한 수많은 다른 특허가 있다. 예를 들어, 미국 특허 제5,368,814호에는 Bi 약 50 중량% 이상, Sn 약 50 중량% 이하(Bi 및 Sn의 총량 기준) 및 제3의 성분을 강화시키는 물리적 및 기계적 특성의 유효량을 포함하는 다성분 땜납 합금을 기재하고 있다. 제3의 성분은 Cu, In, Ag 및 Cu와 Ag의 배합물일 수 있다.

미국 특허 제5,320,272호에는 제3의 금속을 포함하는 주석-비스무쓰 합금으로 제조된 접합성 표면을 결합하기 위한 땜납 연결부를 갖는 전자 패키지를 기재하고 있다. 실시예는 3원 금속으로서 금을 포함하는 주석-비스무쓰 합금을 나타낸다. 상기 합금은 바람직하게는, 약 48 내지 69 중량%의 비스무쓰를 포함한다고 기술하고 있다. 30 중량% 미만 또는 70 중량% 초과의 비스무쓰를 포함하는 주석 합금은 초소형전자 패키지에서 전형적으로 알려진 기타 연결부품을 손상시킬 수도 있는 비교적 높은 리플럭스 온도를 필요로 한다고 기술하고 있다. 이 특허는 접합성 표면에 3원 금속을 도포시킨 후, 주석-비스무쓰 땜납 페이스트의 침착물이 상기 필름에 도포되는 것을 기재하고 있다.

미국 특허 제4,879,096호에는 은 약 0.05 내지 약 3.0 중량%, 구리 약 0.5 내지 약 6.0 중량%, 비스무쓰 약 0.1 내지 3.0 중량% 및 주석 약 88 내지 약 99.35 중량%를 포함하는 무연 및 무안티몬(antimony-free) 땜납 조성물을 기재하고 있다. 상기 특허의 조성물은 구리 튜브, 놋쇠 파이프, 및 배관작업에 사용되는 부속품을 접합시키는데 특히 유용하다고 설명하고 있다. 또한, 미국 특허 제4,929,423호에는 부수적인 불순물과 함께, 비스무쓰 0.08 내지 20.0 중량%, 구리 0.02 내지 1.5 중량%, 은 0.01 내지 1.5 중량%, 인 0 내지 0.10 중량%, 희토류 혼합물 0 내지 0.20 중량% 및 나머지는 주석을 포함하는 배관용 땜납으로서 유용한, 접합 및 밀봉용 무연 합금을 기재하고 있다. 이 합금은 통상적인 주석-납 배관용 땜납과 유사한 끈적임 정도를 갖는다.

이러한 환경상 및 건강상의 이유로, 전자 분야에서는 무연 땜납을 사용하는 것이 유리할 것이다. 또한, Pb/Sn 합금용으로 사용되는 현행 기계류에 이러한 땜납이 사용된다면 유리할 것이다.

이제, 본 발명자들은 전자 분야에서 사용될 수 있는 신규 땜납 조성물을 발견하였다. 본 발명에 따른 땜납 조성물은

비스무쓰 15.0 내지 30.0 %,

은 1.0 내지 3.0 %, 및 임의로, 구리 0 내지 2.0 %, 안티몬 0 내지 4.0 % 및 부수적인 불순물을 포함하고, 나머지는 주석이다.

"포함하다(comprise, comprises)" 또는 "포함된(comprised, comprising)"의 용어가 본 명세서에서 사용되는 경우, 이들은 언급된 특징, 수, 단계 또는 성분의 존재를 구체적으로 기술하는 것으로 해석할 수 있지만, 하나 이상의 다른 특성, 수, 단계, 성분, 또는 이들의 군의 존재 또는 부가를 배제하는 것은 아니다.

본 발명의 조성물은 전형적으로, 기계적 특성을 강화시키는 다른 합금제를 약 4.0 % 미만의 소량으로 포함할 수 있다. 이러한 임의의 제제는 예를 들어, 구리, 안티몬 및(또는) 갈륨을 포함할 수 있다. 바람직한 실시태양에서, 본 발명의 땜납은 구리 0 내지 2 % 및(또는) 안티몬 0 내지 4 %를 포함한다. 본 발명의 땜납은 불순물로서 존재하는 임의의 납을 제외하고는 납이 없는 것이 바람직하다. 납과 함께 자연에서 발견되는 비스무쓰와 같이, 시판용 비스무쓰는 미량의 납을 포함할 수 있다. 통상 몇몇 ppm으로 매우 낮은 농도이다.

본 발명의 땜납은 혼합물 ㄴ느는는또는 합금으로서 생성될 수 있다. 혼합물로서 사용될 경우, 이들은 예를 들어, 실크 스크리닝과 유사한 스텐실을 사용하여, 손 또는 자동 디스펜서에 의하여, 또는 직접 영상화(direct imaging)에 의하여 인쇄 회로판의 표면판에 페이스트로서 도포될 수 있다. 본 발명의 조성물은 또한 합금으로서 행성될 수 있다.

땜납은 저온, 통상적으로 가역적인 야금 이음(joint) 공정이다. 관련된 재료, 및 결함 부품의 재작업 및 교환이 필요하므로, 저온의 가역성은 전기 분야에서 특히 중요하다. 전자제품의 제조에서 사용되는 땜납 조성물은 땜납 합금으로서 가용성이어야 하고, 패드(pad) 또는 랜드(land) 야금술로 전기 전도성을 갖고, 열적으로 안정하며 부서짐이 없는 가소성 금속간 화합물(intermetal)을 생성할 수 있는 하나 이상의 성분을 갖는다. 이를 근거로 대부분의 통상적인 땜납 합금은 Sn-Pb 합금과 같은 납-기재 합금이었다.

배관 용도와 같은 다른 적용분야를 위한 대안이 제시되었지만, Pb/Sn 합금은 전자 분야에서 가장 통상적으로 사용된다. Pb/Sn 합금은 낮은 솔리더스(Solidus) 온도를 가지며, 이들은 작업가능하고, 생성되는 Cu/Sn 금속간 화합물(땜납/Cu 접촉 경계에서 생성됨)은 넓은 온도 범위에 걸쳐서 생성되고, Cu/Sn 금속간 화합물의 우수한 접착성은 Cu 랜드 및 패드용 Pb/Sn 합금으로부터 얻어지며, 상기 공정 장치는 쉽게 입수가능하고, Pb/Sn 합금용 수지, 용제 및 땜납 혼합물과 같은 부가물은 비용이 적게 든다. Pb/Sn 땜납 합금의 제조에 요구되는 비교적 저온은 납-기재 땜납의 연성 또는 가소성에 특히 중요하다.

본 발명의 땜납은 상기의 많은 특성을 가지며, 이는 전자 분야에서 Pb/Sn 땜납에 대한 적합한 대체물을 제조할 수 있게 한다. 본 발명의 땜납의 특별한 장점은 현행 Pb/Sn 땜납에 대한 "드롭 인(drop in)" 대체물로서 사용될 수 있다는 것이다. 전자 분야에서 제안된 다른 무연 땜납의 단점은 Pb/Sn 땜납에 사용되는 현행 기계가 무연 대체물을 사용할 수 없다는 것이다. 본 발명의 조성물은 Pb/Sn 땜납에 대한 직접 대체물로서 사용되어, 장비 대체 비용을 줄일 수 있다.

앞서 제안된 무연 땜납의 대부분은, 그들의 융점, 끈적임 정도, 표면 장력 및 습윤성에 대하여 통상적인 Pb/Sn 땜납과 유사하지 않다. 본 발명의 합금은 땜납 이음의 수행에 있어서 통상적인 납의 땜납을 수행한다.

본 발명의 땜납 조성물은 전자 산업에서 요구되는 것과 같이, 견고한 땜납 이음을 제공하기 위하여 우수한 습윤성 및 표면 장력 특성을 갖도록 고안된다.

또한, 현재 사용되는 주석-납 코팅을 대체하기 위해서 무연 주석 합금을 전기 부품상에 플레이팅하는 것이 제안되었다. 본 발명의 땜납은 이러한 무연 주석 합금과 함께 사용하는 것이 특히 유용하다.

땜납은 많은 필요 조건을 통과해야 하고, 따라서 요구되는 필요 조건에 맞추어 합금을 변화시키는 능력이 장점이다. 전형적으로, 필요 조건은 하기 전체 중 몇몇을 말한다.

- 융점 범위 ;

- 크리프(creep) 내성 ;

- 열순환 능력 ;

- 장력 시험 ; 및

- 전기 특성.

상기 각각에 대한 특성은 나라마다 또한 회사마다 다를 수 있다. 본 발명의 땜납은 조성물의 성분을 변화시킴으로써 상기 명세 사항을 만족시킬 수 있다.

예를 들어, 본 발명의 땜납 조성물의 융점은 조성물의 성분을 변화시킴으로써 조정할 수 있다. 융점은 최소 약 155 ℃ 및 최대 약 230 ℃ 사이로 조정할 수 있다. 조성물내 비스무쓰의 비율을 증가시키면 융점은 낮아진다. 조성물내 은의 존재는 습윤성, 표면 장력, 위킹(wicking) 및 조성물에 대한 유동성을 향상시킨다. 조성물내 은의 비율을 증가시키면 융점의 범위는 좁아진다.

바람직한 실시태양에서 본 발명의 땜납은 구리 0 내지 2.0 %를 추가로 포함한다. 본 발명의 땜납에 구리를 2.0 % 이하로 첨가하면 땜납 및 구리 기판 사이의 구리 주석 금속간 층의 생성이 감소된다.

또다른 바람직한 실시태양에서 본 발명의 땜납은 안티몬을 0 내지 4.0 % 더 포함한다. 안티몬을 4.0 % 이하로 첨가하면, 땜납의 고온 수행능을 향상시킨다.

본 발명의 땜납의 융점 조절능은 많은 분야에서 유용할 수 있다. 예를 들어, 땜납을 다양한 방식으로 사용할 수 있음을 의미한다. 예를 들어, 비교적 높은 융점을 갖는 합금을 사용하여 인쇄 회로판상에 몇몇 부품을 땜납할 수 있다. 또한, 제1의 부품을 떨어지지 않게 하면서, 추가의 부품을 비교적 낮은 융점의 땜납으로 인쇄 회로판의 동일한 면 또는 다른 면 위에 땜납시킬 수 있다.

온도에 덜 민감한 부품에 대해서는 보다 높은 융점의 합금이 적합할 수 있다. 그러므로, 조성물의 성분을 변화시켜 비용을 절감할 수 있다.

땜납의 융점 조정이 중요한 경우에 대한 또다른 예로는 인쇄 회로판의 제조 동안 고온의 공기 레벨링(levelling)이 사용될 때이다. 이 경우, 상기 땜납은 기판의 표면으로부터의 구리로 오염될 수 있다. 땜납 용기의 수명을 증가시키기 위하여, 약간의 구리/주석 결정을 전형적으로는 193 내지 195 ℃의 온도에서 제거한다. 이러한 경우, 임의의 땜납이 손실되지 않으면서 수행할 수 있도록 땜납의 융점을 조정하는 것이 바람직하다.

본 발명의 땜납 조성물은 모든 전자 분야에서 유용하지만, 인쇄 회로판과 같은 완전 표면 칩을 칩 캐리어 및 기판에 결합시키는데, 칩 캐리어를 기판에 접합시키며, 다층 인쇄 회로판내 회로화(circuitisation) 랜드 및 패드를 접합시키는데, 인쇄 회로판에 부품들을 리드와 함께 접합시키는데 유용하다.

본 발명의 땜납 조성물은 전자 분야에서 현재 사용되는 임의의 방법에 의해서 도포시킬 수 있는데, 예를 들어, 조성물은 프린트 회로의 전기 접촉부분 위에 침착될 수 있다. 상기 땜납 조성물은 땜납 페이스트 또는 땜납 볼(ball)로서 손 땜납, 전파(wave) 땜납 침착, 전착에 의해서 도포될 수 있다. 땜납 페이스트는 스텐실, 직접 분산 또는 직접 영상화를 사용하여 도포할 수 있다. 또한, 합금은 부품상에 전기 플레이팅될 수 있다.

하기 실시예는 본 발명의 땜납 조성물을 예시한다.

융점은 RTD 백금 저항 온도계로 측정하였다.

상기 표의 융점 범위는 땜납의 끈적임 범위이다.

합금을 포함하는 구리 및(또는) 안티몬의 적합한 예는 하기와 같다:

상기 설명은 본 발명의 바람직한 실시태양 뿐 아니라, 이에 대한 변화 및 변형도 본 발명의 목적 및 범위를 벗어나지 않는다면 가능한 것으로 이해된다.

Claims (14)

1. 비스무쓰 20.0 내지 30.0 %; 은 1.0 내지 2.0 %; 구리 0.5 내지 2.0 %; 및 임의로, 안티몬 0 내지 4.0 % 및 부수적인 불순물을 포함하며, 나머지는 주석인 실질적으로 납이 없는 땜납 조성물.
2. 제1항에 있어서, 다른 합금제 0.0 내지 4.0 %를 추가로 포함하는 땜납 조성물.
3. 삭제
4. 삭제
5. 제1항에 있어서, 안티몬 0.01 내지 4.0 %를 포함하는 땜납 조성물.
6. 제2항에 있어서, 상기 다른 합금제가 안티몬, 갈륨 또는 그의 혼합물로 이루어진 군으로부터 선택되는 땜납.
7. 제1항에 있어서, 합금인 땜납.
8. 제1항에 있어서, 혼합물인 땜납.
9. 삭제
10. 제1항에 따른 땜납의 전자 분야에서의 용도.
11. 2 개 이상의 부품 사이의 접합부분 또는 경계면에 제1항에 따른 땜납 조성물을 도포하는 것을 포함하는 상기 부품의 접합 방법.
12. 제11항에 있어서, 상기 땜납을 손 땜납, 전파 땜납 침착, 전착, 스텐실, 직접 분산 또는 직접 영상화에 의해서 도포하는 방법.
13. 제11항에 있어서, 상기 부품이 통합된 표면 칩, 칩 캐리어, 인쇄된 회로판, 회로화 랜드 및 패드 및 리드로부터 선택되는 방법.
14. 제1항에 따른 땜납을 포함하는 전기 부품 또는 인쇄 회로판.