JP4812429B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP4812429B2
JP4812429B2 JP2005380132A JP2005380132A JP4812429B2 JP 4812429 B2 JP4812429 B2 JP 4812429B2 JP 2005380132 A JP2005380132 A JP 2005380132A JP 2005380132 A JP2005380132 A JP 2005380132A JP 4812429 B2 JP4812429 B2 JP 4812429B2
Authority
JP
Japan
Prior art keywords
solder
pad
fixed
flux
solder paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005380132A
Other languages
English (en)
Other versions
JP2006237573A (ja
Inventor
貞道 高草木
則明 坂本
元一 根津
優助 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005380132A priority Critical patent/JP4812429B2/ja
Priority to TW095100421A priority patent/TWI334752B/zh
Priority to KR1020060007699A priority patent/KR100808746B1/ko
Priority to CNB2006100045440A priority patent/CN100440468C/zh
Priority to US11/307,278 priority patent/US20070221704A1/en
Publication of JP2006237573A publication Critical patent/JP2006237573A/ja
Application granted granted Critical
Publication of JP4812429B2 publication Critical patent/JP4812429B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244Powders, particles or spheres; Preforms made therefrom
    • B23K35/025Pastes, creams, slurries
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/362Selection of compositions of fluxes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10969Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Die Bonding (AREA)

Description

本発明は回路装置の製造方法に関し、特に、大型の回路素子の半田接続を行う回路装置の製造方法に関する。
図9および図10を参照して、従来の回路装置の製造方法を説明する。ここでは、基板106の表面に導電パターン108および回路素子が形成される混成集積回路装置の製造方法を説明する(例えば、下記特許文献1を参照)。
図9(A)を参照して、先ず、基板106の表面に形成された導電パターン108の表面に半田109を形成する。基板106は例えばアルミニウム等の金属から成る金属基板であり、導電パターン108と基板106とは、絶縁層107により絶縁されている。導電パターン108により、パッド108A、パッド108Bおよびパッド108Cが形成されている。パッド108Aは後の工程にてヒートシンクが上部に固着される。パッド108Bは後の工程にて小信号のトランジスタが固着される。パッド108Cは、後の工程にてリードが固着される。ここでは、比較的大きなパッドであるパッド108Aおよびパッド108Cの表面に半田109が形成される。
図9(B)を参照して、次に、小信号系のトランジスタ104Cおよびチップ部品104Bを、半田を介して固着する。この工程では、トランジスタ104C等を接続する半田が溶融されるまで加熱を行う。従って、前工程にてパッド108Aおよびパッド108Cに形成された半田109も溶融される。
図9(C)を参照して、次に、小信号系のトランジスタ104Cと所定の導電パターン108とを細線105Bにより接続する。
図10(A)を参照して、次に、パッド108Aおよびパッド108C上に予め形成された半田109を溶融させて、ヒートシンク111およびリード101を固着する。ここでは、上部にパワートランジスタ104Aが載置されたヒートシンク111を、予め形成された半田109を介してパッド108A上に固着している。更に、太線105Aを用いて、所望の導電パターン108とトランジスタ104Aとを接続する。
図10(B)を参照して、基板106の表面に形成された回路素子および導電パターン108が被覆されるように封止樹脂102を形成する。以上の工程により、混成集積回路装置100が製造される。
特開2002−134682号公報
しかしながら、図11を参照して、パッド108Aの表面に半田109を形成する工程にて、半田109にヒケの問題が発生していた。図11(A)はヒケが発生した基板106の平面図であり、図11(B)は図11(A)の断面図であり、図11(C)はヒケが発生した部分を拡大した断面図である。
図11(A)および図11(B)を参照して、「ヒケ」とは、パッド108Aの全面に塗布された半田ペーストを溶融すると、半田109が偏ってしまう現象のことである。特にヒートシンク111が固着されるパッド108Aは、例えば1つの辺の長さが9mm以上の大型な矩形に形成される。従って、他の部位と比較するとパッド108Aには多量の半田が上部に付着され、溶融した半田109には大きな表面張力が作用し、半田のヒケが発生する。
半田109のヒケが発生すると、ヒケが発生した部分に於いて、パッド108Aと回路素子とが接合されない。従って、ヒケが発生した部分の熱抵抗が上昇してしまう。更に、ヒケが発生することにより半田接合の強度が低下するので、温度変化に対する半田接合部の接続信頼性が低下する。
図11(C)を参照して、パッド108Aと半田109との間に合金層110が生成されるのも、ヒケが発生する原因の一つである。半田ペーストをパッド108Aの上部に付着させて加熱溶融すると、パッド108Aの材料である銅と半田の材料である錫から成る金属間化合物が形成される。この図では金属間化合物から成る層を合金層110で示している。具体的には、合金層110の厚みは数μm程度であり、組成がCuSnまたはCuSnの金属間化合物が形成される。この合金層110は、パッド108Aの材料である銅と比較すると、半田の濡れ性が悪い。このように半田の濡れ性に劣る合金層110が形成されることにより、半田のヒケが発生していた。以下の説明では、銅と錫とか成る合金層をCu/Sn合金層と呼ぶ。
更に、銅と錫とから成る合金が、半田109に溶け込こむことにより、合金層110と半田109との界面が活性化されてしまうことも、上記したヒケが発生する原因の一つである。
図12(A)は、上述したヒケが発生した基板106の断面図であり、図12(B)はパッド108Aと半田109Aとの境界の断面を撮影したSEM(scanning electron microscopy)画像である。
図12(B)を参照すると、パッド108Aと半田109Aとの境界には、銅と錫とから成る合金層110が生成されている。上記したように、半田109Aは複数回に渡って溶融されるので、例えば5μm程度以上に厚い合金層110が形成され、ヒケを誘発している。また、銅と錫とから成る金属間化合物が形成されるスピードは早く、半田109Aとパッド108Aとの境界が活性化されていることも、ヒケが発生する原因である。更に、この金属間化合物は、両者の境界のみならず、例えば、半田109Aの内部にも形成されている。
更にまた、SEM画像には明確に示されていないが、合金層110の上面は、例えば大きさが5μmから10μm程度の、金属間化合物から成る半球状の突起物が全面的に多数形成されており、比較的滑らかな面と成っている。このことが、合金層110の上面の界面抵抗を小さくして、半田109Aが表面を滑り易い状況となっており、上記したヒケの発生を助長している。
一方、近年では環境への配慮から鉛フリー半田が使用されている。半田109Aとして鉛フリー半田を用いると、より厚い合金層110が形成され、上記したヒケの問題が更に顕著に発生する。これは、鉛フリー半田には鉛共晶半田よりも多量の錫が含まれるからである。具体的には、一般的な鉛共晶半田に含まれる錫の割合は60重量%程度であるのに対して、鉛フリー半田に含まれる錫の割合は90重量%程度であり比較的多い。更に、鉛フリー半田を溶融する際の温度が、鉛共晶半田よりも高いことも、厚い合金層110が形成される原因である。具体的には、鉛共晶半田の溶融を行う際の温度が200℃程度であるのに対し、例えばSn−3.0Ag−0.5Cuの組成の鉛フリー半田を溶融する際の温度は240℃程度である。このように、溶融温度が高くなると化学反応が促進されるので、濡れ性が悪い合金層110がより厚く形成される。
本発明は、上記問題点を鑑みてなされ、本発明の主な目的は、半田のヒケの発生を抑止して半田接合部の接続信頼性を向上させた回路装置の製造方法を提供することにある。
本発明の回路装置の製造方法は、パッドを含む導電パターンを基板の表面に形成する工程と、前記パッドの表面に半田ペーストを塗布する工程と、前記半田ペーストに回路素子を載置した後に、前記半田ペーストを加熱溶融して前記回路素子を前記パッドに固着させる工程とを具備し、前記半田ペーストは硫黄を含むことを特徴とする。
更に、本発明の回路装置の製造方法は、第1のパッドおよび前記第1のパッドよりも小さい第2のパッドを含む導電パターンを基板の表面に形成する工程と、前記第1のパッドに半田ペーストを塗布して加熱溶融し、前記第1のパッドの表面に半田を形成する工程と、前記第2のパッドに回路素子を固着する工程と、前記第1のパッドに前記半田を介して回路素子を固着する工程とを具備し、前記第1のパッドに塗布される前記半田ペーストは、硫黄を含むことを特徴とする。
本発明の回路装置の製造方法によれば、硫黄が混入された半田ペーストを用いたので、比較的大型のパッドにこの半田ペーストを塗布した後に溶融しても、半田のヒケが発生することが抑止されている。特に、ヒートシンク等の大型の回路素子が固着されるパッドに半田ペーストを塗布して溶融させても、溶融した半田にヒケが発生することを抑止することができる。更に、濡れ性の悪い鉛フリー半田が混入された半田ペーストを用いた場合でも、フラックスに硫黄が混入されることにより表面張力を低下させることができるので、ヒケの発生が抑止される。
<第1の実施の形態>
本実施の形態では、図1を参照して、本発明の回路装置である混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10の斜視図であり、図1(B)はその断面図である。図1(C)は多層の導電パターンが形成された混成集積回路装置10の断面図である。
図1(A)および図1(B)を参照して、混成集積回路装置10は、基板16の表面に導電パターン18が形成され、半田19を介して導電パターン18にトランジスタ等の回路素子が固着されている。そして、基板16の少なくとも表面は封止樹脂12により被覆されている。
基板16は、アルミや銅等の金属から成る基板または銅等を主成分とする金属基板、エポキシ樹脂等の樹脂材料からなる基板、例えばフレキシブルシートから成る基板やプリント基板等が該当する。更には、アルミナ等から成るセラミック基板、ガラス基板等を、基板16として採用することもできる。1例として基板16としてアルミより成る基板を採用した場合、基板16の表面はアルマイト処理される。基板16の具体的な大きさは、例えば、縦×横×厚さ=60mm×40mm×1.5mm程度である。
絶縁層17は、基板16の表面全域を覆うように形成されている。絶縁層17は、Al等のフィラーが高充填されたエポキシ樹脂等から成る。このことにより、内蔵される回路素子から発生した熱を、基板16を介して積極的に外部に放出することができる。絶縁層17の具体的な厚みは、例えば50μm程度である。
導電パターン18は銅を主材料とする金属から成り、所定の電気回路が実現されるように絶縁層17の表面に形成される。更に導電パターン18により、パッド18A(第1のパッド)、パッド18B(第2のパッド)およびパッド18Cが形成されている。各パッドの詳細は図2を参照して後述する。
パワートランジスタ14A、チップ部品14Bおよび小信号トランジスタ14C等の回路素子は、半田19を介して所定の導電パターン18に固着されている。ここで、パワートランジスタ14Aは、ヒートシンク14Dを介してパッド18Aに固着されることで、放熱性が向上されている。チップ部品14Bは、両端の電極が半田19により導電パターン18に固着されている。小信号トランジスタ14Cは、半田19を介して裏面がパッド18Bに固着されている。ここで、パワートランジスタ14Aとは、例えば1A以上の電流が流れるトランジスタであり、小信号トランジスタ14Cとは1A未満の電流が流れるトランジスタである。更に、パワートランジスタ14Aの表面の電極は、太さが100μm以上の金属細線である太線15Aにより導電パターン18と接続されている。また、小信号トランジスタ14Cの表面に形成された電極は、太さが80μm程度以下の細線15Bを介して導電パターン18に接続されている。
基板16に実装される回路素子としては、トランジスタ、LSIチップ、ダイオード等の半導体素子を採用することができる。更に、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器等のチップ部品も回路素子として採用することができる。さらには、樹脂封止型の回路装置も回路素子として混成集積回路装置10に内蔵させることができる。
リード11は、基板16の周辺部に設けられたパッド18Cに固着され、外部との入力・出力を行う働きを有する。ここでは、一つの側辺に多数個のリード11が固着されている。尚、リード11は基板16の4辺から導出させることも可能であり、対向する2辺から導出させることも可能である。
封止樹脂12は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。図1(B)を参照すると、基板16の表面に形成された導電パターン18および回路素子が被覆樹脂12により被覆される。ここでは、基板16の側面および裏面も封止樹脂12により被覆されている。このように基板16の全体を被覆樹脂12により被覆することで、装置全体の耐湿性を向上させることができる。また、基板16の放熱性を向上させるために、基板16の裏面を封止樹脂12から露出させても良い。更に、樹脂封止12の替わりに、ケース材による封止を行うこともできる。
図1(C)の断面図を参照して、ここでは、第1の配線層22および第2の配線層23から成る2層の導電パターンが基板16の表面に形成されている。基板16の表面は下層の絶縁層17Aにより被覆され、この絶縁層17Aの表面に第2の配線層23が形成される。更に、第2の配線層23は上層の絶縁層17Bにより被覆され、この絶縁層17Bの表面に第1の配線層22が形成されている。第1の配線層22と第2の配線層23とは、絶縁層17Bを貫通して所定の箇所にて接続されている。ここで、パッド18A等は第1の配線層22から成る。
<第2の実施の形態>
本実施の形態では、図2から図7を参照して、上記した混成集積回路装置10の製造方法を説明する。
第1の工程:図2参照
本工程では、基板16の表面に導電パターン18を形成する。図2(A)は本工程での基板16の平面図であり、図2(B)はその断面図である。
図2(A)および図2(B)を参照して、基板16の表面に貼着された導電箔をパターニングすることで、所定のパターン形状の導電パターン18が形成される。ここでは、導電パターン18により、パッド18A、18Bおよび18Cが形成されている。パッド18A(第1のパッド)は、後の工程にてヒートシンクが固着されるパッドであり、比較的大型に形成される。例えば、パッド18Aは、9mm×9mm以上の矩形に形成される。パッド18B(第2のパッド)は、小信号系のトランジスタまたはチップ部品が固着されるパッドであり、パッド18Aと比較すると小さく形成される。例えばパッド18Bの大きさは2mm×2mm程度の矩形である。パッド18Cは、紙面上にて基板16の上側辺の沿って複数個が等間隔に形成されている。このパッド18Cは、後の工程にてリード11が固着される。更に、各パッドを接続するように延在する配線パターン18Dも形成される。
また、パッド18A、18B、18Cの表面は、ニッケルから成るメッキ膜20により被覆されている。このメッキ膜20を形成することにより、パッド上に形成される半田のヒケを抑止することができる。この事項については下記に詳述する。また、金属細線がボンディングされる箇所にも、ボンディング性を向上させるためにニッケルから成るメッキ膜20が形成されている。
このメッキ膜20は、半田のヒケが発生する恐れがある大型のパッド18Aのみに形成されても良いし、全てのパッドに対して形成されても良い。更に、メッキ膜20は、金属細線の形成を容易にするために、ボンディングパッドの上面にも形成されている。
本形態では、メッキ膜20は、電解メッキ法により形成されることが好ましい。メッキ膜を形成する方法は、電解メッキ法と無電界メッキ法があり、どちらの方法でもメッキ膜20を形成することは可能である。しかしながら、無電界メッキ法によりメッキ膜20が形成されると、触媒として用いられるリン(P)がメッキ膜20にも混入してしまう。このことから、メッキ膜20と半田19との界面に形成される合金層にも、リンが混入する。リンが含有された合金層は、機械的強度が低下してしまうので、使用状況下に於いて、合金層にストレスが作用すると、合金層が容易にメッキ膜20から剥離する問題が発生する。それに対して、電解メッキ法では、リンが使用されないので、形成されるメッキ膜20にもリンが混入されず、機械的強度に優れたメッキ膜20および合金層を形成することができる。
第2の工程:図3参照
本工程では、パッド18Aおよび18Cの上面に半田19Aを形成する。
先ず、図3(A)を参照して、スクリーン印刷を行うことにより、パッド18Aおよび18Cの上面に半田ペースト21Aを塗布する。本工程では、比較的大型のパッドあるいは半田の使用量が多いパッドに、半田ペースト21Aを塗布している。パッド18Aは、後の工程にてヒートシンクが固着されるので、上述したように1辺が9mm以上の矩形状に形成されている。また、パッド18Cは、後の工程にてリードが固着されることから、多量の半田ペースト21Aが付着される。
本工程にて用いる半田ペースト21Aは、硫黄を含むフラックスと半田粉末との混合物である。硫黄はフラックスに対して20PPMから80PPMの範囲で混入される。このような濃度の範囲でフラックスに硫黄を混入することにより、フラックスの表面張力を低減させて、半田ペースト21Aの濡れ性を向上させることができる。硫黄の量が20PPM未満であると、濡れ性を向上させる効果が十分でなく、ヒケが発生する恐れがある。更に、硫黄の量が80PPMより多いと、混入された硫黄による核が半田に残留してしまい、半田の表面に局所的な窪みが形成される恐れがある。
半田ペースト21Aの製造方法は、先ず、粒状の硫黄(S)を溶媒に溶解させる。次に、硫黄を含む溶媒とフラックスとを混合させた後に、このフラックスと半田粉とを混合する。半田ペースト21Aに含有されるフラックスの割合は、例えば5〜15重量%程度である。
半田ペースト21Aに混入される半田粉としては、鉛を含む半田および鉛フリー半田の両方を採用することができる。半田粉の具体的な組成としては、例えば、Sn63/Pb37、Sn/Ag3.5、Sn/Ag3.5/Cu0.5、Sn/Ag2.9/Cu0.5、Sn/Ag3.0/Cu0.5、Sn/Bi58、Sn/Cu0.7、Sn/Zn9、Sn/Zn8/Bi3等が考えられる。これらの数字は半田全体に対する重量%を示す。鉛は環境に与える負荷が大きいことを考慮すると、鉛フリー半田を用いることが好ましい。鉛フリー半田を含む半田ペースト21Aは半田の濡れ性が悪くなる傾向にあるが、添加された硫黄の作用によりフラックスの表面張力が低減され、ヒケの発生が抑制されている。
フラックスとしては、ロジン系フラックスおよび水溶性フラックスの両方が適用可能であるが、水溶性フラックスの方が好ましい。これは、水溶性フラックスの半田付け性が強いので、パッド18Aの全面に半田19Aを付着させるために好適であるからである。水溶性のフラックスを使用すると、半田ペースト21Aを溶融することにより、腐食性の強いフラックスの残渣が発生する。従って、本形態ではリフローの工程が終了した後に、この残渣を洗浄して除去している。
本形態で用いるフラックスは、非常に活性力が強いRAタイプである。RAタイプのフラックスを用いることにより、メッキ膜20の表面に酸化膜が形成されても、フラックスによりこの酸化膜を除去することができる。従って、本形態では、酸化膜の形成を防止するために、メッキ膜20の表面を金メッキ等により被覆する必要が無い。一般的にフラックスは、活性力の弱い順に、Rタイプ(Rosin base)、RMAタイプ(Mildly Activated Rosin base)およびRAタイプ(Activated Rosin base)に大別される。本形態では、最も活性力が強いRAタイプのフラックスを使用している。
本形態では、回路素子の実装を行う前に、溶融された半田19Aを予め大型のパッド18Aに形成している。その理由は、本形態では、小信号トランジスタ等の比較的小さな回路素子から順序よく実装を行っているからである。小信号トランジスタ等の回路素子を固着した後では、大型のパッド18Aの上面に半田ペーストを印刷することは困難になる問題が生じる。そこで、パッド18Aに溶融された半田19Aを用意することで、この問題を回避することができる。
図3(B)および図3(C)を参照して、次に、加熱溶融を行うリフローの工程により半田ペースト21Aを溶融させて、パッド18Aおよび18Cの上面に半田19Aを形成する。図3(B)は半田19Aが形成された後の基板16の断面図であり、図3(C)はその平面図である。
半田ペースト21Aの加熱溶融は、基板16の裏面をヒータブロックで加熱し、上方から赤外線を照射して行う。半田ペースト21Aが錫鉛の共晶半田を含む場合は、リフローの温度は、220℃程度である。また、半田ペースト21Aが鉛フリー半田(例えばSn/Ag3.5/Cu0.5)の場合は、リフローの温度は250℃程度である。
本形態では、半田ペースト21Aに所定の割合で硫黄が含有されることにより、半田のヒケを抑止して、半田ペースト21Aを加熱溶融して半田19Aを形成することができる。従って、図3(C)を参照して、パッド18A、18Cの表面は全面的に半田19Aにより覆われている。特にヒートシンクが固着される大型のパッド18Aでは、ヒケが起こりやすい傾向にあるが、硫黄を含む本形態の半田ペースト21Aを用いるとその危険性を排除することができる。
図3(D)は、半田19Aが上部に形成されたパッド18Aの拡大断面図である。同図を参照して、硫黄を含む半田ペースト21Aを溶融することにより、半田19Aはパッド18Aの上面全域に形成されている。従って、半田19Aの上面は、平坦面に形状が近い滑らかな曲面と成っており、半田ペースト21Aを溶融する際に発生するフラックス24は、半田19Aの上面に付着する。このことから、周囲に流出するフラックスの量は制限されており、腐食力の強いフラックスにより周囲のパターンが腐食してしまうことを抑止することができる。本形態で用いるフラックスは、最も活性力が強いRAタイプである。活性力が強いRAタイプのフラックスは、酸化力も強いので、このフラックスが基板16の表面に漏出すると、導電パターン18を腐食させる恐れがある。そこで本形態では、半田19Aの上面を滑らかな曲面とし、フラックス24を半田19Aの上面に付着させて周囲への漏出を防止している。
更に本形態では、パッド18Aの表面にニッケルから成るメッキ膜20が形成されており、このこともヒケの防止に寄与している。具体的には、銅から成るパッド18Aの表面にメッキ膜20を形成し、このメッキ膜20の表面に半田19Aを形成することで、半田19Aとパッド18Aとが直に接触することを防止することができる。従って、半田の主成分である錫と、パッドの材料である銅との金属間化合物の生成されない。本形態の構成により、半田の主成分である錫とメッキ膜20の材料であるニッケルとの金属間化合物が生成される。しかしながら、錫とニッケルとから成る金属間化合物は、錫と銅とから成る金属間化合物よりも半田の濡れ性に優れている。従って、本形態では、金属間化合物の半田の濡れ性が悪いことによるヒケの発生は抑止される。
半田ペースト21Aを加熱溶融することにより、硫黄の殆どはフラックス成分と共に半田19Aの外部に流出すると考えられる。しかしながら、僅かな量の硫黄は半田19Aの内部に残留し、半田19Aが再溶融する後の工程にて、溶融した半田19Aの表面張力を低減させている可能性もある。
第3の工程:図4参照
本工程では、小信号トランジスタ等を基板16に固着する。
図4(A)を参照して、先ず、スクリーン印刷により、パッド18Bの上面に半田ペースト21Bを塗布する。そして、半田ペースト21Bの上部にチップ部品14Bおよびトランジスタ14Cを仮載置する。本工程で用いる半田ペースト21Bは、ロジン系のフラックスを含むものが好ましい。水溶性のものと比較して腐食性が弱いロジン系のフラックスを用いることにより、パッド18Bの周囲に位置する導電パターン18が腐食することを防止することができる。また、半田ペースト21Bとしては、前工程にて用いた硫黄を含む半田ペーストでも良いし、硫黄を含まない半田ペーストでも良い。パッド18Bは、小信号トランジスタ14Cやチップ部品14B等が固着される小さなパッドである。従って、大型のパッド18Aと比較すると半田のヒケが発生する恐れが少ない。
図4(B)を参照して、次に、上部にチップ部品14B等が載置された半田ペースト21Bを加熱溶融して、これらの回路素子を固着する。本工程でのリフロー温度は、半田19Aを溶融した前工程と同等である。従って、半田ペースト21Bを溶融して半田19Bを形成することにより、パッド18Aの上部に形成された半田19Aも再び溶融される。しかしながら、本形態では、パッド18Aの上面はメッキ膜20により被覆されているので、パッド18Aの材料である銅と半田19Aとの金属間化合物は形成されない。従って、半田19Aが再溶解されることによるヒケの発生は抑止されている。更に、細線15Bを介して、小信号のトランジスタ14Cは、導電パターン18と電気的に接続される。
本形態では、パッド18Aの表面に形成されるメッキ膜20を省略することも可能である。メッキ膜20が形成されないと、半田19Aが直にパッド18Aに接触し、銅と錫とから成る半田付け性の悪い合金層が形成される。本形態では、硫黄が混入された半田ペーストを用いているので、合金層が形成された場合でもヒケの発生が抑止されている。
ここで、小信号トランジスタ14Cの固着は、Agペースト等の導電性ペーストを介して行っても良い。
図4(C)に本工程が終了した後の基板16の平面図を示す。パッド18Aの表面に形成された半田19Aには、ヒケが発生していない。即ち、パッド18Aの表面全域は半田19Aにより被覆されている。
図5を参照して、上記工程が終了した後の、半田19Aとメッキ膜20との境界の詳細を説明する。図5(A)は上記工程が終了した後の基板16の断面であり、図5(B)は半田19Aとメッキ膜20との境界を撮影したSEM画像である。
図5(B)を参照して、半田19Aとメッキ膜20との境界には、厚みが2μm程度の合金層13が生成されている。この合金層13は、上述したように、半田19Aに含まれる錫と、メッキ膜20の材料であるニッケルとから成る。本形態の合金層13が生成される速度は、背景技術で述べた銅を含む合金層と比較すると非常に遅い。
またニッケルは、その下に形成されるCuのバリア膜となり、Niの表面にCuが析出することを抑止できる。よってCuとSnの反応が極力抑えられヒケの発生が抑止されている。更に、合金層13の表面は、背景技術と比較すると粗面となっており、液状化した半田19Aが移動し難い環境と成っている。この事項も、ヒケの防止に寄与している。
更に、本形態では、パッド18A等の表面をメッキ膜20により被覆することにより、半田19Aにより接続される接続部が破壊されることを防止することができる。具体的には、パッド18A等の表面は、ニッケルから成るメッキ膜20により被覆されているので、銅から成るパッド18Aは、直に半田19Aが接触しない。従って、半田19Aに含まれる錫と、パッド18Aの材料である銅から成る脆弱な金属化合物は生成されない。また、トランジスタ等の回路素子が発熱することにより、パッド18Aや半田19Aが加熱されても、この金属化合物が更に成長する問題も小さい。パッド18Aの表面をメッキ膜20により被覆することで、メッキ膜20と半田19Aとの境界には、ニッケルと錫とから成る合金層13が形成される。この合金層13は、錫と銅とから成る金属化合物と比較すると、機械的強度に優れている。従って、使用状況下に於いて、トランジスタ等が動作することにより、半田19Aが加熱されて合金層13が成長しても、半田19Aとメッキ膜20との接続部は容易には破壊されない。
第4の工程:図6参照
本工程では、パッド18Aにヒートシンク14Dを載置する。
図6(A)を参照して、先ず、上部にパワートランジスタ14Aが固着されたヒートシンク14Dを、パッド18Aの上部に形成された半田19Aに載置する。その後に、ホットプレートを用いて基板16を加熱することで、パッド18Aの上部に形成された半田19Aを再び溶融して、ヒートシンク14Dをパッド18Aに固着させる。ここで、ヒートシンク14Dの具体的な大きさは、縦×横×厚さが、8mm×8mm×2mm程度である。本形態に於いては、ホットプレートを用いた手法に替えて、リフロー炉を用いたリフロー工程により、半田を溶融させても良い。
図6(B)を参照して、次に、パワートランジスタ14Aのエミッタ電極およびベース電極と所定の導電パターン18とを、径が300μm程度の太線15Aを用いて接続する。
本形態では、小型の小信号トランジスタ14Cの固着および細線15Bの形成を行った後に、ヒートシンク14Dを固着している。これは、ヒートシンク14Dを固着した後では、その近傍にトランジスタ14Cの配置および細線15Bの形成が困難になるからである。小型の回路素子を固着した後に、大型の回路素子であるヒートシンク14Dを配置することで、小型の回路素子をヒートシンク14Dの直近に配置することができる。
第5の工程:図7参照
本工程では、リード11の固着および封止樹脂12の形成を行う。
図7(A)を参照して、先ずパッド18Cの上部にリード11を載置した後に、半田19Aを溶融させてリード11を固着する。具体的には基板16をホットプレートにて加熱しつつ、光ビームを照射して半田19を溶融させる。
図7(B)を参照して、次に、基板16の表面に固着された回路素子が被覆されるように封止樹脂12を形成する。具体的には、基板16の側面および裏面も被覆されるように封止樹脂12が形成されている。ここで、基板16の裏面を外部に露出させて封止樹脂12を形成することもできる。更に、ケース材を用いて基板16の表面を封止することもできる。上述した工程により、図1に示すような混成集積回路装置10が形成される。
本形態では、半田ペーストに硫黄を混入させることにより、1回目の半田溶融時に於けるヒケの発生を防止している。更に、半田が形成されるパッドの表面にニッケルから成るメッキ膜を設けることにより、2回目以降の半田溶融時に於けるヒケの発生を防止している。
一回目の溶融時には、図3(A)を参照して、縦×横=1cm×1cm程度の大型のパッド18Aの表面に、半田ペースト21Aを塗布して溶融している。このような大型のパッド18Aに対して半田ペースト21Aを塗布して溶融すると、溶融した半田に作用する表面張力が大きいので、ヒケが発生する恐れが大きい。本形態では、半田ペースト21Aに硫黄を混入して、溶融した半田の表面張力を低減させて、ヒケの発生を防止している。
2回目以降の溶融時には、例えば図5を参照すると、パッド18Aの表面に形成されたニッケルから成るメッキ膜20により、溶融した半田19Aにヒケが発生することを防止している。上述した1回目の溶融時に於いて、半田ペーストに含まれるフラックスは外部に漏出している。従って、2回目以降の半田溶融時では、フラックスでヒケを防止する効果は期待できない。
本形態では、パッド18Aの表面を、ニッケルから成るメッキ膜20により被覆して、背景技術で述べた、半田の濡れ性の悪いCu/Sn合金層が形成されることを防止している。即ち、銅から成るパッド18Aを、ニッケルから成るメッキ膜20により被覆することで、半田19Aはパッド18Aの表面に直に接触しない。従って、パッド18Aの材料である銅と、半田19Aの材料である錫から成るCu/Sn合金層は形成されない。本形態では、図5(B)に示すように、ニッケルと錫とから成る合金層13が、メッキ膜20の表面に形成される。しかしながら、この合金層13は、Cu/Sn合金層と比較すると半田の濡れ性に優れているので、2回目以降の半田19Aの溶融時に於けるヒケの発生は抑制されている。
<第3の実施の形態>
本実施の形態では、混成集積回路装置を製造する他の製造方法を説明する。ここでは、半田ペーストにより固着される回路素子を一括して溶融している。
図8(A)を参照して、先ず、表面に導電パターン18が形成された基板16を用意して、所望のパッドに半田ペースト21を塗布する。本形態では、導電パターン18により、パッド18Aおよびパッド18Bが形成されている。パッド18Aはヒートシンクが固着されるパッドであり、例えば9mm×9mm程度以上に大型に形成されている。パッド18Bは、チップ抵抗等のチップ部品や小信号トランジスタが固着されるパッドであり、パッド18Aよりも小さく形成される。
本工程で用いる半田ペースト21は、第2の実施の形態と同様に硫黄が混入されたフラックスを用いている。硫黄はフラックスに対して20PPMから80PPMの範囲で混入される。硫黄が添加されることにより、溶融した半田ペースト21の表面張力が低減される。
図8(B)を参照して、次に、ヒートシンク14D等の回路素子を半田ペースト21に仮接着した後に、リフローを行うことで回路素子を固着する。具体的には、パワートランジスタ14Aが上部に載置されたヒートシンク14Dを、チップマウンタを用いてパッド18Aに仮接着する。そして、チップ部品14Bおよび小信号トランジスタ14Cを、小型のパッド18Bに仮接着する。更に、これらの回路素子の仮接着が全て終了した後に、加熱溶融を行うことで半田ペーストを溶融させて、回路素子を半田19により固着させる。本工程では、硫黄が含まれた半田ペーストを用いていることから、半田のヒケが抑止されている。更に本工程では、半田を介して固着される素子を一括してリフローしているので、製造工程を短縮化できる利点がある。また、半田のリフローが終了した後に、Agペースト等の導電性ペーストを介して、小信号のトランジスタが固着されても良い。
図8(C)を参照して、次に、金属細線を介して所望の導電パターン18と回路素子とを接続する。具体的には、径が80μm程度のアルミ線から成る細線15Bを介して、小信号トランジスタ14Cの電極と、所望の導電パターン18とを接続する。そして、径が300μm程度のアルミ線から成る太線15Aを介して、パワートランジスタ14Aの電極と所望の導電パターン18とを接続する。
図8(D)を参照して、次に、基板16の周辺部に設けたパッド18Cにリード11を固着した後に、少なくとも基板16の表面が被覆されるように封止樹脂12を形成する。上述した工程にて混成集積回路装置が製造される。
本形態では、半田ペーストを用いて固着される回路素子を一括してリフローしているので、工程を短縮化した製造方法を提供することができる。
本発明の回路装置を示す図であり、(A)は斜視図であり、(B)は断面図であり、(C)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は断面図であり、(C)は平面図であり、(D)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は断面図であり、(C)は平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)はSEM画像である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図である。 従来の回路装置の製造方法を示す図であり、(A)−(C)は断面図である。 従来の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は断面図である。 従来の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図であり、(C)は拡大された断面図である。 従来の回路装置の製造方法を示す図であり、(A)は基板の断面図であり、(B)はSEM画像である。
符号の説明
10 混成集積回路装置
11 リード
12 封止樹脂
14A トランジスタ
14B チップ部品
14C トランジスタ
15A 太線
15B 細線
16 基板
17 絶縁層
18 導電パターン
18A、18B、18C パッド
19 半田
20 メッキ膜
21、21A、21B 半田ペースト
22 第1の配線層
23 第2の配線層
24 フラックス

Claims (2)

  1. 表面に形成された絶縁層と、前記絶縁層の表面に設けられ、パワートランジスタが固着されたヒートシンクを固着するための、9mm×9mm以上の第1のパッドおよび小信号系のトランジスタまたはチップ部品が固着される、前記第1のパッドよりも小さいサイズの第2のパッドとを有する、Cuを主成分とする導電パターンと、を有する金属基板を用意し、
    鉛フリー用の半田を前記第1のパッドおよび前記第2のパッドに設け、
    前記第1のパッドの半田には、前記パワートランジスタが固着されたヒートシンクを固着し、前記第2のパッドには、前記小信号系のトランジスタまたは前記チップ部品を固着する回路装置の製造方法であり、
    少なくとも前記第1のパッドには、リンが使用されない電解メッキで、ニッケルからなるメッキ膜が形成され、
    前記半田は、半田ペーストで用意され、前記半田ペーストは、前記半田粉末と20ppm〜80ppmの範囲で硫黄を含むフラックスが混合されて、前記フラックスの表面張力を低下させるものであり、
    まず前記第1のパッドに塗布された前記半田ペーストを溶融し、前記第1のパッドに溶融された前記半田の表面は、平坦面に近い滑らかな曲面とする事で、前記半田の周囲へ前記フラックスの漏出を抑止し、
    前記半田ペーストを前記第2のパッドに塗布した後に、小信号系のトランジスタまたはチップ部品を載置して、溶融固着し、
    前記パワートランジスタが固着された前記ヒートシンクを前記第1のパッドに設け、前記半田を再溶融する際には、前記第1のパッドの前記メッキ膜には、前記ニッケルと前記半田の成分である錫の合金層が形成され、前記第1のパッドの半田のヒケを防止した事を特徴とした回路装置の製造方法。
  2. 前記フラックスは、水溶性のフラックスである請求項2に記載の回路装置の製造方法。
JP2005380132A 2005-01-31 2005-12-28 回路装置の製造方法 Expired - Fee Related JP4812429B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005380132A JP4812429B2 (ja) 2005-01-31 2005-12-28 回路装置の製造方法
TW095100421A TWI334752B (en) 2005-01-31 2006-01-05 Manufacturing method of circuit device
KR1020060007699A KR100808746B1 (ko) 2005-01-31 2006-01-25 회로 장치의 제조 방법
CNB2006100045440A CN100440468C (zh) 2005-01-31 2006-01-27 电路装置的制造方法
US11/307,278 US20070221704A1 (en) 2005-01-31 2006-01-30 Method of manufacturing circuit device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005023329 2005-01-31
JP2005023329 2005-01-31
JP2005380132A JP4812429B2 (ja) 2005-01-31 2005-12-28 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006237573A JP2006237573A (ja) 2006-09-07
JP4812429B2 true JP4812429B2 (ja) 2011-11-09

Family

ID=37044832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005380132A Expired - Fee Related JP4812429B2 (ja) 2005-01-31 2005-12-28 回路装置の製造方法

Country Status (5)

Country Link
US (1) US20070221704A1 (ja)
JP (1) JP4812429B2 (ja)
KR (1) KR100808746B1 (ja)
CN (1) CN100440468C (ja)
TW (1) TWI334752B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
JP5774292B2 (ja) * 2010-11-04 2015-09-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP2020047725A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 半導体装置
CN115722749A (zh) * 2022-11-16 2023-03-03 深圳市森国科科技股份有限公司 一种局部感应加热扩散焊接方法及功率模块封装方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922632B2 (ja) * 1980-05-19 1984-05-28 メツク株式会社 プリント配線基板ハンダ付用水溶性フラツクス
JPS6257795A (ja) * 1985-09-04 1987-03-13 Electroplating Eng Of Japan Co 水溶性フラツクス
JPS63202989A (ja) * 1987-02-19 1988-08-22 株式会社日立製作所 半田付け方法
US5069730A (en) * 1991-01-28 1991-12-03 At&T Bell Laboratories Water-soluble soldering paste
US5439164A (en) * 1992-06-05 1995-08-08 Matsushita Electric Industrial Co., Ltd. Methods for joining copper or its alloys
US5418688A (en) * 1993-03-29 1995-05-23 Motorola, Inc. Cardlike electronic device
DE69326009T2 (de) * 1993-11-02 2000-02-24 Koninkl Philips Electronics Nv Verfahren zur Lotbeschichtung und Lötpaste dafür
JP3463353B2 (ja) * 1994-06-23 2003-11-05 株式会社デンソー 半導体電極の製造方法
JP2000077841A (ja) * 1998-08-31 2000-03-14 Matsushita Electric Ind Co Ltd 半田付け方法
JP3074649B1 (ja) * 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
TW516984B (en) * 1999-12-28 2003-01-11 Toshiba Corp Solder material, device using the same and manufacturing process thereof
JP2001234386A (ja) * 2000-02-21 2001-08-31 Kosaku:Kk 中性錫めっき浴組成物及びハンダめっき浴組成物
WO2001076335A1 (en) * 2000-03-30 2001-10-11 Rohm Co., Ltd. Mounting structure of electronic device and method of mounting electronic device
JP3916850B2 (ja) * 2000-06-06 2007-05-23 株式会社ルネサステクノロジ 半導体装置
JP2002096194A (ja) * 2000-09-21 2002-04-02 Advantest Corp Pbを含まないSn合金系ハンダ用フラックス
US6734540B2 (en) * 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
KR100676353B1 (ko) * 2000-10-26 2007-01-31 산요덴키가부시키가이샤 혼성 집적 회로 장치의 제조 방법
JP2002134682A (ja) * 2000-10-26 2002-05-10 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP3735543B2 (ja) * 2001-06-05 2006-01-18 株式会社東芝 ソルダペースト
JP2003126987A (ja) * 2001-10-16 2003-05-08 Denki Kagaku Kogyo Kk 回路基板用鉛フリー半田及び回路基板
JP3832335B2 (ja) * 2001-12-21 2006-10-11 株式会社村田製作所 混載型電子回路装置の製造方法
JP3796181B2 (ja) * 2002-02-14 2006-07-12 新日本製鐵株式会社 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
JP3827605B2 (ja) * 2002-04-11 2006-09-27 電気化学工業株式会社 回路基板及び回路基板の半田濡れ性向上方法
JP2004047781A (ja) * 2002-07-12 2004-02-12 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2004083670A (ja) * 2002-08-23 2004-03-18 Nof Corp ポリヘミアセタールエステル樹脂及びその製造方法
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法

Also Published As

Publication number Publication date
CN1819132A (zh) 2006-08-16
KR20060088028A (ko) 2006-08-03
TW200631479A (en) 2006-09-01
CN100440468C (zh) 2008-12-03
TWI334752B (en) 2010-12-11
KR100808746B1 (ko) 2008-02-29
JP2006237573A (ja) 2006-09-07
US20070221704A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4817418B2 (ja) 回路装置の製造方法
TWI233684B (en) Electronic device
KR970005526B1 (ko) 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법
TW592871B (en) Solder foil and semiconductor device and electronic device
JP4923336B2 (ja) 回路基板及び該回路基板を用いた電子機器
JP5363789B2 (ja) 光半導体装置
KR20030078854A (ko) 반도체 장치
US20050046032A1 (en) Bonding material and circuit device using the same
US7511965B2 (en) Circuit board device and manufacturing method thereof
JP4812429B2 (ja) 回路装置の製造方法
US9572294B2 (en) Circuit device and method for manufacturing same
JP4877046B2 (ja) 半導体装置およびその製造方法
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
US6818988B2 (en) Method of making a circuitized substrate and the resultant circuitized substrate
JP2004119944A (ja) 半導体モジュールおよび実装基板
JPH0620088B2 (ja) 集積回路のコンタクト及びはんだ接着方法
WO2022244395A1 (ja) 半導体装置
JP2002368038A (ja) フリップチップ実装方法
JP4572627B2 (ja) 半導体装置
JP5104716B2 (ja) 電子装置の製造方法
JP2003188041A (ja) チップ部品およびそれを実装した回路装置
JP2005057117A (ja) はんだ付け方法および接合構造体ならびに電気/電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110823

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees