JP2020047725A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020047725A
JP2020047725A JP2018174049A JP2018174049A JP2020047725A JP 2020047725 A JP2020047725 A JP 2020047725A JP 2018174049 A JP2018174049 A JP 2018174049A JP 2018174049 A JP2018174049 A JP 2018174049A JP 2020047725 A JP2020047725 A JP 2020047725A
Authority
JP
Japan
Prior art keywords
conductor plate
semiconductor element
power terminal
semiconductor device
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018174049A
Other languages
English (en)
Inventor
卓矢 門口
Takuya Kadoguchi
卓矢 門口
智 高萩
Satoshi Takahagi
智 高萩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018174049A priority Critical patent/JP2020047725A/ja
Priority to DE102019120248.5A priority patent/DE102019120248A1/de
Priority to US16/543,965 priority patent/US10950526B2/en
Priority to CN201910852738.3A priority patent/CN110911375A/zh
Publication of JP2020047725A publication Critical patent/JP2020047725A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】電力端子との位置関係も考慮しながら、導体板に対して半導体素子を配置する。【解決手段】半導体装置は、第１導体板と、第１導体板の主面上に配置された単一の第１半導体素子と、第１半導体素子を封止する封止体と、封止体の内部で第１導体板に接続されているとともに、封止体から第１方向に沿って突出する第１電力端子とを備える。第１導体板の主面は、第１電力端子側に位置する第１辺と、第１方向に関して第１辺とは反対側に位置する第２辺とを有する。第１方向に関して、第１半導体素子から第１辺までの距離は、第１半導体素子から第２辺までの距離よりも大きい。【選択図】図５

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、半導体装置が開示されている。この半導体装置は、導体板と、導体板上に配置された二つの半導体素子と、導体板から延びる電力端子とを備える。
特開２０１３−２４８６７号
上記した半導体装置では、各々の導体板において、二つの半導体素子がバランスよく配置されている。このように、従来の半導体装置では、一又は複数の半導体素子が、導体板上にバランスよく配置されている。そのことから、導体板上に単一の半導体素子が存在する半導体装置では、通常、半導体素子が導体板の中央に位置するように設計される。しかしながら、半導体装置の構造は必ずしも対称ではなく、例えば電力端子については、導体板の一方側のみに設けられることも多い。この場合、半導体素子を単に導体板の中央に配置するのではなく、電力端子との位置関係も考慮しながら、導体板に対して半導体素子を配置することが考えられる。本明細書は、そのための技術を提供することで、半導体装置の改善を図ることを可能とする。
本明細書が開示する半導体装置は、第１導体板と、第１導体板の主面上に配置された単一の第１半導体素子と、第１半導体素子を封止する封止体と、封止体の内部で第１導体板に接続されているとともに、封止体から第１方向に沿って突出する第１電力端子とを備える。第１導体板の主面は、第１電力端子側に位置する第１辺と、第１方向に関して第１辺とは反対側に位置する第２辺とを有する。第１方向に関して、第１半導体素子から第１辺までの距離は、第１半導体素子から第２辺までの距離よりも大きい。なお、「第１導体板の主面上に配置された単一の第１半導体素子」とは、第１導体板上に存在する半導体素子を第１半導体素子としたときに、第１半導体素子が一つのみ存在することを意味する。
上記した半導体装置では、第１導体板に第１電力端子が接続されている。このような構成であると、第１電力端子の熱が、第１導体板を介して第１半導体素子に伝わるおそれがある。例えば、第１電力端子には比較的に大きな電流が流れるので、それによって第１電力端子は発熱することがある。また、第１電力端子は、外部の回路部材（例えばバスバー）に溶接されることも多く、その溶接箇所では、比較的に多くの熱が生じやすい。このような熱が第１半導体素子に伝わると、第１半導体素子の温度が上昇することによって、例えば第１半導体素子の動作を制限する必要が生じる。この点に関して、上記した半導体装置の構造によると、第１半導体素子が、第１導体板の中央ではなく、第１電力端子から比較的に離れて配置されている。これにより、第１電力端子の熱が、第１導体板を介して第１半導体素子に伝わることが抑制される。
実施例の半導体装置１０の平面図を示す。 導体板２２、２４、２６、２８に垂直な平面視において、半導体装置１０の内部構造を示す。 図１中のＩＩＩ−ＩＩＩ線における断面図。 半導体装置１０の回路構造を示す。 第１導体板２２に対する第１半導体素子１２の配置、及び、第３導体板２６に対する第２半導体素子１４の配置を説明する図。 第２導体板２４に対する第１半導体素子１２の配置、及び、第４導体板２８に対する第２半導体素子１４の配置を説明する図。 第１継手部３８に対する第１半導体素子１２及び第２半導体素子１４の配置、並びに、第２継手部４０に対する第１半導体素子１２及び第２半導体素子１４の配置を説明する図。 封止用材料５０ａを金型によって成形する工程の一時点を示す図。 封止用材料５０ａを金型によって成形する工程の一時点であって、図８よりも遅い時点を示す図。
本技術の一実施形態では、前記した第１方向（即ち、第１電力端子が突出する方向）に関して、第１半導体素子から第１辺までの距離が、第１半導体素子の寸法の１／２以上であってもよい。このように、第１半導体素子から第１辺までの距離（即ち、おおよそ第１半導体素子から第１電力端子までの距離）は、従来と比較して十分に大きくするとよい。これにより、第１電力端子の熱が、第１導体板を介して第１半導体素子に伝わることを、効果的に抑制することができる。
本技術の一実施形態では、第１方向に関して、第１半導体素子から第１辺までの距離が、第１半導体素子から第２辺までの距離の二倍以上であってもよい。このように、第１半導体素子は、第１導体板の中央に対して、十分にオフセットして配置されるとよい。これにより、第１電力端子の熱が、第１導体板を介して第１半導体素子に伝わることを、効果的に抑制することができる。
本技術の一実施形態では、半導体装置が、第１半導体素子を挟んで第１導体板に対向する第２導体板をさらに備え、第２導体板は、封止体の内部で第１半導体素子に接続された主面を有してもよい。但し、半導体装置が第２導体板を備える場合、第１電力端子の熱が、封止体及び第２導体板を介して第１半導体素子に伝わるおそれがある。そのことから、一つの実施形態として、第２導体板の主面は、第１電力端子側に位置する第１辺と、第１方向に関して第１辺とは反対側に位置する第２辺とを有してもよい。そして、第１方向に関して、第１半導体素子から第２導体板の第１辺までの距離は、第１半導体素子から第２導体板の第２辺までの距離よりも大きくてもよい。このような構成によると、第１電力端子の熱が、封止体及び第２導体板を介して（特に、第２導体板を介して）第１半導体素子に伝わることを、抑制することができる。
本技術の一実施形態では、半導体装置が、第１方向に直交する第２方向に関して第１導体板と横並びに配置された第３導体板と、封止体の内部において第３導体板の主面上に配置された単一の第２半導体素子と、封止体の内部で第３導体板に接続されているとともに、封止体から第１方向に沿って突出する第２電力端子とをさらに備えてもよい。但し、このような構造であると、第２電力端子の熱が、第３導体板を介して第２半導体素子に伝わるおそれがある。そのことから、一つの実施形態として、第３導体板の主面は、第２電力端子側に位置する第１辺と、第１方向に関して第１辺とは反対側に位置する第２辺とを有してもよい。そして、第１方向に関して、第２半導体素子から第３導体板の第１辺までの距離は、第２半導体素子から第３導体板の第２辺までの距離よりも大きくてもよい。このような構成によると、第２電力端子の熱が、第３導体板を介して第２半導体素子に伝わることを、抑制することができる。なお、「第３導体板の主面上に配置された単一の第２半導体素子」とは、第３導体板上に存在する半導体素子を第２半導体素子としたときに、第２半導体素子が一つのみ存在することを意味する。
本技術の一実施形態では、第３導体板が、第２導体板と第３導体板との間に位置する第１継手部を介して、第２導体板に接続されていてもよい。この場合、第３導体板に垂直な平面視において、第１継手部を第２方向に沿って仮想的に拡張した範囲内に、第１半導体素子及び第２半導体素子の各々の１／２以上が含まれるとよい。このような構成によると、第１半導体素子及び第２半導体素子に対して、第１継手部が比較的に近くに配置される。第１半導体素子と第１継手部との間の電流経路や、第２半導体素子と第１継手部との間の電流経路が短くなるので、それらの経路における電気的な損失を低減することができる。
本技術の一実施形態では、半導体装置が、第２半導体素子を挟んで第３導体板に対向する第４導体板と、封止体の内部で第４導体板に接続されているとともに、封止体から第１方向に沿って突出する第３電力端子とをさらに備えてもよい。この場合、第４導体板は、第２方向に関して第２導体板と横並びに配置され、第２継手部を介して第３電力端子に接続されていてもよい。そして、第４導体板に垂直な平面視において、前記第２継手部は、第２導体板と第４導体板との間に位置するとともに、第３電力端子と第１継手部との間に位置してもよい。
上記した一実施形態では、特に限定されないが、第４導体板に垂直な平面視において、第２継手部を第２方向に沿って仮想的に拡張した範囲内には、第１半導体素子及び第２半導体素子のいずれも含まれないとよい。このような構成によると、第１半導体素子及び第２半導体素子が、第２継手部及び第３電力端子から離れて位置するので、第３電力端子の熱が第１半導体素子及び第２半導体素子へ伝わることを抑制することができる。
図面を参照して、実施例の半導体装置１０について説明する。本実施例の半導体装置１０は、パワー半導体装置であって、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置１０の用途は特に限定されない。半導体装置１０は、様々な装置や回路に広く採用することができる。
図１−図４に示すように、半導体装置１０は、第１半導体素子１２と、第２半導体素子１４と、これらの半導体素子１２、１４を封止する封止体５０とを備える。封止体５０は、絶縁性材料で構成されている。特に限定されないが、本実施例における封止体５０は、封止用材料（例えばエポキシ樹脂）を、金型１００（図８、図９参照）によって成形したものである。
二つ半導体素子１２、１４は、パワー半導体素子であり、互いに同一の構成を有する。第１半導体素子１２は、下面電極１２ａ、上面電極１２ｂ及び複数の信号パッド１２ｃを有する。下面電極１２ａは、第１半導体素子１２の下面に位置しており、上面電極１２ｂ及び複数の信号パッド１２ｃは、第１半導体素子１２の上面に位置している。同様に、第２半導体素子１４は、下面電極１４ａ、上面電極１４ｂ及び複数の信号パッド１４ｃを有する。
一例ではあるが、各々の半導体素子１２、１４は、ＲＣ（Reverse Conducting）−ＩＧＢＴ（Insulated Gate Bipolar Transistor）であり、単一の半導体基板にＩＧＢＴとダイオードとが一体に形成されている。ＩＧＢＴのコレクタ及びダイオードのカソードは、下面電極１２ａ、１４ａに接続されており、ＩＧＢＴのエミッタ及びダイオードのアノードは、上面電極１２ｂ、１４ｂに接続されている。なお、各々の半導体素子１２、１４、１６、１８は、ＲＣ−ＩＧＢＴに限定されず、単なるＩＧＢＴやＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）といった、他の種類のパワー半導体素子であってもよい。また、半導体基板の材料についても特に限定されず、例えば、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）又は窒化物半導体であってもよい。
半導体装置１０は、第１導体板２２と、第２導体板２４と、第３導体板２６と、第４導体板２８とをさらに備える。各々の導体板２２、２４、２６、２８は、銅又はその他の金属といった導体で構成されている。なお、各々の導体板２２、２４、２６、２８は、絶縁体の基板上に導体層が形成された積層基板（絶縁基板とも称される）であってもよい。第１導体板２２と第２導体板２４は互いに対向しており、それらの間に第１半導体素子１２が配置されている。第１半導体素子１２の下面電極１２ａは、第１導体板２２の主面２３にはんだ付けされており、第１半導体素子１２の上面電極１２ｂは、導体スペーサ１３を介して第２導体板２４の主面２５にはんだ付けされている。第１導体板２２の主面２３と、第２導体板２４の主面２５は、それぞれ封止体５０の内部に位置しており、互いに対向している。
同様に、第３導体板２６と第４導体板２８は互いに対向しており、それらの間に第２半導体素子１４が配置されている。第２半導体素子１４の下面電極１４ａは、第３導体板２６の主面２７にはんだ付けされており、第２半導体素子１４の上面電極１４ｂは、導体スペーサ１５を介して第４導体板２８の主面２９にはんだ付けされている。第３導体板２６の主面２７と、第４導体板２８の主面２９は、それぞれ封止体５０の内部に位置しており、互いに対向している。
第３導体板２６は、封止体５０の内部に位置する第１継手部３８において、第２導体板２４と電気的に接続されている。これにより、第１半導体素子１２と第２半導体素子１４は、電気的に直列に接続されている。一例ではあるが、第１継手部３８は、第２導体板２４と第３導体板２６との間に位置しており、第１継手部３８の一部は第２導体板２４と一体に形成され、第１継手部３８の他の一部は第３導体板２６と一体に形成されている。但し、他の実施形態として、第１継手部３８の少なくとも一部は、第２導体板２４及び第３導体板２６から独立した部材で構成されてもよい。
第１導体板２２は、封止体５０の下面で外部に露出しており、第２導体板２４は、封止体５０の上面で外部に露出している。これにより、第１導体板２２及び第２導体板２４は、半導体装置１０において導電経路の一部を構成するだけでなく、第１半導体素子１２の熱を外部へ放出する放熱板としても機能する。同様に、第３導体板２６は、封止体５０の下面で外部に露出しており、第４導体板２８は、封止体５０の上面で外部に露出している。これにより、第３導体板２６及び第４導体板２８についても、半導体装置１０において導電経路の一部を構成するだけでなく、第２半導体素子１４の熱を外部へ放出する放熱板としても機能する。
半導体装置１０は、第１電力端子３２（Ｐ端子）、第２電力端子３４（Ｏ端子）及び第３電力端子３６（Ｎ端子）をさらに備える。各々の電力端子３２、３４、３６は、封止体５０の内外に亘って延びている。一例ではあるが、三つの電力端子３２、３４、３６は、互いに平行であって、封止体５０から第１方向（図１、図２における上下方向）に沿って突出している。第１電力端子３２は、封止体５０の内部で第１導体板２２に接続されている。第２電力端子３４は、封止体５０の内部で第３導体板２６に接続されている。そして、第３電力端子３６は、封止体５０の内部で第４導体板２８に接続されている。
特に限定されないが、本実施例では、第１電力端子３２が第１導体板２２と一体に形成されており、第２電力端子３４が第３導体板２６と一体に形成されている。第３電力端子３６は、第２継手部４０を介して第４導体板２８に接続されている。一例ではあるが、第２継手部４０は、第２導体板２４と第４導体板２８との間に位置しており、第２継手部４０の一部は第４導体板２８と一体に形成され、第２継手部４０の他の一部は第３電力端子３６と一体に形成されている。但し、他の実施形態として、第２継手部４０の少なくとも一部は、第４導体板２８及び第３電力端子３６から独立した部材で構成されてもよい。
半導体装置１０はさらに、複数の第１信号端子４２と、複数の第２信号端子４４とを備える。これらの信号端子４２、４４は、三つの電力端子３２、３４、３６とは反対側に位置している。各々の信号端子４２、４４は、封止体５０の内外に亘って延びている。複数の第１信号端子４２は、互いに平行であって、封止体５０から第１方向（図１、図２における上下方向）に沿って突出している。複数の第１信号端子４２は、封止体５０の内部において、第１半導体素子１２の複数の信号パッド１２ｃにそれぞれ接続されている。複数の第１信号端子４２には、例えば、第１半導体素子１２のＩＧＢＴのゲートに接続されたゲート信号端子が含まれる（図４参照）。本実施例では、複数の第１信号端子４２と複数の信号パッド１２ｃとの間が、ボンディングワイヤ４６を介して接続されている。但し、他の実施形態として、複数の第１信号端子４２と複数の信号パッド１２ｃとの間は、例えばはんだ付けやろう付け等によって、直接的に接続されてもよい。
同様に、複数の第２信号端子４４は、互いに平行であって、封止体５０から第１方向に沿って突出している。複数の第２信号端子４４は、封止体５０の内部において、第２半導体素子１４の複数の信号パッド１４ｃにそれぞれ接続されている。複数の第２信号端子４４には、例えば、第２半導体素子１４のＩＧＢＴのゲートに接続されたゲート信号端子が含まれる。本実施例では、複数の第２信号端子４４と複数の信号パッド１４ｃとの間が、ボンディングワイヤ４８を介して接続されている。但し、他の実施形態として、複数の第２信号端子４４と複数の信号パッド１４ｃとの間は、例えばはんだ付けやろう付け等によって、直接的に接続されてもよい。
以上の構成により、本実施例の半導体装置１０では、第１電力端子３２と第２電力端子３４との間が第１半導体素子１２を介して接続されており、第２電力端子３４と第３電力端子３６との間が第２半導体素子１４を介して接続されている。そして、第１信号端子４２を介してゲート駆動信号を与えることにより、第１半導体素子１２のＩＧＢＴをターンオン及びターンオフすることができる。また、第２信号端子４４を介してゲート駆動信号を与えることにより、第２半導体素子１４のＩＧＢＴをターンオン及びターンオフすることができる。このような構成を有することから、本実施例の半導体装置１０は、コンバータやインバータといった電力変換回路において、上下一対のアームを構成することができる。
本実施例の半導体装置１０では、第１導体板２２に第１電力端子３２が接続されている。このような構成であると、第１電力端子３２の熱が、第１導体板２２を介して第１半導体素子１２に伝わるおそれがある。例えば、第１電力端子３２には比較的に大きな電流が流れるので、それによって第１電力端子３２が発熱することがある。また、第１電力端子３２は、外部の回路部材（例えばバスバー）に溶接されることも多く、その溶接箇所では、比較的に多くの熱が生じやすい。このような熱が第１半導体素子１２に伝わると、第１半導体素子１２の温度が上昇することによって、例えば第１半導体素子１２の動作を制限する必要が生じる。
上記の点に関して、本実施例の半導体装置１０では、第１半導体素子１２が、第１導体板２２の中央に対して、第１電力端子３２から離れるようにオフセットされている。詳しく説明すると、図５に示すように、第１導体板２２の主面２３は、おおむね矩形状であり、第１電力端子３２側に位置する第１辺２３ａと、第１方向に関して第１辺２３ａとは反対側に位置する第２辺２３ｂとを有する。そして、第１方向に関して、第１半導体素子１２から第１辺までの距離Ｄ１は、第１半導体素子１２から第２辺２３ｂまでの距離Ｄ２よりも大きくなっている。なお、第１方向とは、前述したように、封止体５０から第１電力端子３２が突出する方向であり、図５における上下方向である。このように、第１半導体素子１２が、第１電力端子３２から比較的に離れて配置されていることで、第１電力端子３２の熱が、第１導体板２２を介して第１半導体素子１２に伝わることを抑制することができる。
特に、本実施例の半導体装置１０では、第１方向に関して、第１半導体素子１２から第１辺２３ａまでの距離Ｄ１が、第１半導体素子１２の寸法Ｓ１の１／２以上となっている。このように、第１半導体素子１２から第１辺２３ａまでの距離Ｄ１（即ち、おおよそ第１半導体素子１２から第１電力端子３２までの距離）は、従来と比較して十分に大きい。これにより、第１電力端子３２の熱が、第１導体板２２を介して第１半導体素子１２に伝わることを、効果的に抑制することができる。
加えて、本実施例の半導体装置１０では、第１方向に関して、第１半導体素子１２から第１辺２３ａまでの距離Ｄ１が、第１半導体素子１２から第２辺２３ｂまでの距離Ｄ２の二倍以上となっている。これにより、第１半導体素子１２は、第１導体板２２の中央に対して、十分にオフセットして配置されている。従って、第１電力端子３２の熱が、第１導体板２２を介して第１半導体素子１２に伝わることを、効果的に抑制することができる。
本実施例の半導体装置１０は、前述したように、第２導体板２４をさらに備える。第２導体板２４は、第１半導体素子１２を挟んで第１導体板２２に対向し、封止体５０の内部で第１半導体素子１２に接続された主面２５を有する。第２導体板２４は、第１電力端子３２に隣接しているので、第１電力端子３２の熱を第１半導体素子１２へ伝えるおそれがある。そのことから、第１半導体素子１２は、第２導体板２４の中央に対しても、第１電力端子３２から離れるようにオフセットされている。
詳しくは、図６に示すように、第２導体板２４の主面２５は、おおむね矩形状であり、第１電力端子３２側に位置する第１辺２５ａと、第１方向に関して第１辺２５ａとは反対側に位置する第２辺２５ｂとを有している。第１方向に関して、第１半導体素子１２から第２導体板２４の第１辺２５ａまでの距離Ｄ５は、第１半導体素子１２から第２導体板２４の第２辺２５ｂまでの距離Ｄ６よりも大きい。これにより、第１電力端子３２の熱が、封止体５０及び第２導体板２４を介して（特に、第２導体板２４を介して）第１半導体素子１２に伝わることを、抑制することができる。
第２導体板２４においても、第１方向に関して、第１半導体素子１２から第１辺２５ａまでの距離Ｄ５が、第１半導体素子１２の寸法Ｓ１の１／２以上となっている。加えて、第１方向に関して、第１半導体素子１２から第１辺２５ａまでの距離Ｄ５が、第１半導体素子１２から第２辺２５ｂまでの距離Ｄ６の二倍以上となっている。これらの構成により、第１電力端子３２の熱が、封止体５０及び第２導体板２４を介して第１半導体素子１２に伝わることを、効果的に抑制することができる。
本実施例の半導体装置１０は、前述したように、第３導体板２６をさらに備える。第３導体板２６は、第１方向に直交する第２方向に関して、第１導体板２２と横並びに配置されている。第３導体板２６には、第２電力端子３４が接続されており、第２電力端子３４は封止体５０から第１方向に沿って延びている。このような構造によると、第２電力端子３４の熱が、第３導体板２６を介して第２半導体素子１４に伝わるおそれがある。そのことから、第２半導体素子１４についても、第３導体板２６の中央に対して、第２電力端子３４から離れるようにオフセットされている。
詳しくは、図５に示すように、第３導体板２６の主面２７は、おおむね矩形状であり、第２電力端子３４側に位置する第１辺２７ａと、第１方向に関して第１辺２７ａとは反対側に位置する第２辺２７ｂとを有する。そして、第１方向に関して、第２半導体素子１４から第３導体板２６の第１辺２７ａまでの距離Ｄ３は、第２半導体素子１４から第３導体板２６の第２辺２７ｂまでの距離Ｄ４よりも大きい。このような構成によると、第２電力端子３４の熱が、第３導体板２６を介して第２半導体素子１４に伝わることを、抑制することができる。
第３導体板２６においても、第１方向に関して、第２半導体素子１４から第１辺２７ａまでの距離Ｄ３が、第２半導体素子１４の寸法Ｓ２の１／２以上となっている。加えて、第１方向に関して、第２半導体素子１４から第１辺２７ａまでの距離Ｄ３が、第２半導体素子１４から第２辺２７ｂまでの距離Ｄ４の二倍以上となっている。これらの構成により、第２電力端子３４の熱が、第３導体板２６を介して第２半導体素子１４に伝わることを、効果的に抑制することができる。
本実施例の半導体装置１０は、前述したように、第４導体板２８をさらに備える。第４導体板２８は、第２半導体素子１４を挟んで第３導体板２６に対向し、封止体５０の内部で第２半導体素子１４に接続された主面２９を有する。第４導体板２８は、第２電力端子３４に隣接しているので、第２電力端子３４の熱を第２半導体素子１４へ伝えるおそれがある。また、第４導体板２８は、第３電力端子３６に接続されているので、第３電力端子３６の熱を第２半導体素子１４へ伝えるおそれもある。そのことから、第２半導体素子１４は、第４導体板２８の中央に対しても、第２電力端子３４及び第３電力端子３６から離れるようにオフセットされている。
詳しくは、図６に示すように、第４導体板２８の主面２９は、おおむね矩形状であり、第１電力端子３２側に位置する第１辺２９ａと、第１方向に関して第１辺２９ａとは反対側に位置する第２辺２９ｂとを有している。第１方向に関して、第２半導体素子１４から第４導体板２８の第１辺２９ａまでの距離Ｄ７は、第２半導体素子１４から第４導体板２８の第２辺２９ｂまでの距離Ｄ８よりも大きい。これにより、第２電力端子３４や第３電力端子３６の熱が、第４導体板２８を介して第２半導体素子１４に伝わることを、抑制することができる。
第４導体板２８においても、第１方向に関して、第２半導体素子１４から第１辺２９ａまでの距離Ｄ７が、第２半導体素子１４の寸法Ｓ２の１／２以上となっている。加えて、第１方向に関して、第２半導体素子１４から第１辺２９ａまでの距離Ｄ７が、第２半導体素子１４から第２辺２９ｂまでの距離Ｄ８の二倍以上となっている。これらの構成により、第２電力端子３４及び第３電力端子３６の熱が、第４導体板２８を介して第２半導体素子１４に伝わることを、効果的に抑制することができる。
本実施例の半導体装置１０では、第３導体板２６が、第２導体板２４と第３導体板２６との間に位置する第１継手部３８を介して、第２導体板２４に接続されている。特に限定されないが、第１継手部３８は、第１半導体素子１２及び第２半導体素子１４に近接しているとよく、それによって、半導体装置１０内を流れる電流の経路を短くすることができる。具体的には、図７に示すように、第３導体板２６に垂直な平面視において、第１継手部３８を第２方向に沿って仮想的に拡張した範囲Ｒ１内に、第１半導体素子１２及び第２半導体素子１４の各々の１／２以上が含まれるとよい。このような構成によると、第１半導体素子１２及び第２半導体素子１４に対して、第１継手部３８が十分に近接して配置される。第１半導体素子１２と第１継手部３８との間の電流経路や、第２半導体素子１４と第１継手部３８との間の電流経路が短くなるので、それらの経路における電気的な損失を低減することができる。
本実施例の半導体装置１０では、第３電力端子３６が、第２継手部４０を介して、第４導体板２８に接続されている。特に限定されないが、第２継手部４０は、第１半導体素子１２及び第２半導体素子１４から離間しているとよく、それによって、第３電力端子３６の熱が、第１半導体素子１２及び第２半導体素子１４に伝わることを抑制することができる。具体的には、図７に示すように、第４導体板２８に垂直な平面視において、第２継手部４０を第２方向に沿って仮想的に拡張した範囲Ｒ２内には、第１半導体素子１２及び第２半導体素子１４のいずれも含まれないとよい。このような構成によると、第１半導体素子１２及び第２半導体素子１４が、第２継手部４０及び第３電力端子３６から離れて位置するので、第３電力端子３６の熱が第１半導体素子１２及び第２半導体素子１４へ伝わることを抑制することができる。
次に、半導体装置１０の製造方法について説明する。但し、この説明は半導体装置１０の製造方法を限定するものではない。図８に示すように、半導体装置１０の製造方法では、半導体装置１０の半製品１０ａが、金型１００のキャビティ１０２に対してセットされる。次いで、そのキャビティ１０２内に溶融させた封止用材料５０ａ（例えば、エポキシ樹脂といった絶縁性材料）が注入されて、封止体５０の成形が行われる。ここで、半製品１０ａの構成は、半導体装置１０から封止体５０を取り除いた構成に等しい。但し、複数の電力端子３２、３４、３６及び複数の信号端子４２、４４については、その一部又は全部が一体化されたリードフレームの態様であってもよい。
金型１００にはゲート１０４が設けられており、封止用材料５０ａは、ゲート１０４からキャビティ１０２内に流入する。キャビティ１０２に流入した封止用材料５０ａは、第１導体板２２と第２導体板２４との間や、第３導体板２６と第４導体板２８との間に進行する。第１導体板２２と第２導体板２４との間では、封止用材料５０ａが第１半導体素子１２の両側に分かれて流れ、第１半導体素子１２を越えた位置において再び合流する。このとき、封止用材料５０ａが合流した位置では、封止用材料５０ａと第１半導体素子１２との間に、空気５２が巻き込まれることがある。このような空気５２が完成した半導体装置１０の封止体５０に残留していると、例えば半導体装置１０の耐久性に影響を与えるおそれがある。特に、第１半導体素子１２と封止体５０との間に空気５２が位置すると（即ち、空気５２が第１半導体素子１２に接していると）、半導体装置１０に与えられる影響は大きくなる。
前述したように、本実施例の半導体装置１０では、第１半導体素子１２が、第１導体板２２及び第２導体板２４の中央に位置しておらず、それらの中央からオフセットされている。この点については、半製品１０ａにおいても同様である。これにより、第１半導体素子１２は、金型１００のゲート１０４に対して比較的に近接しており、上記した空気５２の巻き込みは、比較的に早い段階で発生する。従って、空気５２の巻き込みが発生した後も、封止用材料５０ａの注入は比較的に長く継続される。その結果、図９に示すように、巻き込まれた空気５２は、封止用材料５０ａの流れに乗って、第１半導体素子１２から離れるように移動していく。このように、封止用材料５０ａ内に空気５２が巻き込まれたとしても、完成した半導体装置１０では、その空気５２（即ち、気泡）が第１半導体素子１２から離れて位置する。これにより、封止体５０内に空気５２が残存しても、それによって半導体装置１０が受ける影響は低減される。第３導体板２６と第４導体板２８との間についても同様であり、封止用材料５０ａによって巻き込まれた空気が、第２半導体素子１４に接した状態で残存することが抑制される。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
１０：半導体装置
１２：第１半導体素子
１４：第２半導体素子
２２：第１導体板
２４：第２導体板
２６：第３導体板
２８：第４導体板
３２：第１電力端子
３４：第２電力端子
３６：第３電力端子
３８：第１継手部
４０：第２継手部
５０：封止体

Claims (9)

  1. 第１導体板と、
    前記第１導体板の主面上に配置された単一の第１半導体素子と、
    前記第１半導体素子を封止する封止体と
    前記封止体の内部で前記第１導体板に接続されているとともに、前記封止体から第１方向に沿って突出する第１電力端子と、
    を備え、
    前記第１導体板の前記主面は、前記第１電力端子側に位置する第１辺と、前記第１方向に関して前記第１辺とは反対側に位置する第２辺とを有し、
    前記第１方向に関して、前記第１半導体素子から前記第１辺までの距離は、前記第１半導体素子から前記第２辺までの距離よりも大きい、
    半導体装置。
  2. 前記第１方向に関して、前記第１半導体素子から前記第１辺までの前記距離は、前記第１半導体素子の寸法の１／２以上である、請求項１に記載の半導体装置。
  3. 前記第１方向に関して、前記第１半導体素子から前記第１辺までの前記距離は、前記第１半導体素子から前記第２辺までの前記距離の二倍以上である、請求項１又は２に記載の半導体装置。
  4. 前記第１半導体素子を挟んで前記第１導体板に対向する第２導体板をさらに備え、
    前記第２導体板は、前記封止体の内部で前記第１半導体素子に接続された主面を有する、請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第２導体板は、前記第１半導体素子に接続された主面を有し、
    前記第２導体板の前記主面は、前記第１電力端子側に位置する第１辺と、前記第１方向に関して前記第１辺とは反対側に位置する第２辺とを有し、
    前記第１方向に関して、前記第１半導体素子から前記第２導体板の前記第１辺までの距離は、前記第１半導体素子から前記第２導体板の前記第２辺までの距離よりも大きい、請求項４に記載の半導体装置。
  6. 前記第１方向に直交する第２方向に関して、前記第１導体板と横並びに配置された第３導体板と、
    前記封止体の内部において前記第３導体板の主面上に配置された単一の第２半導体素子と、
    前記封止体の内部で前記第３導体板に接続されているとともに、前記封止体から前記第１方向に沿って突出する第２電力端子と、をさらに備え、
    前記第３導体板の前記主面は、前記第２電力端子側に位置する第１辺と、前記第１方向に関して前記第１辺とは反対側に位置する第２辺とを有し、
    前記第１方向に関して、前記第２半導体素子から前記第３導体板の前記第１辺までの距離は、前記第２半導体素子から前記第３導体板の前記第２辺までの距離よりも大きい、請求項４又は５に記載の半導体装置。
  7. 前記第３導体板は、前記第２導体板と前記第３導体板との間に位置する第１継手部を介して、前記第２導体板に接続されており、
    前記第３導体板に垂直な平面視において、前記第１継手部を前記第２方向に沿って仮想的に拡張した範囲内に、前記第１半導体素子及び前記第２半導体素子の各々の１／２以上が含まれる、請求項６に記載の半導体装置。
  8. 前記第２半導体素子を挟んで前記第３導体板に対向する第４導体板と、
    前記封止体の内部で前記第４導体板に接続されているとともに、前記封止体から前記第１方向に沿って突出する第３電力端子と、をさらに備え、
    前記第４導体板は、前記第２方向に関して前記第２導体板と横並びに配置されているとともに、第２継手部を介して前記第３電力端子に接続されており、
    前記第４導体板に垂直な平面視において、前記第２継手部は、前記第２導体板と前記第４導体板との間に位置するとともに、前記第３電力端子と前記第１継手部との間に位置する、請求項７に記載の半導体装置。
  9. 前記第４導体板に垂直な前記平面視において、前記第２継手部を前記第２方向に沿って仮想的に拡張した範囲内には、前記第１半導体素子及び前記第２半導体素子のいずれも含まれない、請求項８に記載の半導体装置。
JP2018174049A 2018-09-18 2018-09-18 半導体装置 Pending JP2020047725A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018174049A JP2020047725A (ja) 2018-09-18 2018-09-18 半導体装置
DE102019120248.5A DE102019120248A1 (de) 2018-09-18 2019-07-26 Halbleitervorrichtung
US16/543,965 US10950526B2 (en) 2018-09-18 2019-08-19 Semiconductor device
CN201910852738.3A CN110911375A (zh) 2018-09-18 2019-09-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018174049A JP2020047725A (ja) 2018-09-18 2018-09-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2020047725A true JP2020047725A (ja) 2020-03-26

Family

ID=69646740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018174049A Pending JP2020047725A (ja) 2018-09-18 2018-09-18 半導体装置

Country Status (4)

Country Link
US (1) US10950526B2 (ja)
JP (1) JP2020047725A (ja)
CN (1) CN110911375A (ja)
DE (1) DE102019120248A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6771447B2 (ja) * 2017-09-29 2020-10-21 日立オートモティブシステムズ株式会社 パワー半導体装置およびそれを用いた電力変換装置
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP2017011028A (ja) * 2015-06-18 2017-01-12 株式会社デンソー 半導体装置
JP2017208385A (ja) * 2016-05-16 2017-11-24 株式会社デンソー 電子装置
JP2018060966A (ja) * 2016-10-07 2018-04-12 株式会社デンソー 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812429B2 (ja) * 2005-01-31 2011-11-09 三洋電機株式会社 回路装置の製造方法
JP5427745B2 (ja) * 2010-09-30 2014-02-26 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びその製造方法
JP5626087B2 (ja) * 2011-04-13 2014-11-19 三菱電機株式会社 半導体装置
JP6001472B2 (ja) 2013-02-12 2016-10-05 トヨタ自動車株式会社 半導体装置の製造方法
JP6001473B2 (ja) 2013-02-12 2016-10-05 トヨタ自動車株式会社 半導体装置の製造方法
JP6578900B2 (ja) * 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
JP6633859B2 (ja) * 2015-07-31 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP2017011028A (ja) * 2015-06-18 2017-01-12 株式会社デンソー 半導体装置
JP2017208385A (ja) * 2016-05-16 2017-11-24 株式会社デンソー 電子装置
JP2018060966A (ja) * 2016-10-07 2018-04-12 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
DE102019120248A1 (de) 2020-03-19
CN110911375A (zh) 2020-03-24
US20200091042A1 (en) 2020-03-19
US10950526B2 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
JP6338937B2 (ja) パワーモジュールおよびその製造方法
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
US9159715B2 (en) Miniaturized semiconductor device
US11456244B2 (en) Semiconductor device
WO2020059285A1 (ja) 半導体装置
JP2019186403A (ja) 半導体装置
JP2020136516A (ja) 半導体モジュールとそれを用いた電力変換装置
JP2019216189A (ja) 半導体装置
JP2020047725A (ja) 半導体装置
WO2019235097A1 (ja) 半導体装置
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP2013085470A (ja) インバータ
JP2019029410A (ja) 半導体モジュール
WO2022059251A1 (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
JP7074046B2 (ja) 半導体装置とその製造方法
US20190221494A1 (en) Semiconductor device
JP7159609B2 (ja) 半導体装置
JP2005150419A (ja) 半導体装置
JP2019153753A (ja) 半導体装置
JP2019067950A (ja) 半導体装置の製造方法
US11276627B2 (en) Semiconductor device
JP6834673B2 (ja) 半導体モジュール
JP2020102595A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221101