DE102019120248A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102019120248A1
DE102019120248A1 DE102019120248.5A DE102019120248A DE102019120248A1 DE 102019120248 A1 DE102019120248 A1 DE 102019120248A1 DE 102019120248 A DE102019120248 A DE 102019120248A DE 102019120248 A1 DE102019120248 A1 DE 102019120248A1
Authority
DE
Germany
Prior art keywords
circuit board
semiconductor element
encapsulation
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102019120248.5A
Other languages
English (en)
Inventor
Takuya Kadoguchi
Satoshi TAKAHAGI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102019120248A1 publication Critical patent/DE102019120248A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung kann eine erste Leiterplatte umfassen, ein erstes Halbleiterelement, das ein einziges Halbleiterelement ist, das auf einer Hauptoberfläche der ersten Leiterplatte angeordnet ist, eine Verkapselung, die das erste Halbleiterelement verkapselt, und einen ersten Leistungsanschluss, der innerhalb der Verkapselung mit der ersten Leiterplatte verbunden ist und entlang einer ersten Richtung von der Verkapselung hervorsteht. Die Hauptoberfläche der ersten Leiterplatte kann eine erste Seite umfassen, die sich in der Nähe des ersten Leistungsanschlusses befindet, und eine zweite Seite, die sich in Bezug auf die erste Richtung gegenüber von der ersten Seite befindet. In Bezug auf die erste Richtung kann ein Abstand von dem ersten Halbleiterelement zu der ersten Seite größer sein als ein Abstand von dem ersten Halbleiterelement zu der zweiten Seite.

Description

  • Technisches Gebiet
  • Die vorliegend offenbarte Technologie betrifft eine Halbleitervorrichtung.
  • Hintergrund
  • Die japanische Offenlegungsschrift Nr. 2014-154779 beschreibt eine Halbleitervorrichtung. Diese Halbleitervorrichtung umfasst Leiterplatten, zwei Halbleiterelemente, die auf den Leiterplatten angeordnet sind, und Leistungsanschlüsse, die sich von den Leiterplatten aus erstrecken.
  • Kurzfassung
  • In der oben beschriebenen Halbleitervorrichtung sind die zwei Halbleiterelemente gleichmäßig auf ihren entsprechenden Leiterplatten angeordnet. Entsprechend sind bei herkömmlichen Halbleitervorrichtungen ein oder mehrere Halbleiterelemente gleichmäßig auf einer Leiterplatte angeordnet. Eine Halbleitervorrichtung, bei der ein einziges Halbleiterelement auf einer Leiterplatte vorhanden ist, wird daher üblicherweise so gestaltet, dass sich das Halbleiterelement in einem Zentrum bzw. in einer Mitte der Leiterplatte befindet. Allerdings muss die Halbleitervorrichtung nicht notwendigerweise eine symmetrische Struktur aufweisen und ihr Leistungsanschluss ist zum Beispiel häufig nur auf einer Seite der Leiterplatte ausgebildet. In diesem Fall sollte bei der Anordnung des Halbleiterelements auf der Leiterplatte eine Positionsbeziehung zwischen dem Halbleiterelement und dem Leistungsanschluss berücksichtigt werden, wenn das Halbleiterelement nicht einfach im Zentrum der Leiterplatte angeordnet wird. Die vorliegende Anmeldung schafft eine Technologie dafür, die eine Verbesserung einer Halbleitervorrichtung ermöglicht.
  • Eine hier offenbarte Halbleitervorrichtung kann eine erste Leiterplatte aufweisen, ein erstes Halbleiterelement, das ein einziges Halbleiterelement ist, das auf einer Hauptoberfläche der ersten Leiterplatte angeordnet ist, eine Verkapselung, die das erste Halbleiterelement verkapselt, und einen ersten Leistungsanschluss, der mit der ersten Leiterplatte innerhalb der Verkapselung verbunden ist und entlang einer ersten Richtung von der Verkapselung hervorsteht. Die Hauptoberfläche der ersten Leiterplatte kann eine erste Seite aufweisen, die sich in der Nähe des ersten Leistungsanschlusses befindet, und eine zweite Seite, die sich in Bezug auf die erste Richtung gegenüber von der ersten Seite befindet. In Bezug auf die erste Richtung kann ein Abstand von dem ersten Halbleiterelement zu der ersten Seite größer sein als ein Abstand von dem ersten Halbleiterelement zu der zweiten Seite. Es ist anzumerken, dass „ein erstes Halbleiterelement, das auf einer Hauptoberfläche der ersten Leiterplatte angeordnet ist“ bedeutet, dass nur ein einziges Halbleiterelement auf der ersten Leiterplatte vorhanden ist, welches vorliegend als erstes Halbleiterelement bezeichnet wird.
  • In der oben beschriebenen Halbleitervorrichtung ist der erste Leistungsanschluss mit der ersten Leiterplatte verbunden. In einer solchen Konfiguration könnte sich Wärme des ersten Leistungsanschlusses über die erste Leiterplatte auf das erste Halbleiterelement übertragen. Zum Beispiel kann der erste Leistungsanschluss Wärme erzeugen, da es der erste Leistungsanschluss zulässt, dass ein relativ hoher Strom hindurch fließt. Ferner wird der erste Leistungsanschluss häufig an ein externes Schaltelement (z. B. eine Stromschiene) geschweißt und tendiert dazu, an seiner Schweißstelle relativ große Mengen an Wärme zu erzeugen. Falls sich eine solche Wärme auf das erste Halbleiterelement überträgt, wird so eine Temperatur des ersten Halbleiterelements erhöht, was zum Beispiel einen Bedarf erzeugen kann, einen Betrieb des ersten Halbleiterelements zu begrenzen. Diesbezüglich erlaubt es die Struktur der oben beschriebenen Halbleitervorrichtung, dass das erste Halbleiterelement nicht in einem Zentrum der ersten Leiterplatte angeordnet wird, sondern an einer Position, die relativ zu dem ersten Leistungsanschluss beabstandet ist. Dies unterbindet eine Übertragung der Wärme von dem ersten Leistungsanschluss auf das erste Halbleiterelement über die erste Leiterplatte.
  • Figurenliste
    • 1 ist eine Draufsicht einer Halbleitervorrichtung 10 in einer Ausführungsform.
    • 2 zeigt eine Innenstruktur der Halbleitervorrichtung 10 in einer Draufsicht entlang einer Richtung, die rechtwinklig zu Leiterplatten 22, 24, 26, 28 verläuft.
    • 3 ist eine Querschnittsansicht entlang einer Linie III-III in 1.
    • 4 zeigt eine Schaltungsstruktur der Halbleitervorrichtung 10.
    • 5 ist ein Schema, das eine Anordnung eines ersten Halbleiterelements 12 relativ zu der ersten Leiterplatte 22 und eine Anordnung eines zweiten Halbleiterelements 14 relativ zu der dritten Leiterplatte 26 erläutert.
    • 6 ist ein Schema, das eine Anordnung des ersten Halbleiterelements 12 relativ zu der zweiten Leiterplatte 24 und eine Anordnung des zweiten Halbleiterelements 14 relativ zu der vierten Leiterplatte 28 erläutert.
    • 7 ist ein Schema zur Erläuterung einer Anordnung des ersten Halbleiterelements 12 und des zweiten Halbleiterelements 14 relativ zu einem ersten Verbinder- bzw. Verbindungsabschnitt 38 und einer Anordnung des ersten Halbleiterelements 12 und des zweiten Halbleiterelements 14 relativ zu einem zweiten Verbindungsabschnitt 40.
    • 8 ist ein Schema, das einen Formprozess eines Verkapselungsmaterials 50a unter Verwendung eines Formwerkzeugs zu einem Zeitpunkt während des Prozesses zeigt.
    • 9 ist ein Schema, das den Formprozess des Verkapselungsmaterials 50a unter Verwendung des Formwerkzeugs zu einem späteren Zeitpunkt als dem Zeitpunkt in 8 zeigt.
  • Detaillierte Beschreibung
  • In einer Ausführungsform der vorliegenden Technologie kann der Abstand von dem ersten Halbleiterelement zu der ersten Seite größer gleich einer Hälfte einer Größe des ersten Halbleiterelements in Bezug auf die oben erwähnte erste Richtung sein (d. h. eine Richtung, in die der erste Leistungsanschluss hervorsteht). Dementsprechend kann der Abstand von dem ersten Halbleiterelement zu der ersten Seite (der etwa einem Abstand von dem ersten Halbleiterelement zu dem ersten Leistungsanschluss entspricht) ausreichend größer eingestellt werden als bei herkömmlichen Halbleitervorrichtungen. Dies kann eine Übertragung der Wärme von dem ersten Leistungsanschluss auf das erste Halbleiterelement über die erste Leiterplatte effizient unterbinden.
  • In einer Ausführungsform der vorliegenden Technologie kann in Bezug auf die erste Richtung der Abstand von dem ersten Halbleiterelement zu der ersten Seite mindestens das Doppelte des Abstands von dem ersten Halbleiterelement zu der zweiten Seite betragen. Dementsprechend kann das erste Halbleiterelement derart angeordnet sein, dass es relativ zu dem Zentrum der ersten Leiterplatte ausreichend versetzt ist. Dies kann eine Übertragung der Wärme von dem ersten Leistungsanschluss auf das erste Halbleiterelement über die erste Leiterplatte effizient unterbinden.
  • In einer Ausführungsform der vorliegenden Technologie kann die Halbleitervorrichtung ferner eine zweite Leiterplatte aufweisen, die gegenüber von der ersten Leiterplatte liegt, wobei das erste Halbleiterelement dazwischen eingefügt ist, und die zweite Leiterplatte kann eine Hauptoberfläche aufweisen, die mit dem ersten Halbleiterelement innerhalb der Verkapselung verbunden ist. Falls die Halbleitervorrichtung allerdings die zweite Leiterplatte umfasst, könnte die Wärme des ersten Leistungsanschlusses über die Verkapselung und die zweite Leiterplatte auf das erste Halbleiterelement übertragen werden. Daher kann in einer Ausführungsform die Hauptoberfläche der zweiten Leiterplatte eine erste Seite aufweisen, die sich in der Nähe des ersten Leistungsanschlusses befindet, und eine zweite Seite, die sich in Bezug auf die erste Richtung gegenüber von der ersten Seite befindet. Dann kann in Bezug auf die erste Richtung ein Abstand von dem ersten Halbleiterelement zu der ersten Seite der zweiten Leiterplatte größer sein als ein Abstand von dem ersten Halbleiterelement zu der zweiten Seite der zweiten Leiterplatte. Eine solche Konfiguration kann eine Übertragung der Wärme von dem ersten Leistungsanschluss über die Verkapselung und die zweite Leiterplatte auf das erste Halbleiterelement unterbinden (insbesondere über die zweite Leiterplatte).
  • In einer Ausführungsform der vorliegenden Technologie kann die Halbleitervorrichtung ferner eine dritte Leiterplatte aufweisen, die sich, in einer zweiten Richtung rechtwinklig zu der ersten Richtung, Seite an Seite mit der ersten Leiterplatte befindet, ein zweites Halbleiterelement aufweisen, das ein einziges Halbleiterelement ist, das auf einer Hauptoberfläche der dritten Leiterplatte innerhalb der Verkapselung angeordnet ist, und einen zweiten Leistungsanschluss aufweisen, der mit der dritten Leiterplatte innerhalb der Verkapselung verbunden ist und entlang der ersten Richtung von der Verkapselung hervorsteht. Allerdings könnte sich bei einer solchen Struktur Wärme des zweiten Leistungsanschlusses über die dritte Leiterplatte auf das zweite Halbleiterelement übertragen. Daher kann in einer Ausführungsform die Hauptoberfläche der dritten Leiterplatte eine erste Seite aufweisen, die sich in der Nähe des zweiten Leistungsanschlusses befindet, und eine zweite Seite, die sich in Bezug auf die erste Richtung gegenüber von der ersten Seite befindet. Dann kann in Bezug auf die erste Richtung ein Abstand von dem zweiten Halbleiterelement zu der ersten Seite der dritten Leiterplatte größer sein als ein Abstand von dem zweiten Halbleiterelement zu der zweiten Seite der dritten Leiterplatte. Eine solche Konfiguration kann eine Übertragung der Wärme von dem zweiten Leistungsanschluss auf das zweite Halbleiterelement über die dritte Leiterplatte unterbinden. Es ist anzumerken, dass „ein zweites Halbleiterelement, das auf einer Hauptoberfläche der dritten Leiterplatte angeordnet ist“ bedeutet, dass nur ein einziges Halbleiterelement auf der dritten Leiterplatte vorhanden ist, welches vorliegend als zweites Halbleiterelement bezeichnet wird.
  • In einer Ausführungsform der vorliegenden Technologie kann die dritte Leiterplatte über einen ersten Verbindungsabschnitt mit der zweiten Leiterplatte verbunden sein, der sich zwischen der zweiten Leiterplatte und der dritten Leiterplatte befindet. In diesem Fall können sich in einer Draufsicht entlang einer Richtung rechtwinklig zu der dritten Leiterplatte mindestens eine Hälfte des ersten Halbleiterelements und mindestens eine Hälfte des zweiten Halbleiterelements jeweils innerhalb einer Region befinden, die durch virtuelle Ausdehnung des ersten Verbindungsabschnitts in der zweiten Richtung definiert ist. Eine solche Konfiguration erlaubt es, dass der erste Verbindungsabschnitt relativ nahe an dem ersten Halbleiterelement und dem zweiten Halbleiterelement angeordnet wird. Dies verkürzt einen Strompfad zwischen dem ersten Halbleiterelement und dem ersten Verbindungsabschnitt und einen Strompfad zwischen dem zweiten Halbleiterelement und dem ersten Verbindungsabschnitt, und so kann ein elektrischer Verlust auf diesen Pfaden reduziert werden.
  • In einer Ausführungsform der vorliegenden Technologie kann die Halbleitervorrichtung ferner eine vierte Leiterplatte aufweisen, die gegenüber von der dritten Leiterplatte liegt, wobei das zweite Halbleiterelement dazwischen eingefügt ist, und einen dritten Leistungsanschluss aufweisen, der innerhalb der Verkapselung mit der vierten Leiterplatte verbunden ist und von der Verkapselung entlang der ersten Richtung hervorstehen. In diesem Fall kann sich die vierte Leiterplatte in der zweiten Richtung Seite an Seite mit der zweiten Leiterplatte befinden und kann über einen zweiten Verbindungsabschnitt mit dem dritten Leistungsanschluss verbunden sein. Dann kann sich der zweite Verbindungsabschnitt, in einer Draufsicht entlang einer Richtung rechtwinklig zu der vierten Leiterplatte, zwischen der zweiten Leiterplatte und der vierten Leiterplatte befinden und kann sich ferner zwischen dem dritten Leistungsanschluss und dem ersten Verbindungsabschnitt befinden.
  • In der oben beschriebenen Ausführungsform ist es möglich, dass sich in der Draufsicht entlang der Richtung rechtwinklig zu der vierten Leiterplatte weder das erste Halbleiterelement noch das zweite Halbleiterelement innerhalb einer Region befinden, die durch virtuelle Ausdehnung des zweiten Verbindungsabschnitts in der zweiten Richtung definiert ist, allerdings ist dies nicht darauf beschränkt. Eine solche Konfiguration erlaubt es, dass sich das erste Halbleiterelement und das zweite Halbleiterelement von dem zweiten Verbindungsabschnitt und dem dritten Leistungsanschluss entfernt befinden, und sie kann daher eine Wärmeübertragung des dritten Leistungsanschlusses auf das erste Halbleiterelement und das zweite Halbleiterelement unterbinden.
  • Es werden nun repräsentative, nicht einschränkende Beispiele für die vorliegende Erfindung unter Bezugnahme auf die beigefügte Zeichnung detailliert beschrieben. Diese detaillierte Beschreibung dient allein dem Zweck, einem Fachmann weitere Details für die Anwendung von Aspekten der vorliegenden Lehre zu lehren und soll nicht den Schutzumfang der vorliegenden Anmeldung beschränken. Ferner kann jedes der zusätzlichen Merkmale und Lehren, die nachfolgend offenbart werden, einzeln oder in Verbindung mit anderen Merkmalen und Lehren verwendet werden, um verbesserte Halbleitervorrichtungen, sowie Verfahren zur Verwendung und Herstellung derselben zu schaffen.
  • Ferner können Kombinationen von Merkmalen und Schritten, die in der nachfolgenden detaillierten Beschreibung offenbart werden, nicht erforderlich sein, um die vorliegende Erfindung im breitesten Sinne anzuwenden, und werden stattdessen nur gelehrt, um repräsentative Beispiele der vorliegenden Anmeldung besonders zu beschreiben. Ferner können verschiedene Merkmale der oben beschriebenen und der unten beschriebenen repräsentativen Beispiele sowie der verschiedenen unabhängigen und abhängigen Ansprüche auf eine Art und Weise kombiniert werden, die nicht speziell und explizit aufgezählt wird, um zusätzliche nützliche Ausführungsformen der vorliegenden Lehre zu schaffen.
  • Alle in der Beschreibung und/oder in den Ansprüchen offenbarten Merkmale sollen einzeln und unabhängig voneinander zum Zwecke einer ursprünglichen, schriftlichen Offenbarung offenbart werden, sowie zum Zwecke der Beschränkung des Anmeldungsgegenstandes, unabhängig von den Zusammensetzungen der Merkmale in den Ausführungsformen und/oder den Ansprüchen. Zudem sollen alle Wertbereiche oder Angaben von Gruppen an Elementen jeden möglichen Zwischenwert oder jedes mögliche Zwischenelement zum Zwecke einer ursprünglichen schriftlichen Offenbarung sowie zum Zwecke der Beschränkung des Anmeldungsgegenstands offenbaren.
  • Ausführungsformen
  • Unter Bezugnahme auf die Zeichnung wird nun eine Halbleitervorrichtung 10 in einer Ausführungsform beschrieben. Die Halbleitervorrichtung 10 in der vorliegenden Ausführungsform ist eine Leistungs-Halbleitervorrichtung und kann für eine Leistungswandlerschaltung, wie beispielsweise einen Wandler oder einen Wechselrichter, in einem elektrisch betriebenen Fahrzeug wie einem Elektrofahrzeug, einem Hybridfahrzeug oder einem Brennstoffzellenfahrzeug verwendet werden. Allerdings ist die Anwendung der Halbleitervorrichtung 10 nicht besonders beschränkt. Die Halbleitervorrichtung 10 kann breite Anwendung für verschiedene Vorrichtungen und Schaltungen finden.
  • Wie in den 1 bis 4 gezeigt, umfasst die Halbleitervorrichtung 10 ein erstes Halbleiterelement 12, ein zweites Halbleiterelement 14 und eine Verkapselung 50, die diese Halbleiterelemente 12, 14 verkapselt. Die Verkapselung 50 besteht aus einem isolierenden Material. Die Verkapselung 50 wird in der vorliegenden Ausführungsform ausgebildet, indem ein Verkapselungsmaterial (z. B. ein Epoxidharz) unter Verwendung eines Formwerkzeugs 100 (siehe 8 und 9) geformt wird, sie ist allerdings nicht besonders darauf beschränkt.
  • Die zwei Halbleiterelemente 12, 14 sind Leistungs-Halbleiterelemente und weisen zueinander identische Konfigurationen auf. Das erste Halbleiterelement 12 umfasst eine untere Elektrode 12a, eine obere Elektrode 12b und eine Mehrzahl von Signal-Pads 12c. Die untere Elektrode 12a befindet sich auf einer unteren Oberfläche des ersten Halbleiterelements 12 und die obere Elektrode 12b und die Mehrzahl von Signal-Pads 12c befinden sich auf einer oberen Oberfläche des ersten Halbleiterelements 12. Ebenso umfasst das zweite Halbleiterelement 14 eine untere Elektrode 14a, eine obere Elektrode 14b und eine Mehrzahl von Signal-Pads 14c.
  • Die Halbleiterelemente 12, 14 sind zum Beispiel jeweils ein Reverse Conducting (RC)-Insulated Gate Bipolar Transistor (IGBT), wobei ein IGBT und eine Diode integral in einem einzigen Halbleitersubstrat ausgebildet sind. Kollektoren der IGBT und Kathoden der Dioden sind mit den entsprechenden unteren Elektroden 12a, 14a verbunden und Emitter der IGBT und Anoden der Dioden sind mit den entsprechenden oberen Elektroden 12b, 14b verbunden. Die Halbleiterelemente 12, 14 sind nicht jeweils auf ein RC-IGBT beschränkt und können ein Leistungs-Halbleiterelement eines anderen Typen sein, beispielsweise einfach ein IGBT und ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET). Ferner ist ein Material ihrer Halbleitersubstrate nicht besonders beschränkt und es kann zum Beispiel Silizium (Si), Siliziumkarbid (SiC) oder ein Nitridhalbleiter sein.
  • Die Halbleitervorrichtung 10 umfasst ferner eine erste Leiterplatte 22, eine zweite Leiterplatte 24, eine dritte Leiterplatte 26 und eine vierte Leiterplatte 28. Die Leiterplatten 22, 24, 26, 28 bestehen jeweils aus einem Leiter wie beispielsweise einem Kupfer oder einem anderen Metall. Die Leiterplatten 22, 24, 26, 28 können jeweils ein laminiertes Substrat sein (auch als isoliertes Substrat bezeichnet), das ein Isoliersubstrat umfasst, und eine Leiterschicht, die auf dem Isoliersubstrat ausgebildet ist. Die erste Leiterplatte 22 und die zweite Leiterplatte 24 stehen einander gegenüber und das erste Halbleiterelement 12 ist dazwischen eingefügt. Die untere Elektrode 12a des ersten Halbleiterelements 12 ist auf einer Hauptoberfläche 23 der ersten Leiterplatte 22 aufgelötet und die obere Elektrode 12b des ersten Halbleiterelements 12 ist über einen Leiterabstandshalter 13 auf einer Hauptoberfläche 25 der zweiten Leiterplatte 24 aufgelötet. Die Hauptoberfläche 23 der ersten Leiterplatte 22 und die Hauptoberfläche 25 der zweiten Leiterplatte 24 befinden sich innerhalb der Verkapselung 50 und sind gegenüber voneinander.
  • Ebenso befinden sich die dritte Leiterplatte 26 und die vierte Leiterplatte 28 gegenüber voneinander und das zweite Halbleiterelement 14 ist dazwischen eingefügt. Die untere Elektrode 14a des zweiten Halbleiterelements 14 ist auf einer Hauptoberfläche 27 der dritten Leiterplatte 26 aufgelötet und die obere Elektrode 14b des zweiten Halbleiterelements 14 ist über einen Leiterabstandshalter 15 auf einer Hauptoberfläche 29 der vierten Leiterplatte 28 aufgelötet. Die Hauptoberfläche 27 der dritten Leiterplatte 26 und die Hauptoberfläche 29 der vierten Leiterplatte 28 befinden sich innerhalb der Verkapselung 50 und liegen gegenüber voneinander.
  • Die dritte Leiterplatte 26 ist elektrisch mit der zweiten Leiterplatte 24 an einem ersten Verbindungsabschnitt 38 verbunden, der sich innerhalb der Verkapselung 50 befindet. Das erste Halbleiterelement 12 und das zweite Halbleiterelement 14 sind so elektrisch in Reihe geschaltet. Als Beispiel befindet sich der erste Verbindungsabschnitt 38 zwischen der zweiten Leiterplatte 24 und der dritten Leiterplatte 26, ein Teil des ersten Verbindungsabschnitts 38 ist integral mit der zweiten Leiterplatte 24 ausgebildet und ein anderer Teil desselben ist integral mit der dritten Leiterplatte 26 ausgebildet. In einer anderen Ausführungsform kann mindestens ein Teil des ersten Verbindungsabschnitts 38 als von der zweiten Leiterplatte 24 und der dritten Leiterplatte 26 unabhängiges Element ausgebildet sein.
  • Die erste Leiterplatte 22 liegt an einer unteren Oberfläche der Verkapselung 50 nach außen frei und die zweite Leiterplatte 24 liegt an einer oberen Oberfläche der Verkapselung 50 nach außen frei. Entsprechend bilden die erste Leiterplatte 22 und die zweite Leiterplatte 24 einen Teil von Leiterpfaden in der Halbleitervorrichtung 10 und fungieren als Wärmeabgabeplatten, die Wärme des ersten Halbleiterelements 12 nach außen abgeben. Ebenso liegt die dritte Leiterplatte 26 an der unteren Oberfläche der Verkapselung 50 nach außen frei und die vierte Leiterplatte 28 liegt an der oberen Oberfläche der Verkapselung 50 nach außen frei. Entsprechend bilden die dritte Leiterplatte 26 und die vierte Leiterplatte 28 ebenfalls einen Teil von Leiterpfaden in der Halbleitervorrichtung 10 und fungieren als Wärmeabgabeplatten, die Wärme des zweiten Halbleiterelements 14 nach außen abgeben.
  • Die Halbleitervorrichtung 10 umfasst ferner einen ersten Leistungsanschluss 32 (einen P-Anschluss), einen zweiten Leistungsanschluss 34 (einen O-Anschluss) und einen dritten Leistungsanschluss 36 (einen N-Anschluss). Die Leistungsanschlüsse 32, 34, 36 erstrecken sich jeweils innerhalb und außerhalb der Verkapselung 50. Als Beispiel sind die drei Leistungsanschlüsse 32, 34, 36 parallel zueinander und stehen von der Verkapselung 50 entlang einer ersten Richtung hervor (in 1 und 2 Oben-Unten-Richtung). Der erste Leistungsanschluss 32 ist mit der ersten Leiterplatte 22 innerhalb der Verkapselung 50 verbunden. Der zweite Leistungsanschluss 34 ist innerhalb der Verkapselung 50 mit der dritten Leiterplatte 26 verbunden. Der dritte Leistungsanschluss 36 ist innerhalb der Verkapselung 50 mit der vierten Leiterplatte 28 verbunden.
  • In der vorliegenden Ausführungsform ist der erste Leistungsanschluss 32 integral mit der ersten Leiterplatte 22 ausgebildet und der zweite Leistungsanschluss 34 ist integral mit der dritten Leiterplatte 26 ausgebildet, allerdings ist dies nicht darauf beschränkt. Der dritte Leistungsanschluss 36 ist über einen zweiten Verbindungsabschnitt 40 mit der dritten Leiterplatte 28 verbunden. Als Beispiel befindet sich der zweite Verbindungsabschnitt 40 zwischen der zweiten Leiterplatte 24 und der vierten Leiterplatte 28, ein Teil des zweiten Verbindungsabschnitts 40 ist integral mit der vierten Leiterplatte 28 ausgebildet und ein anderer Teil desselben ist integral mit dem dritten Leistungsanschluss 36 ausgebildet. In einer anderen Ausführungsform kann mindestens ein Teil des zweiten Verbindungsabschnitts 40 als von der vierten Leiterplatte 28 und dem dritten Leistungsanschluss 36 unabhängiges Element ausgebildet sein.
  • Die Halbleitervorrichtung 10 umfasst ferner eine Mehrzahl von ersten Signalanschlüssen 42 und eine Mehrzahl von zweiten Signalanschlüssen 44. Diese Signalanschlüsse 42, 44 befinden sich gegenüber von den drei Leistungsanschlüssen 32, 34, 36. Die Signalanschlüsse 42, 44 erstrecken sich jeweils innerhalb und außerhalb der Verkapselung 50. Die ersten Signalanschlüsse 42 sind parallel zueinander und stehen entlang der ersten Richtung von der Verkapselung 50 hervor (in 1 und 2 Oben-Unten-Richtung). Jeder der ersten Signalanschlüsse 42 ist mit einem entsprechenden der Signal-Pads 12c des ersten Halbleiterelements 12 innerhalb der Verkapselung 50 verbunden. Die Mehrzahl von ersten Signalanschlüssen 42 umfasst zum Beispiel einen Gate-Signalanschluss, der mit einem Gate des IGBT des ersten Halbleiterelements 12 verbunden ist (siehe 4). In der vorliegenden Ausführungsform sind die ersten Signalanschlüsse 42 und die Signal-Pads 12c über Bonddrähte 46 verbunden. Wie in einer anderen Ausführungsform können die ersten Signalanschlüsse 42 und die Signal-Pads 12c zum Beispiel über Weichlöten, Hartlöten oder dergleichen direkt verbunden werden.
  • Ebenso sind die zweiten Signalanschlüsse 44 parallel zueinander und stehen entlang der ersten Richtung von der Verkapselung 50 hervor. Jede der zweiten Signalanschlüsse 44 ist mit einem entsprechenden der Signal-Pads 14c des zweiten Halbleiterelements 14 innerhalb der Verkapselung 50 verbunden. Die Mehrzahl von zweiten Signalanschlüssen 44 umfasst zum Beispiel einen Gate-Signalanschluss, der mit einem Gate des IGBT des zweiten Halbleiterelements 14 verbunden ist. In der vorliegenden Ausführungsform sind die zweiten Signalanschlüsse 44 und die Signal-Pads 14c über Bonddrähte 48 verbunden. Wie in einer anderen Ausführungsform können die zweiten Signalanschlüsse 44 und die Signal-Pads 14c zum Beispiel über Weichlöten, Hartlöten oder dergleichen direkt verbunden werden.
  • Gemäß der obigen Konfiguration sind bei der Halbleitervorrichtung 10 der vorliegenden Ausführungsform der erste Leistungsanschluss 32 und der zweite Leistungsanschluss 34 über das erste Halbleiterelement 12 verbunden, und der zweite Leistungsanschluss 34 und der dritten Leistungsanschluss 36 sind über das zweite Halbleiterelement 14 verbunden. Ein Bereitstellen eines Gate-Betätigungssignals über einen der ersten Signalanschlüsse 42 kann das IGBT des ersten Halbleiterelements 12 ein- und ausschalten. Ferner kann das Bereitstellen eines Gate-Betätigungssignals über einen der zweiten Signalanschlüsse 44 das IGBT des zweiten Halbleiterelements 14 ein- und ausschalten. Die Halbleitervorrichtung 10 weist in der vorliegenden Ausführungsform eine solche Konfiguration auf und kann daher ein Paar oberer und unterer Arme in einer Leistungswandlerschaltung, wie beispielsweise einem Wandler oder einem Wechselrichter, bilden.
  • In der Halbleitervorrichtung 10 in der vorliegenden Ausführungsform ist der erste Leistungsanschluss 32 mit der ersten Leiterplatte 22 verbunden. In einer solchen Konfiguration könnte sich Wärme des ersten Leistungsanschlusses 32 über die erste Leiterplatte 22 auf das erste Halbleiterelement 12 übertragen. Zum Beispiel könnte der erste Leistungsanschluss 32 Wärme erzeugen, da dieser es zulässt, dass ein relativ hoher Strom hindurch fließt. Ferner wird der erste Leistungsanschluss 32 häufig an ein externes Schaltelement (z. B. eine Stromschiene) geschweißt und tendiert dazu, an seiner Schweißstelle relativ große Mengen an Wärme zu erzeugen. Falls sich eine solche Wärme auf das erste Halbleiterelement 12 überträgt, wird so eine Temperatur des ersten Halbleiterelements 12 erhöht, was einen Bedarf erzeugen kann, einen Betrieb des ersten Halbleiterelements 12 zu begrenzen.
  • Diesbezüglich ist in der Halbleitervorrichtung 10 in der vorliegenden Ausführungsform das erste Halbleiterelement 12 relativ zu einem Zentrum der ersten Leiterplatte 22 versetzt, sodass es von dem ersten Leistungsanschluss 32 beabstandet ist. Insbesondere weist die Hauptoberfläche 23 der ersten Leiterplatte 22, wie in 5 gezeigt, eine im Wesentlichen rechtwinklige Form auf und umfasst eine erste Seite 23a, die sich in der Nähe des ersten Leistungsanschlusses 32 befindet, und eine zweite Seite 23b, die sich bezüglich der ersten Richtung gegenüber von der ersten Seite 23a befindet. In Bezug auf die erste Richtung kann ein Abstand D1 von dem ersten Halbleiterelement 12 zu der ersten Seite 23a größer sein als ein Abstand D2 von dem ersten Halbleiterelement 12 zu der zweiten Seite 23b. Wie oben beschrieben ist die erste Richtung eine Richtung, in der der erste Leistungsanschluss 32 von der Verkapselung 50 hervorsteht und bezieht sich auf die Oben-Unten-Richtung in 5. Indem das erste Halbleiterelement 12 relativ entfernt von dem ersten Leistungsanschluss 32 angeordnet wird, kann eine Übertragung der Wärme von dem ersten Leistungsanschluss 32 auf das erste Halbleiterelement 12 über die erste Leiterplatte 22 entsprechend unterbunden werden.
  • Insbesondere ist bei der Halbleitervorrichtung 10 in der vorliegenden Ausführungsform der Abstand D1 von dem ersten Halbleiterelement 12 zu der ersten Seite 23a größer gleich einer Hälfte einer Größe S1 des ersten Halbleiterelements 12 bezüglich der ersten Richtung. Dementsprechend ist der Abstand D1 von dem ersten Halbleiterelement 12 zu der ersten Seite 23a (der etwa einem Abstand von dem ersten Halbleiterelement 12 zu dem ersten Leistungsanschluss 32 entspricht) ausreichend größer als in herkömmlichen Halbleitervorrichtungen. Dies kann eine Übertragung der Wärme von dem ersten Leistungsanschluss 32 über die erste Leiterplatte 22 auf das erste Halbleiterelement 12 effizient unterbinden.
  • Zudem beträgt bei der Halbleitervorrichtung 10 in der vorliegenden Ausführungsform der Abstand D1 bezüglich der ersten Richtung von dem ersten Halbleiterelement 12 zu der ersten Seite 23a mindestens das Zweifache des Abstandes D2 von dem ersten Halbleiterelement 12 zu der zweiten Seite 23b. Das erste Halbleiterelement 12 ist daher ausreichend relativ zu dem Zentrum der ersten Leiterplatte 22 versetzt. Dies kann eine Übertragung der Wärme von dem ersten Leistungsanschluss 32 über die erste Leiterplatte 22 auf das erste Halbleiterelement 12 effizient unterbinden.
  • Wie oben beschrieben umfasst die Halbleitervorrichtung 10 in der vorliegenden Ausführungsform ferner die zweite Leiterplatte 24. Die zweite Leiterplatte 24 liegt gegenüber von der ersten Leiterplatte 22, wobei das erste Halbleiterelement 12 dazwischen eingefügt ist, und umfasst die Hauptoberfläche 25, die innerhalb der Verkapselung 50 mit dem ersten Halbleiterelement 12 verbunden ist. Da die zweite Leiterplatte 24 neben dem ersten Leistungsanschluss 32 ist, könnte sie die Wärme von dem ersten Leistungsanschluss 32 auf das erste Halbleiterelement 12 übertragen. Angesichts dessen ist auch das erste Halbleiterelement 12 relativ zu einem Zentrum der zweiten Leiterplatte 24 versetzt, sodass es von dem ersten Leistungsanschluss 32 beabstandet ist.
  • Insbesondere weist die Hauptoberfläche 25 der zweiten Leiterplatte 24, wie in 6 gezeigt, eine im Wesentlichen rechtwinklige Form auf und umfasst eine erste Seite 25a, die sich in der Nähe des zweiten Leistungsanschlusses 32 befindet, und eine zweite Seite 25b, die sich bezüglich der ersten Richtung gegenüber von der ersten Seite 25a befindet. Bezüglich der ersten Richtung ist ein Abstand D5 von dem ersten Halbleiterelement 12 zu der ersten Seite 25a der zweiten Leiterplatte 24 größer als ein Abstand D6 von dem ersten Halbleiterelement 12 zu der zweiten Seite 25b der zweiten Leiterplatte 24. Dies kann eine Übertragung der Wärme von dem ersten Leistungsanschluss 32 auf das erste Halbleiterelement 12 über die Verkapselung 50 und die zweite Leiterplatte 24 unterbinden (insbesondere über die zweite Leiterplatte 24).
  • Auch bei der zweiten Leiterplatte 24 ist der Abstand D5 von dem ersten Halbleiterelement 12 zu der ersten Seite 25a größer gleich der Hälfte der Größe S1 des ersten Halbleiterelements 12 bezüglich der ersten Richtung. Zudem beträgt der Abstand D5 bezüglich der ersten Richtung von dem ersten Halbleiterelement 12 zu der ersten Seite 25a mindestens das Zweifache des Abstandes D6 von dem ersten Halbleiterelement 12 zu der zweiten Seite 25b. Diese Konfigurationen können eine Übertragung der Wärme von dem ersten Leistungsanschluss 32 auf das erste Halbleiterelement 12 über die Verkapselung 50 und die zweite Leiterplatte 24 effizient unterbinden.
  • Wie oben beschrieben umfasst die Halbleitervorrichtung 10 in der vorliegenden Ausführungsform ferner die dritte Leiterplatte 26. Die dritte Leiterplatte 26 befindet sich Seite an Seite mit der ersten Leiterplatte 22 in einer zweiten Richtung rechtwinklig zu der ersten Richtung. An der dritten Leiterplatte 26 ist der zweite Leistungsanschluss 34 verbunden, und der zweite Leistungsanschluss 34 erstreckt sich von der Verkapselung 50 entlang der ersten Richtung. Bei einer solchen Struktur könnte sich Wärme des zweiten Leistungsanschlusses 34 über die dritte Leiterplatte 26 auf das zweite Halbleiterelement 14 übertragen. Angesichts dessen ist auch das zweite Halbleiterelement 14 relativ zu einem Zentrum der dritten Leiterplatte 26 versetzt, sodass es von dem zweiten Leistungsanschluss 34 beabstandet ist.
  • Insbesondere weist die Hauptoberfläche 27 der dritten Leiterplatte 26, wie in 5 gezeigt, eine im Wesentlichen rechtwinklige Form auf und umfasst eine erste Seite 27a, die sich in der Nähe des zweiten Leistungsanschlusses 34 befindet, und eine zweite Seite 27b, die sich bezüglich der ersten Richtung gegenüber von der ersten Seite 27a befindet. Bezüglich der ersten Richtung ist ein Abstand D3 von dem zweiten Halbleiterelement 14 zu der ersten Seite 27a der dritten Leiterplatte 26 größer als ein Abstand D4 von dem zweiten Halbleiterelement 14 zu der zweiten Seite 27b der dritten Leiterplatte 26. Eine solche Konfiguration kann eine Übertragung der Wärme von dem zweiten Leistungsanschluss 34 auf das zweite Halbleiterelement 14 über die dritte Leiterplatte 26 unterbinden.
  • Auch bei der dritten Leiterplatte 26 ist der Abstand D3 von dem zweiten Halbleiterelement 14 zu der ersten Seite 27a größer gleich der Hälfte der Größe S2 des ersten Halbleiterelements 14 bezüglich der ersten Richtung. Zudem beträgt der Abstand D3 bezüglich der ersten Richtung von dem zweiten Halbleiterelement 14 zu der ersten Seite 27a mindestens das Zweifache von dem Abstand D4 von dem zweiten Halbleiterelement 14 zu der zweiten Seite 27b. Diese Konfigurationen können eine Übertragung der Wärme von dem zweiten Leistungsanschluss 34 auf das zweite Halbleiterelement 14 über die dritte Leiterplatte 26 effizient unterbinden.
  • Wie oben beschrieben umfasst die Halbleitervorrichtung 10 in der vorliegenden Ausführungsform ferner die vierte Leiterplatte 28. Die vierte Leiterplatte 28 liegt gegenüber von der dritten Leiterplatte 26, wobei das zweite Halbleiterelement 14 dazwischen eingefügt ist, und umfasst die Hauptoberfläche 29, die mit dem zweiten Halbleiterelement 14 innerhalb der Verkapselung 50 verbunden ist. Da die vierte Leiterplatte 28 neben dem zweiten Leistungsanschluss 34 liegt, könnte sie die Wärme von dem zweiten Leistungsanschluss 34 auf das zweite Halbleiterelement 14 übertragen. Da die vierte Leiterplatte 28 mit dem dritten Leistungsanschluss 36 verbunden ist, könnte sie ferner auch die Wärme von dem dritten Leistungsanschluss 36 auf das zweite Halbleiterelement 14 übertragen. Angesichts dessen ist auch das zweite Halbleiterelement 14 relativ zu einem Zentrum der vierten Leiterplatte 28 versetzt, sodass es von dem zweiten Leistungsanschluss 34 und dem dritten Leistungsanschluss 36 beabstandet ist.
  • Insbesondere weist die Hauptoberfläche 29 der vierten Leiterplatte 28, wie in 6 gezeigt, eine im Wesentlichen rechtwinklige Form auf und umfasst eine erste Seite 29a, die sich in der Nähe des zweiten Leistungsanschlusses 34 befindet, und eine zweite Seite 29b, die sich bezüglich der ersten Richtung gegenüber von der ersten Seite 29a befindet. Bezüglich der ersten Richtung ist ein Abstand D7 von dem zweiten Halbleiterelement 14 zu der ersten Seite 29a der vierten Leiterplatte 28 größer als ein Abstand D8 von dem zweiten Halbleiterelement 14 zu der zweiten Seite 29b der vierten Leiterplatte 28. Dies kann eine Übertragung der Wärme von dem zweiten Leistungsanschluss 34 und dem dritten Leistungsanschluss 36 über die vierte Leiterplatte 28 auf das zweite Halbleiterelement 14 unterbinden.
  • Auch bei der vierten Leiterplatte 28 ist der Abstand D7 von dem zweiten Halbleiterelement 14 zu der ersten Seite 29a größer gleich der Hälfte der Größe S2 des zweiten Halbleiterelements 14 bezüglich der ersten Richtung. Zudem beträgt der Abstand D7 bezüglich der ersten Richtung von dem zweiten Halbleiterelement 14 zu der ersten Seite 29a mindestens das Zweifache von dem Abstand D8 von dem zweiten Halbleiterelement 14 zu der zweiten Seite 29b. Diese Konfigurationen können eine Übertragung der Wärme von dem zweiten Leistungsanschluss 34 und dem dritten Leistungsanschluss 36 auf das zweite Halbleiterelement 14 über die vierte Leiterplatte 28 effizient unterbinden.
  • Bei der Halbleitervorrichtung 10 in der vorliegenden Ausführungsform ist die dritte Leiterplatte 26 über den ersten Verbindungsabschnitt 38, der sich zwischen der zweiten Leiterplatte 24 und der dritten Leiterplatte 26 befindet, mit der zweiten Leiterplatte 24 verbunden. Obwohl nicht besonders beschränkt, kann sich der erste Verbindungsabschnitt 38 in der Nähe des ersten Halbleiterelements 12 und des zweiten Halbleiterelements 14 befinden, was die Pfade von einem Strom verkürzt, der in der Halbleitervorrichtung 10 fließt. Insbesondere kann sich, wie in 7 gezeigt, in einer Draufsicht entlang einer Richtung rechtwinklig zu der dritten Leiterplatte 26 mindestens eine Hälfte des ersten Halbleiterelements 12 und mindestens eine Hälfte des zweiten Halbleiterelements 14 jeweils innerhalb einer Region R1 befinden, die durch virtuelle Ausdehnung des ersten Verbindungsabschnitts 38 in der zweiten Richtung definiert ist. Eine solche Konfiguration erlaubt es, dass der erste Verbindungsabschnitt 38 ausreichend nahe an dem ersten Halbleiterelement 12 und dem zweiten Halbleiterelement 14 angeordnet wird. Dies verkürzt einen Strompfad zwischen dem ersten Halbleiterelement 12 und dem ersten Verbindungsabschnitt 38 und einen Strompfad zwischen dem zweiten Halbleiterelement 14 und dem ersten Verbindungsabschnitt 38, sodass ein elektrischer Verlust in diesen Pfaden reduziert werden kann.
  • Bei der Halbleitervorrichtung 10 in der vorliegenden Ausführungsform ist der dritte Leistungsanschluss 36 über den zweiten Verbindungsabschnitt 40 mit der vierten Leiterplatte 28 verbunden. Obwohl nicht besonders beschränkt, kann der zweite Verbindungsabschnitt 40 weit von dem ersten Halbleiterelement 12 und dem zweiten Halbleiterelement 14 entfernt sein, wodurch eine Übertragung der Wärme von dem dritten Leistungsanschluss 36 auf das zweite Halbleiterelement 12 und das zweite Halbleiterelement 14 unterbunden werden kann. Insbesondere ist es möglich, wie in 7 gezeigt, dass sich in einer Draufsicht entlang einer Richtung rechtwinklig zu der vierten Leiterplatte 28, weder das erste Halbleiterelement 12 noch das zweite Halbleiterelement 14 innerhalb einer Region R2 befinden, die durch virtuelle Ausdehnung des zweiten Verbindungsabschnitts 40 in der zweiten Richtung definiert ist. Eine solche Konfiguration erlaubt es, dass sich das erste Halbleiterelement 12 und das zweite Halbleiterelement 14 von dem zweiten Verbindungsabschnitt 40 und dem dritten Leistungsanschluss 36 entfernt befinden, und sie kann daher eine Wärmeübertragung des dritten Leistungsanschlusses 36 auf das erste Halbleiterelement 12 und das zweite Halbleiterelement 14 unterbinden.
  • Als nächstes wird ein Herstellungsverfahren der Halbleitervorrichtung 10 beschrieben. Es ist anzumerken, dass die nachfolgende Beschreibung nicht das Herstellungsverfahren der Halbleitervorrichtung 10 beschränkt. Wie in 8 gezeigt, wird in dem Herstellungsverfahren der Halbleitervorrichtung 10 ein Halberzeugnis 10a der Halbleitervorrichtung 10 in ein Formnest 102 eines Formwerkzeugs 100 gelegt. Als nächstes wird ein geschmolzenes Verkapselungsmaterial 50a (z. B. ein isolierendes Material wie Epoxidharz) in das Formnest 102 gegossen, um die Verkapselung 50 zu gießen. Hier ist eine Konfiguration des Halberzeugnisses 10a äquivalent mit der Konfiguration der Halbleitervorrichtung 10 mit entfernter Verkapselung 50. Es ist anzumerken, dass einer oder mehrere der Leistungsanschlüsse 32, 34, 36 und der Signalanschlüsse 42, 44 in einem Leitungsrahmen integriert sein können.
  • Das Formwerkzeug 100 ist mit einem Einlauf 104 ausgebildet, aus dem das Verkapselungsmaterial 50a in das Formnest 102 fließt. Das Verkapselungsmaterial 50a, das in das Formnest 102 geflossen ist, bewegt sich zwischen der ersten Leiterplatte 22 und der zweiten Leiterplatte 24 und zwischen der dritten Leiterplatte 26 und der vierten Leiterplatte 28 vorwärts. Zwischen der ersten Leiterplatte 22 und der zweiten Leiterplatte 24 teilt sich das Verkapselungsmaterial 50a und fließt auf beiden Seiten des ersten Halbleiterelements 12 und vereinigt sich wieder an einer Position hinter dem ersten Halbleiterelement 12. Zu diesem Zeitpunkt kann es an der Position, an der sich das Verkapselungsmaterial 50a vereinigt, zu einem Fall kommen, in dem Luft 52 zwischen dem Verkapselungsmaterial 50a und dem ersten Halbleiterelement 12 eingeschlossen wird. Falls eine solche Luft 52 in der Verkapselung 50 in der fertigen Halbleitervorrichtung 10 verbleibt, könnte dies beispielsweise die Lebensdauer der Halbleitervorrichtung 10 beeinträchtigen. Insbesondere falls sich die Luft 52 zwischen dem ersten Halbleiterelement 12 und der Verkapselung 50 befindet (d. h., die Luft 52 in Kontakt mit dem ersten Halbleiterelement 12 steht) würde die Halbleitervorrichtung 10 im größerem Maße beeinträchtigt werden.
  • Wie oben beschrieben befindet sich bei der Halbleitervorrichtung 10 in der vorliegenden Ausführungsform das erste Halbleiterelement 12 nicht in dem Zentrum der ersten Leiterplatte 22 oder in dem Zentrum der zweiten Leiterplatte 24 sondern ist von diesen Zentren versetzt. Gleiches gilt diesbezüglich für das Halberzeugnis 10a. Das erste Halbleiterelement 12 ist relativ nahe an dem Einlauf 104 des Formwerkzeugs 100, sodass der oben beschriebene Einschluss der Luft 52 in einem relativ frühen Stadium auftritt. Daher wird das Verkapselungsmaterial 50a für eine relativ lange Zeitspanne weiterhin eingegossen, nachdem es zu dem Einschluss der Luft 52 gekommen ist. Folglich bewegt sich, wie in 9 gezeigt, die eingeschlossene Luft 52 mit dem Fluss des Verkapselungsmaterials 50a von dem ersten Halbleiterelement 12 weg. Selbst falls die Luft 52 in dem Verkapselungsmaterial 50a eingeschlossen wird, befindet sich die Luft 52 (d. h. eine Blase) in der fertigen Halbleitervorrichtung 10 entsprechend von dem ersten Halbleiterelement 12 entfernt. Selbst falls die Luft 52 in der Verkapselung 50 verbleibt, würde sie dementsprechend die Halbleitervorrichtung 10 in einem geringeren Maß beeinträchtigen. Gleiches gilt für einen Freiraum zwischen der dritten Leiterplatte 26 und der vierten Leiterplatte 28 und es wird unterbunden, dass Luft, die durch das Verkapselungsmaterial 50a eingeschlossen wird, in Kontakt mit dem zweiten Halbleiterelement 14 bleibt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014154779 [0002]

Claims (9)

  1. Halbleitervorrichtung (10) aufweisend: eine erste Leiterplatte (22); ein erstes Halbleiterelement (12), das ein einziges Halbleiterelement ist, das auf einer Hauptoberfläche (23) der ersten Leiterplatte (22) angeordnet ist; eine Verkapselung (50), die das erste Halbleiterelement (12) verkapselt; und ein erster Leistungsanschluss (32), der mit der ersten Leiterplatte (22) innerhalb der Verkapselung (50) verbunden ist, und von der Verkapselung (50) entlang einer ersten Richtung hervorsteht, wobei die Hauptoberfläche (23) der ersten Leiterplatte (22) eine erste Seite (23a) aufweist, die sich in der Nähe des ersten Leistungsanschlusses (32) befindet, und eine zweite Seite (23b), die sich bezüglich der ersten Richtung gegenüber von der ersten Seite (23a) befindet, und ein Abstand (D1) von dem ersten Halbleiterelement (12) zu der ersten Seite (23a) bezüglich der ersten Richtung größer ist als ein Abstand (D2) von dem ersten Halbleiterelement (12) zu der zweiten Seite (23b).
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei der Abstand (D1) von dem ersten Halbleiterelement (12) zu der ersten Seite (23a) größer gleich einer Hälfte einer Größe (S1) des ersten Halbleiterelements (12) bezüglich der ersten Richtung ist.
  3. Halbleitervorrichtung (10) nach Anspruch 1 oder 2, wobei der Abstand (D1) von dem ersten Halbleiterelement (12) zu der ersten Seite (23a) bezüglich der ersten Richtung mindestens das Zweifache des Abstandes (D2) von dem ersten Halbleiterelement (12) zu der zweiten Seite (23b) beträgt.
  4. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, ferner aufweisend eine zweite Leiterplatte (24), die mit dazwischen eingefügtem ersten Halbleiterelement (12) gegenüber von der ersten Leiterplatte (12) angeordnet ist, wobei die zweite Leiterplatte (24) eine Hauptoberfläche (25) aufweist, die mit dem ersten Halbleiterelement (12) innerhalb der Verkapselung verbunden ist.
  5. Halbleitervorrichtung (10) nach Anspruch 4, wobei die Hauptoberfläche (25) der zweiten Leiterplatte (24) eine erste Seite (25a) aufweist, die sich in der Nähe des ersten Leistungsanschlusses (32) befindet, und eine zweite Seite (25b), die sich bezüglich der ersten Richtung gegenüber von der ersten Seite (25a) befindet, und bezüglich der ersten Richtung ein Abstand (D5) von dem ersten Halbleiterelement (12) zu der ersten Seite (25a) der zweiten Leiterplatte (24) größer ist als ein Abstand (D6) von dem ersten Halbleiterelement (12) zu der zweiten Seite (25b) der zweiten Leiterplatte (24).
  6. Halbleitervorrichtung (10) nach Anspruch 4 oder 5, ferner aufweisend: eine dritte Leiterplatte (26), die sich Seite an Seite mit der ersten Leiterplatte (22) in einer zweiten Richtung rechtwinklig zu der ersten Richtung befindet; ein zweites Halbleiterelement (14), das ein einziges Halbleiterelement ist, das auf einer Hauptoberfläche (27) der dritten Leiterplatte (26) innerhalb der Verkapselung (50) angeordnet ist; und einen zweiten Leistungsanschluss (34), der mit der dritten Leiterplatte (26) innerhalb der Verkapselung (50) verbunden ist, und von der Verkapselung (50) entlang der ersten Richtung hervorsteht, wobei die Hauptoberfläche (27) der dritten Leiterplatte (26) eine erste Seite (27a) aufweist, die sich in der Nähe des zweiten Leistungsanschlusses (34) befindet, und eine zweite Seite (27b), die sich bezüglich der ersten Richtung gegenüber von der ersten Seite (27a) befindet, und bezüglich der ersten Richtung ein Abstand (D3) von dem zweiten Halbleiterelement (14) zu der ersten Seite (27a) der dritten Leiterplatte (26) größer ist als ein Abstand von dem zweiten Halbleiterelement (14) zu der zweiten Seite (27b) der dritten Leiterplatte (26).
  7. Halbleitervorrichtung (10) nach Anspruch 6, wobei die dritte Leiterplatte (26) über einen ersten Verbindungsabschnitt (38), der sich zwischen der zweiten Leiterplatte (24) und der dritten Leiterplatte (26) befindet, mit der zweiten Leiterplatte (24) verbunden ist, und sich in einer Draufsicht entlang einer Richtung rechtwinklig zu der dritten Leiterplatte (26) mindestens eine Hälfte des ersten Halbleiterelements (12) und mindestens eine Hälfte des zweiten Halbleiterelements (14) jeweils innerhalb einer Region (R1) befinden, die durch virtuelle Ausdehnung des ersten Verbindungsabschnitts (38) in der zweiten Richtung definiert ist.
  8. Halbleitervorrichtung (10) nach Anspruch 7, ferner aufweisend: eine vierte Leiterplatte (28) gegenüber von der dritten Leiterplatte (26), wobei das zweite Halbleiterelement (14) dazwischen eingefügt ist; und einen dritten Leistungsanschluss (36), der innerhalb der Verkapselung (50) mit der vierten Leiterplatte (28) verbunden ist, und von der Verkapselung (50) entlang der ersten Richtung hervorsteht, wobei sich die vierte Leiterplatte (28) Seite an Seite mit der zweiten Leiterplatte (24) in der zweiten Richtung befindet und über einen zweiten Verbindungsabschnitt (40) mit dem dritten Leistungsanschluss (36) verbunden ist, und sich der zweite Verbindungsabschnitt (40) in einer Draufsicht entlang einer Richtung rechtwinklig zu der vierten Leiterplatte (28) zwischen der zweiten Leiterplatte (24) und der vierten Leiterplatte (28) befindet und sich ferner zwischen dem dritten Leistungsanschluss (36) und dem ersten Verbindungsabschnitt (38) befindet.
  9. Halbleitervorrichtung (10) nach Anspruch 8, wobei sich in der Draufsicht entlang der Richtung rechtwinklig zu der vierten Leiterplatte (28) weder das erste Halbleiterelement (12) noch das zweite Halbleiterelement (14) innerhalb einer Region (R2) befinden, die durch virtuelle Ausdehnung des zweiten Verbindungsabschnitts (40) in der zweiten Richtung definiert ist.
DE102019120248.5A 2018-09-18 2019-07-26 Halbleitervorrichtung Ceased DE102019120248A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018174049A JP2020047725A (ja) 2018-09-18 2018-09-18 半導体装置
JP2018-174049 2018-09-18

Publications (1)

Publication Number Publication Date
DE102019120248A1 true DE102019120248A1 (de) 2020-03-19

Family

ID=69646740

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019120248.5A Ceased DE102019120248A1 (de) 2018-09-18 2019-07-26 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10950526B2 (de)
JP (1) JP2020047725A (de)
CN (1) CN110911375A (de)
DE (1) DE102019120248A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6771447B2 (ja) * 2017-09-29 2020-10-21 日立オートモティブシステムズ株式会社 パワー半導体装置およびそれを用いた電力変換装置
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812429B2 (ja) * 2005-01-31 2011-11-09 三洋電機株式会社 回路装置の製造方法
JP5206743B2 (ja) * 2010-07-05 2013-06-12 株式会社デンソー 半導体モジュールおよびその製造方法
JP5427745B2 (ja) * 2010-09-30 2014-02-26 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びその製造方法
JP5626087B2 (ja) * 2011-04-13 2014-11-19 三菱電機株式会社 半導体装置
JP6001473B2 (ja) 2013-02-12 2016-10-05 トヨタ自動車株式会社 半導体装置の製造方法
JP6001472B2 (ja) 2013-02-12 2016-10-05 トヨタ自動車株式会社 半導体装置の製造方法
JP6578900B2 (ja) * 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
JP6354674B2 (ja) * 2015-06-18 2018-07-11 株式会社デンソー 半導体装置
JP6633859B2 (ja) * 2015-07-31 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6686691B2 (ja) * 2016-05-16 2020-04-22 株式会社デンソー 電子装置
JP6645396B2 (ja) * 2016-10-07 2020-02-14 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20200091042A1 (en) 2020-03-19
US10950526B2 (en) 2021-03-16
JP2020047725A (ja) 2020-03-26
CN110911375A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE112011105247B4 (de) Leistungsmodul
DE102015121680B4 (de) Leistungshalbleitermodul, das eine flexible leiterplattenverbindung mit einer niedrigen gate-treiberinduktivität aufweist und verfahren zum herstellen
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE112014007140B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102017205757B4 (de) Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration
DE112005003614T5 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE102014117523B4 (de) Elektronische Vorrichtung
DE112020002901T5 (de) Leistungshalbleitermodul
DE102015012915A1 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE102019115513B4 (de) Halbleitervorrichtung
DE112018006370B4 (de) Halbleitereinrichtung
DE102020104225A1 (de) Halbleitermodul und Leistungswandler unter Verwendung desselben
DE102020112930A1 (de) Halbleitervorrichtung
DE102019120248A1 (de) Halbleitervorrichtung
DE102018128844A1 (de) Leistungs-Package mit mehreren Gussverbunden
DE102022133168A1 (de) Doppelseitiges wärmeableitendes leistungshalbleitermodul und verfahren zu dessen herstellung
DE102017108172A1 (de) SMD-Package
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015219225A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE

R084 Declaration of willingness to licence
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final