JP6001472B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6001472B2
JP6001472B2 JP2013024867A JP2013024867A JP6001472B2 JP 6001472 B2 JP6001472 B2 JP 6001472B2 JP 2013024867 A JP2013024867 A JP 2013024867A JP 2013024867 A JP2013024867 A JP 2013024867A JP 6001472 B2 JP6001472 B2 JP 6001472B2
Authority
JP
Japan
Prior art keywords
semiconductor device
metal plate
resin
igbt
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013024867A
Other languages
English (en)
Other versions
JP2014154779A (ja
Inventor
卓矢 門口
卓矢 門口
知巳 奥村
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2013024867A priority Critical patent/JP6001472B2/ja
Publication of JP2014154779A publication Critical patent/JP2014154779A/ja
Application granted granted Critical
Publication of JP6001472B2 publication Critical patent/JP6001472B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
近年、複数の半導体素子の上下面に金属板を電気的・熱的に接続し、樹脂封止した半導体装置が知られている（例えば、特許文献１参照）。このような半導体装置の一例としては、絶縁ゲート型バイポーラ・トランジスタ（ＩＧＢＴ）やダイオード等の半導体素子が縦横に配列された半導体装置を挙げることができる。
ＩＧＢＴは、バイポーラトランジスタのベースを電界効果トランジスタ（ＦＥＴ）のゲートで置換したものであり、電流駆動方式であるバイポーラトランジスタの高速性や耐電力性と、電圧駆動方式である電界効果トランジスタの省電力性を兼備しているため、上記のような半導体装置は、スイッチング動作を行うパワー半導体装置として用いることができる。
特開２００７−７３７４３号公報
ところで、上記のような半導体装置の製造工程において、半導体素子等を樹脂封止する際には、例えば、金型から樹脂を注入するゲートの位置を、最外列において隣接する半導体素子の間に設定する。
この場合、最外列において隣接する半導体素子間の中央部分から流れ込む樹脂の流れと、最外列において隣接する各々の半導体素子の外側から流れ込む樹脂の流れが存在し、両者は最外列において隣接する半導体素子と、その内側に配列された半導体素子との間の部分で合流する。合流する部分の上下は金属板で挟まれているため、空気の逃げ場がなくなり、ボイドが発生する問題が生じる。
このような問題は、複数の半導体素子が縦横に配列された半導体装置のみならず、例えば、２つの半導体装置を配列した半導体装置においても発生する。
本発明は上記の点に鑑みてなされたものであり、ボイドの発生を抑制可能な半導体装置の製造方法を提供することを課題とする。
本半導体装置の製造方法は、平面上の第１の方向に配列された複数の半導体素子と、前記複数の半導体素子を封止する封止樹脂と、前記複数の半導体素子と電気的に接続され、前記平面に垂直な方向から視て、前記封止樹脂の所定の面から前記第１の方向と直交する方向に突出する部分を備えた複数の端子と、前記平面に垂直な方向から視て、前記所定の面から突出する端子間であって、かつ、前記複数の半導体素子のうちの何れか一の半導体素子と対向する位置に設けられた、前記所定の面から前記一の半導体素子側に窪んだ形状の凹部と、を有する半導体装置の製造方法であって、前記封止樹脂は、前記凹部の位置から樹脂を注入して形成される。
開示の技術によれば、ボイドの発生を抑制可能な半導体装置の製造方法を提供できる。
第１の実施の形態に係る半導体装置の回路構成を例示する図である。 第１の実施の形態に係る半導体装置を例示する斜視図である。 第１の実施の形態に係る半導体装置を例示する図２のＡ−Ａ線に沿う断面図である。 第１の実施の形態に係る半導体装置を例示する図２のＢ−Ｂ線に沿う断面図である。 第１の実施の形態に係る半導体装置の内部構造を例示する平面図である。 第１の実施の形態に係る半導体装置において凹部を設ける位置を説明するための平面図である。 一般的な樹脂の流れについて説明するための平面図（比較例）である。 第１の実施の形態に係る半導体装置の製造工程において、溶解した樹脂を金型に流入させてモールド成形を行う際の樹脂流動解析結果を例示する図である。 第１の実施の形態の変形例１に係る半導体装置の製造工程において、溶解した樹脂を金型に流入させてモールド成形を行う際の樹脂流動解析結果を例示する図（その１）である。 第１の実施の形態の変形例１に係る半導体装置の製造工程において、溶解した樹脂を金型に流入させてモールド成形を行う際の樹脂流動解析結果を例示する図（その２）である。 第１の実施の形態の変形例２に係る半導体装置の内部構造を例示する平面図（その１）である。 第１の実施の形態の変形例２に係る半導体装置の内部構造を例示する平面図（その２）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
第１の実施の形態に係る半導体装置は、複数の半導体素子が配列されたものであれば、例えば、２つの半導体素子が配列された形態や、４つの半導体素子が縦横に配列された形態や、更に多くの半導体素子が縦横に配列された形態等のどのような形態でもよいが、
ここでは、４つの半導体素子（２つのＩＧＢＴ及び２つのダイオード）が縦横に配列された半導体装置を例にして以下の説明を行う。
まず、第１の実施の形態に係る半導体装置の回路構成について説明する。図１は、第１の実施の形態に係る半導体装置の回路構成を例示する図である。図１を参照するに、第１の実施の形態に係る半導体装置１は、ＩＧＢＴ１０及び２０並びにダイオード３１及び３２を有するインバータ回路である。
半導体装置１において、ＩＧＢＴ１０は、コレクタ電極１１と、エミッタ電極１２と、ゲート電極１３とを有する。又、ＩＧＢＴ２０は、コレクタ電極２１と、エミッタ電極２２と、ゲート電極２３とを有する。
ＩＧＢＴ１０のコレクタ電極１１は、ダイオード３１のカソード及び高位側電源端子４１ａと電気的に接続されている。ＩＧＢＴ１０のエミッタ電極１２は、ダイオード３１のアノードと電気的に接続されている。つまり、ダイオード３１は、ＩＧＢＴ１０と逆並列に接続されている。ＩＧＢＴ１０のゲート電極１３は、制御電極端子４６のうちの少なくとも１つと電気的に接続されている。
ＩＧＢＴ２０のエミッタ電極２２は、ダイオード３２のアノード及び低位側電源端子４２ａと電気的に接続されている。ＩＧＢＴ２０のコレクタ電極２１は、ダイオード３２のカソードと電気的に接続されている。つまり、ダイオード３２は、ＩＧＢＴ２０と逆並列に接続されている。ＩＧＢＴ２０のゲート電極１３は、制御電極端子４７のうちの少なくとも１つと電気的に接続されている。
又、ＩＧＢＴ１０のエミッタ電極１２はＩＧＢＴ２０のコレクタ電極２１と電気的に接続され、更に出力端子４３ａと電気的に接続されている。
次に、第１の実施の形態に係る半導体装置の構造について説明する。図２は、第１の実施の形態に係る半導体装置を例示する斜視図である。図３は、第１の実施の形態に係る半導体装置を例示する図２のＡ−Ａ線に沿う断面図である。図４は、第１の実施の形態に係る半導体装置を例示する図２のＢ−Ｂ線に沿う断面図である。図５は、第１の実施の形態に係る半導体装置の内部構造を例示する平面図である。
なお、本願では、半導体装置１において、金属板４４及び４５が露出する面を上面、金属板４１及び４３が露出する面を下面とする。又、高位側電源端子４１ａ、低位側電源端子４２ａ、及び出力端子４３ａが突出する面を正面とする。又、吊りリード端子４１ｂ、吊りリード端子４３ｂ、制御電極端子４６、及び制御電極端子４７が突出する面を背面とする。又、その他の面を側面とする。
図２〜図５を参照するに、半導体装置１において、高位側電源端子４１ａ及び吊りリード端子４１ｂを含む金属板４１、低位側電源端子４２ａを含む金属板４２、並びに出力端子４３ａ及び吊りリード端子４３ｂを含む金属板４３が、長手方向が略同一方向（Ｙ方向）を向くように、所定の間隔を開けて並設されている。
又、複数の金属製のリード端子が、長手方向を金属板４１の長手方向と略同一方向（Ｙ方向）を向くように所定の間隔を開けて並設された制御電極端子４６が設けられている。又、複数の金属製のリード端子が、長手方向を金属板４３の長手方向と略同一方向（Ｙ方向）を向くように所定の間隔を開けて並設された制御電極端子４７が設けられている。
金属板４１、４２、及び４３、並びに、制御電極端子４６及び４７の材料としては、各々、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）等を用いることができる。金属板４１、４２、及び４３、並びに、制御電極端子４６及び４７の各々の表面に銀（Ａｇ）や金（Ａｕ）等のめっき処理を施してもよい。
金属板４１の上面には、コレクタ電極１１が錫系のはんだ等の導電性の接合材（図示せず）を介して金属板４１と導通するように、ＩＧＢＴ１０が実装されている。なお、コレクタ電極１１はＰ型であるため、コレクタ電極１１と接続される金属板４１をＰ側と称する場合がある。又、金属板４１の上面には、カソードが錫系のはんだ等の導電性の接合材（図示せず）を介して金属板４１と導通するように、ダイオード３１が実装されている。ＩＧＢＴ１０及びダイオード３１は、金属板４１の長手方向（Ｙ方向）に配列されている。
金属板４３の上面には、コレクタ電極２１が錫系のはんだ等の導電性の接合材（図示せず）を介して金属板４３と導通するように、ＩＧＢＴ２０が実装されている。又、金属板４３の上面には、カソードが錫系のはんだ等の導電性の接合材（図示せず）を介して金属板４３と導通するように、ダイオード３２が実装されている。ＩＧＢＴ２０及びダイオード３２は、金属板４３の長手方向（Ｙ方向）に配列されている。
金属板４１のＩＧＢＴ１０及びダイオード３１を実装する部分の厚さ（高位側電源端子４１ａ及び吊りリード端子４１ｂを除く部分の厚さ）は、例えば、２〜３ｍｍ程度とすることができる。金属板４３のＩＧＢＴ２０及びダイオード３２を実装する部分の厚さ（出力端子４３ａ及び吊りリード端子４３ｂを除く部分の厚さ）は、例えば、２〜３ｍｍ程度とすることができる。金属板４１のＩＧＢＴ１０及びダイオード３１を実装する部分の厚さと、金属板４３のＩＧＢＴ２０及びダイオード３２を実装する部分の厚さとを、略同一の厚さとしてもよい。
金属板４１の高位側電源端子４１ａ及び吊りリード端子４１ｂの厚さは、金属板４１のＩＧＢＴ１０及びダイオード３１を実装する部分の厚さよりも薄くてもよく、例えば、０．５ｍｍ程度とすることができる。金属板４３の出力端子４３ａ及び吊りリード端子４３ｂの厚さは、金属板４３のＩＧＢＴ２０及びダイオード３２を実装する部分の厚さよりも薄くてもよく、例えば、０．５ｍｍ程度とすることができる。
ＩＧＢＴ１０及びダイオード３１上には、導電性のスペーサ６１及び錫系のはんだ等の導電性の接合材（図示せず）を介して、ＩＧＢＴ１０のエミッタ電極１２及びダイオード３１のアノードと導通するように、金属板４４が配置されている。金属板４４は、錫系のはんだ等の導電性の接合材（図示せず）を介して、金属板４３と電気的に接続されている。
ＩＧＢＴ２０及びダイオード３２上には、導電性のスペーサ６２及び錫系のはんだ等の導電性の接合材（図示せず）を介して、ＩＧＢＴ２０のエミッタ電極２２及びダイオード３２のアノードと導通するように、金属板４５が配置されている。金属板４５は、錫系のはんだ等の導電性の接合材（図示せず）を介して、金属板４２と電気的に接続されている。なお、エミッタ電極２２はＮ型であるため、エミッタ電極２２と接続される金属板４２をＮ側と称する場合がある。
金属板４４の厚さは、例えば、２〜３ｍｍ程度とすることができる。金属板４５の厚さは、例えば、２〜３ｍｍ程度とすることができる。金属板４４と金属板４５とを、略同一の厚さとしてもよい。金属板４４及び４５の材料としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）等を用いることができる。金属板４４及び４５の表面に銀（Ａｇ）や金（Ａｕ）等のめっき処理を施してもよい。
制御電極端子４６を構成する各金属製のリード端子は、ボンディングワイヤを介して、ＩＧＢＴ１０のゲート電極１３や温度センサ（図示せず）等と電気的に接続されている。制御電極端子４７を構成する各金属製のリード端子は、ボンディングワイヤを介して、ＩＧＢＴ２０のゲート電極２３や温度センサ（図示せず）等と電気的に接続されている。制御電極端子４６及び４７を構成する各金属製のリード端子の厚さは、例えば、０．５ｍｍ程度とすることができる。ボンディングワイヤとしては、例えば、金線や銅線等の金属線を用いることができる。
ＩＧＢＴ１０及び２０、ダイオード３１及び３２、金属板４１〜４５、制御電極端子４６及び４７、並びにボンディングワイヤは、封止樹脂５０により封止されている。但し、金属板４１及び４３の下面の少なくとも一部は、封止樹脂５０の下面から露出している。又、金属板４４及び４５の上面の少なくとも一部は、封止樹脂５０の上面から露出している。
又、金属板４１の高位側電源端子４１ａ、金属板４２の低位側電源端子４２ａ、及び金属板４３の出力端子４３ａの各々の少なくとも一部は、封止樹脂５０の正面から突出している。又、金属板４１の端部に形成された吊りリード端子４１ｂ、金属板４３の端部に形成された吊りリード端子４３ｂ、制御電極端子４６、及び制御電極端子４７の各々の少なくとも一部は、封止樹脂５０の背面から突出している。
ＩＧＢＴ１０とＩＧＢＴ２０が配列されている第１の方向（略Ｘ方向）と、吊りリード端子４１ｂ及び４３ｂ並びに制御電極端子４６及び４７が突出する第２の方向（略Ｙ方向）とは、直交している。但し、本願における直交は、厳密な意味での直交ではなく、おおよそ直交していることを意味する。例えば、製造上のばらつき等により第１の方向と第２の方向とが９０度から１０数度程度ずれた場合も直交に含めるものとする。
封止樹脂５０の材料としては、例えば、フィラーを含有したエポキシ系樹脂等を用いることができる。封止樹脂５０の厚さは、例えば、５ｍｍ程度とすることができる。
金属板４１〜４５の封止樹脂５０から露出する部分は、ＩＧＢＴ１０及び２０等が発する熱の外部への放出に寄与することができる。金属板４１〜４５は、例えば、リードフレームから作製できる。なお、吊りリード端子４１ｂ及び４３ｂは、金属板４１及び４３をリードフレームから作製する際にはリードフレームの本体（図示せず）と接続されており、封止樹脂５０で封止後にリードフレームの本体（図示せず）から切断された部分である。
封止樹脂５０には、平面視において、背面から背面と対向するＩＧＢＴ１０の一辺側に窪んだ形状の凹部５１、及び背面から背面と対向するＩＧＢＴ２０の一辺側に窪んだ形状の凹部５２が形成されている。凹部５１及び５２の幅（Ｘ方向）は、例えば、２〜３ｍｍ程度とすることができる。凹部５１及び５２の窪み量（Ｙ方向）は、例えば、５ｍｍ程度とすることができる。なお、本願において、平面視とは、図２等のＺ方向（複数の半導体素子が配列された平面に垂直な方向）から視ることをいう。
凹部５１及び５２の長手方向は、金属板４１〜４３の長手方向（Ｙ方向）、並びに制御電極端子４６及び４７を構成する複数の金属製のリード端子の長手方向と略同一方向とされている。なお、第１の実施の形態では、凹部５１及び５２の平面形状は、長手方向をＹ方向とする矩形状であるが、これには限定されず、例えば、長手方向をＹ方向とする半楕円形状や、長手方向をＹ方向とする半多角形状（半八角形状等）としても構わない。
なお、便宜上、図５等において、金属板４１及び４３の上側の封止樹脂５０に関しては、各半導体素子の側面部を囲む部分のみを図示している。
図６は、第１の実施の形態に係る半導体装置において凹部を設ける位置を説明するための平面図である。凹部５１は、平面視において、封止樹脂５０の背面から突出する端子間であって、かつ、封止樹脂５０の背面側の最外列に配置された半導体素子の一辺と対向する位置（図６のＤの範囲内）に設けられている。
同様に、凹部５２は、平面視において、封止樹脂５０の背面から突出する端子間であって、かつ、封止樹脂５０の背面側の最外列に配置された半導体素子の一辺と対向する位置（図６のＥの範囲内）に設けられている。なお、本実施の形態において、封止樹脂５０の背面側の最外列に配置された半導体素子は、ＩＧＢＴ１０及び２０である。
凹部５１及び５２の何れか一方は、封止樹脂５０となる樹脂を充填する際のゲート（樹脂注入口）の位置に設けられている。つまり、封止樹脂５０を形成する際に使用する金型には、凹部５１及び５２の何れか一方の位置に凸型のゲートが形成されており、凸型のゲートから樹脂が注入されて、封止樹脂５０が形成される。そして、凸型のゲートの位置に凹部５１及び５２の何れか一方が形成される。なお、図５の例では、凹部５２が凸型のゲートＧの位置に設けられている。
凸型のゲートは、凹部５１及び５２の何れの位置にあってもよい。換言すれば、封止樹脂５０を形成する樹脂は、凹部５１及び５２の何れかの位置から注入されればよい。従って、本実施の形態では、半導体装置１に凹部５１及び５２が形成されているが、半導体装置１には凸型のゲートの位置に少なくても１つの凹部が形成されていればよい。但し、半導体装置１に、凸型のゲートの位置に設けられた１つの凹部を含む３つ以上の凹部を形成してもよい。凹部を複数個設けることにより、半導体装置１の大型化をともなうことなく隣接する端子間の沿面距離を確保することが可能となり、絶縁性を高めることができる。
ここで、凸型のゲートの位置に設けられた１つの凹部を、平面視において、封止樹脂５０の背面から突出する端子間であって、かつ、封止樹脂５０の背面側の最外列に配置された半導体素子の一辺と対向する位置に設けることにより得られる特有の効果について説明する。
図７は、一般的な樹脂の流れについて説明するための平面図（比較例）である。図７において、リード端子やボンディングワイヤは図示が省略されており、金属板の形状は簡略化して図示されているが、図５等と同様に、図７の上側（ゲートＧ側）がリード端子が突出する背面側である。
図７のように、ＩＧＢＴ１０及び２０並びにダイオード３１及び３２が縦横に配列された半導体素子において、リード端子が突出する背面側のＩＧＢＴ１０とＩＧＢＴ２０との間の中央部分に配置されたゲートＧから樹脂を注入する場合を考える。この場合、図７の矢印Ｈのように樹脂が流れる。
すなわち、ゲートＧから注入された樹脂には、ＩＧＢＴ１０とＩＧＢＴ２０との間の中央部分から流れ込む流れと、ＩＧＢＴ１０及び２０の外側から流れ込む流れが存在し、両者はＩＧＢＴ１０とダイオード３１の間の部分及びＩＧＢＴ２０とダイオード３２の間の部分で合流する。つまり、ＩＧＢＴ１０とダイオード３１の間の部分及びＩＧＢＴ２０とダイオード３２の間の部分が合流部Ｉ（ウェルドライン）となる。
合流部Ｉ（ウェルドライン）では、ボイドや、樹脂と金属板との界面の剥離が発生し易くなる。特に、ＩＧＢＴやダイオード等の半導体素子の上下に金属板を配置した両面放熱構造の場合には、半導体素子で挟まれた空間ではエアーが抜けないため、このような問題が発生し易くなる。
リード端子が突出する背面側と直交する側（側面側）であるＩＧＢＴ１０とダイオード３１との間や、ＩＧＢＴ２０とダイオード３２との間にゲートＧを配置することも考えられるが、この場合には、上記問題に加えて、樹脂のランナー部にリードフレームがないため、金型の型開き時に樹脂のランナーが折れる懸念が生じる。
又、ゲートＧを図７とは反対の正面側に設けることも考えられるが、この場合には、ボンディングワイヤの部分が合流部（ウェルドライン）となり、ボンディングワイヤの倒れが発生するおそれがあり、好ましくない。
一方、本実施の形態のように、凸型のゲートの位置に設けられた１つの凹部を、平面視において、封止樹脂５０の背面から突出する端子間であって、かつ、封止樹脂５０の背面側の最外列に配置された半導体素子の一辺と対向する位置に設けることにより、樹脂の合流部（ウェルドライン）を半導体素子間ではなく、半導体素子の外側に持って行くことができる。
図８は、第１の実施の形態に係る半導体装置の製造工程において、溶解した樹脂を金型に流入させてモールド成形を行う際の樹脂流動解析結果を例示する図である。図８（ａ）に示すようにゲートＧから注入された樹脂は、封止樹脂５０の背面側の最外列に配置された半導体素子にぶつかることにより均一に流動し、図８（ｂ）〜図８（ｄ）に示すようにゲートＧの対角に位置する角部（コーナ部）に向って流動する。そして、図８（ｅ）に示すように、ゲートＧの対角に位置する角部（コーナ部）が最終的な合流部Ｆとなる。
このとき、合流部Ｆにはエアーが抜けることを妨げる壁等が存在しないため、エアーを外側に押し出すことができ、エアーの巻き込みを抑制することができる。これにより、ボイドの発生や、樹脂と金属板との界面の剥離の発生を抑制することができ、耐久性が高く信頼性の高い半導体装置１を実現できる。
このように、第１の実施の形態では、凸型のゲートの位置に設けられた１つの凹部を、平面視において、封止樹脂の背面から突出する端子間であって、かつ、封止樹脂の背面側の最外列に配置された半導体素子の一辺と対向する位置に設ける。これにより、樹脂の合流部（ウェルドライン）を半導体素子間ではなく、半導体素子の外側（ゲートＧの対角に位置する角部）に持って行くことが可能となる。その結果、ボイドの発生や、樹脂と金属板との界面の剥離の発生を抑制することが可能となり、耐久性が高く信頼性の高い半導体装置を実現できる。
又、封止樹脂の背面から突出する端子間に、封止樹脂の背面から半導体素子側に窪んだ形状の凹部を設けることにより、半導体装置の大型化をともなうことなく隣接する端子間の沿面距離を確保することが可能となり、絶縁性を高めることができる。
又、ボンディングワイヤの方向と略同一方向から樹脂が注入することにより、ボンディングワイヤの部分が合流部（ウェルドライン）とならないため、ボンディングワイヤの倒れが発生するおそれを低減できる。
なお、平面視において、封止樹脂５０の高位側電源端子４１ａと低位側電源端子４２ａとの間の部分、及び低位側電源端子４２ａと出力端子４３ａとの間の部分にも凹部が形成されているが、これは隣接する端子間の沿面距離を確保することで絶縁性を高めるために設けられたものであり、樹脂の流動には影響しない。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、半導体素子の大きさ、及び、隣接する半導体素子の間隔により樹脂の流動が変化するか否かを検討する。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する。
図９は、第１の実施の形態の変形例１に係る半導体装置の製造工程において、溶解した樹脂を金型に流入させてモールド成形を行う際の樹脂流動解析結果を例示する図（その１）であり、半導体素子の大きさが中、隣接する半導体素子の間隔が中である場合の解析結果である。なお、前述の図８が、半導体素子の大きさが大、隣接する半導体素子の間隔が小である場合の解析結果である。
図９（ａ）に示すようにゲートＧから注入された樹脂は、第１の実施の形態の場合と同様に、封止樹脂５０の背面側の最外列に配置された半導体素子にぶつかることにより均一に流動し、図９（ｂ）〜図９（ｄ）に示すようにゲートＧの対角に位置する角部（コーナ部）に向って流動する。そして、図９（ｅ）に示すように、ゲートＧの対角に位置する角部（コーナ部）が最終的な合流部Ｆとなる。その結果、第１の実施の形態と同様の効果を奏する。
図１０は、第１の実施の形態の変形例１に係る半導体装置の製造工程において、溶解した樹脂を金型に流入させてモールド成形を行う際の樹脂流動解析結果を例示する図（その２）であり、半導体素子の大きさが小、隣接する半導体素子の間隔が大である場合の解析結果である。
図１０（ａ）に示すようにゲートＧから注入された樹脂は、第１の実施の形態の場合と同様に、封止樹脂５０の背面側の最外列に配置された半導体素子にぶつかることにより均一に流動し、図１０（ｂ）〜図１０（ｄ）に示すようにゲートＧの対角に位置する角部（コーナ部）に向って流動する。そして、図１０（ｅ）に示すように、ゲートＧの対角に位置する角部（コーナ部）が最終的な合流部Ｆとなる。その結果、第１の実施の形態と同様の効果を奏する。
このように、第１の実施の形態の変形例１によれば、半導体素子の大きさや隣接する半導体素子の間隔の広狭にかかわらず、凸型のゲートの位置に設けられた１つの凹部を、平面視において、封止樹脂５０の背面から突出する端子間であって、かつ、封止樹脂５０の背面側の最外列に配置された半導体素子の一辺と対向する位置に設けることにより、第１の実施の形態と同様の効果を奏することが確認された。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、凹部５１及び５２を第１の実施の形態とは異なる位置に設ける例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する。
図１１は、第１の実施の形態の変形例２に係る半導体装置の内部構造を例示する平面図（その１）である。図１２は、第１の実施の形態の変形例２に係る半導体装置の内部構造を例示する平面図（その２）である。
前述のように、凹部５１及び５２は、平面視において、封止樹脂５０の背面から突出する端子間であって、かつ、封止樹脂５０の背面側の最外列に配置された半導体素子の一辺と対向する位置（図６のＤ又はＥの範囲内）に設けることができる。第１の実施の形態では、凹部５１を吊りリード端子４１ｂと制御電極端子４６のうちの１つとの間に設け、凹部５２を吊りリード端子４３ｂと制御電極端子４７のうちの１つとの間に設けた。
しかし、図６のＤ又はＥの範囲内であれば、図１１や図１２に示すように、凹部５１を隣接する制御電極端子４６の間に設け、凹部５２を隣接する制御電極端子４７の間に設けてもよい。この場合にも、第１の実施の形態や変形例１と同様の効果を奏する。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、上記実施の形態では、複数の半導体素子（ＩＧＢＴ及びダイオード）が縦横に配列された半導体装置を例示したが、本発明は、ＩＧＢＴ及びダイオードが一体化された半導体素子が２つ配列された半導体装置等にも適用することができる。
１ 半導体装置
１０、２０ ＩＧＢＴ
１１、２１ コレクタ電極
１２、２２ エミッタ電極
１３、２３ ゲート電極
３１、３２ ダイオード
４１ａ 高位側電源端子
４１ｂ、４３ｂ 吊りリード端子
４１、４２、４３、４４、４５ 金属板
４２ａ 低位側電源端子
４３ａ 出力端子
４６、４７ 制御電極端子
５０ 封止樹脂
５１、５２ 凹部
６１、６２ スペーサ

Claims (6)

  1. 平面上の第１の方向に配列された複数の半導体素子と、
    前記複数の半導体素子を封止する封止樹脂と、
    前記複数の半導体素子と電気的に接続され、前記平面に垂直な方向から視て、前記封止樹脂の所定の面から前記第１の方向と直交する方向に突出する部分を備えた複数の端子と、
    前記平面に垂直な方向から視て、前記所定の面から突出する端子間であって、かつ、前記複数の半導体素子のうちの何れか一の半導体素子と対向する位置に設けられた、前記所定の面から前記一の半導体素子側に窪んだ形状の凹部と、を有する半導体装置の製造方法であって、
    前記封止樹脂は、前記凹部の位置から樹脂を注入して形成される半導体装置の製造方法。
  2. 前記複数の半導体素子は、金属板上に実装されており、
    前記金属板の端部は、前記所定の面から突出して前記複数の端子の一部をなす請求項１記載の半導体装置の製造方法。
  3. 前記複数の半導体素子の前記金属板と反対側の面上には、他の金属板が配置されている請求項２記載の半導体装置の製造方法。
  4. 前記凹部の長手方向は、前記凹部に隣接する端子の長手方向と同一方向である請求項１乃至３の何れか一項記載の半導体装置の製造方法。
  5. 前記封止樹脂内において、前記複数の端子の少なくとも一部は、金属線を介して、前記半導体素子に設けられた電極と電気的に接続されている請求項１乃至４の何れか一項記載の半導体装置の製造方法。
  6. 前記凹部は複数個設けられている請求項１乃至５の何れか一項記載の半導体装置の製造方法。
JP2013024867A 2013-02-12 2013-02-12 半導体装置の製造方法 Expired - Fee Related JP6001472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013024867A JP6001472B2 (ja) 2013-02-12 2013-02-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013024867A JP6001472B2 (ja) 2013-02-12 2013-02-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014154779A JP2014154779A (ja) 2014-08-25
JP6001472B2 true JP6001472B2 (ja) 2016-10-05

Family

ID=51576324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013024867A Expired - Fee Related JP6001472B2 (ja) 2013-02-12 2013-02-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6001472B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950526B2 (en) 2018-09-18 2021-03-16 Denso Corporation Semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6154342B2 (ja) 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
JP6332054B2 (ja) * 2015-01-22 2018-05-30 株式会社デンソー 半導体装置の製造方法
JP6565542B2 (ja) * 2015-09-25 2019-08-28 トヨタ自動車株式会社 半導体装置
JP6358296B2 (ja) 2016-08-05 2018-07-18 トヨタ自動車株式会社 半導体モジュールの製造方法
JP2019153752A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004114696A (ja) * 2003-11-28 2004-04-15 Oki Electric Ind Co Ltd モールドパッケージ及びその製造方法
JP5793995B2 (ja) * 2011-06-28 2015-10-14 トヨタ自動車株式会社 リードフレーム、及び、パワーモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950526B2 (en) 2018-09-18 2021-03-16 Denso Corporation Semiconductor device

Also Published As

Publication number Publication date
JP2014154779A (ja) 2014-08-25

Similar Documents

Publication Publication Date Title
JP6154342B2 (ja) 半導体装置
JP6294110B2 (ja) 半導体装置
JP6001472B2 (ja) 半導体装置の製造方法
JP5845336B2 (ja) 半導体装置及びその製造方法
JP6001473B2 (ja) 半導体装置の製造方法
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
KR101926854B1 (ko) 반도체 장치
KR20170063926A (ko) 전력용 반도체 장치 및 그 제조 방법
JP2005191071A (ja) 半導体装置
JP2023024670A (ja) 半導体装置
JP2014157927A (ja) 半導体装置及びその製造方法
JP2018081980A (ja) 半導体装置
JP2017123360A (ja) 半導体モジュール
JP5623367B2 (ja) 半導体装置および半導体装置モジュール
JP2012142466A (ja) 半導体装置
JP2014192518A (ja) 半導体装置およびその製造方法
JP5904041B2 (ja) 半導体装置
KR101766082B1 (ko) 파워모듈
JP2012043956A (ja) 半導体装置及び電力用半導体装置
JP2020047725A (ja) 半導体装置
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2012114455A (ja) 電力用半導体装置
JP2022162192A (ja) 半導体装置及びそれを用いた半導体モジュール
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2019071319A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160901

R151 Written notification of patent or utility model registration

Ref document number: 6001472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees