JP2012043956A - 半導体装置及び電力用半導体装置 - Google Patents
半導体装置及び電力用半導体装置 Download PDFInfo
- Publication number
- JP2012043956A JP2012043956A JP2010183405A JP2010183405A JP2012043956A JP 2012043956 A JP2012043956 A JP 2012043956A JP 2010183405 A JP2010183405 A JP 2010183405A JP 2010183405 A JP2010183405 A JP 2010183405A JP 2012043956 A JP2012043956 A JP 2012043956A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode terminal
- semiconductor device
- base
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/40247—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/84385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体素子と電極端子とを接続部材によって確実に接続できる半導体装置及び電力用半導体装置を提供する。
【解決手段】基台10と、この基台の主面に接続された半導体素子20と、基台及び半導体素子から離間して設けられた電極端子30と、半導体素子と接続された本体部400と、本体部に設けられ電極端子と接続された接続部410と、を有する導通部材40と、を備えた半導体装置110である。この半導体装置の導通部材には、接続部の電極端子との接続を行う部分に、主面に対して垂直な部分が含まれている。
【選択図】図1
【解決手段】基台10と、この基台の主面に接続された半導体素子20と、基台及び半導体素子から離間して設けられた電極端子30と、半導体素子と接続された本体部400と、本体部に設けられ電極端子と接続された接続部410と、を有する導通部材40と、を備えた半導体装置110である。この半導体装置の導通部材には、接続部の電極端子との接続を行う部分に、主面に対して垂直な部分が含まれている。
【選択図】図1
Description
本発明の実施形態は、半導体装置及び電力用半導体装置に関する。
半導体装置は、チップ状の半導体素子と、半導体素子を封止するパッケージと、半導体素子と導通し、パッケージの内部から外部に延出する電極端子と、を備えている。パッケージの内部では、半導体素子と電極端子とが、導通部材(例えば、アルミニウムのボンディングワイヤ)によって接続されている。
電力用半導体装置では、半導体素子と電極端子との間の導通抵抗を低減する観点から、導通部材として金属板を適用したものものある。
しかし、導通部材として金属板を用いる場合、金属板の形状が不変であることから、半導体素子の厚さが変わると、導通部材による接続性の悪化を招く。また、半導体素子の種類に対応して金属板を形成するには、開発期間や工数など多くの手間が必要になる。
本発明の実施形態は、半導体素子と電極端子とを導通部材によって確実に接続できる半導体装置及び電力用半導体装置を提供する。
本実施形態によれば、基台と、この基台の主面に接続された半導体素子と、基台及び半導体素子から離間して設けられた電極端子と、半導体素子と接続された本体部と、本体部に設けられ電極端子と接続された接続部と、を有する導通部材と、を備えた半導体装置が提供される。この半導体装置の導通部材には、接続部の電極端子との接続を行う部分に、主面に対して垂直な部分が含まれている。
以下、本発明の実施の形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
図1は、第1の実施の形態に係る半導体装置の構成を例示する模式図である。
同図(a)は、半導体装置110の模式的平面図である。
同図(b)は、同図(a)に示すA−A’線矢視の模式的断面図である。
図1に表したように、本実施の形態に係る半導体装置110は、基台10と、基台10の主面10aに接続された半導体素子20と、基台10及び半導体素子20から離間して設けられた電極端子30と、導通部材40と、を備える。導通部材40は、半導体素子20と接続された本体部400と、本体部400に設けられ電極端子30と接続された接続部410と、を有する。そして、接続部410の電極端子30との接続を行う部分には、主面10aに対して垂直な部分が含まれる。
図1は、第1の実施の形態に係る半導体装置の構成を例示する模式図である。
同図(a)は、半導体装置110の模式的平面図である。
同図(b)は、同図(a)に示すA−A’線矢視の模式的断面図である。
図1に表したように、本実施の形態に係る半導体装置110は、基台10と、基台10の主面10aに接続された半導体素子20と、基台10及び半導体素子20から離間して設けられた電極端子30と、導通部材40と、を備える。導通部材40は、半導体素子20と接続された本体部400と、本体部400に設けられ電極端子30と接続された接続部410と、を有する。そして、接続部410の電極端子30との接続を行う部分には、主面10aに対して垂直な部分が含まれる。
基台10は、半導体素子20を支持するとともに、電気的な接続を行うフレーム部材である。基台10には、例えば銅(Cu)が用いられる。基台10は、半導体素子20を実装する台座部11と、台座部11から延出する延出端子部12と、を有する。台座部11には、はんだSLを介して半導体素子20が接続される。はんだSLには、例えば共晶はんだや、高融点はんだが用いられる。高融点はんだは、例えば半導体素子20の動作温度よりも高い、例えば300℃程度の融点を有する。
台座部11は、半導体素子20の裏面と電気的な接続を有する。これにより、台座部11から延出する延出端子部12は、半導体素子20の裏面と導通する電極端子として利用される。また、台座部11は、半導体素子20よりも大きく設けられており、半導体素子20の放熱板としても機能する。
半導体素子20には、トランジスタやダイオード等の能動素子、抵抗やコンデンサ等の受動素子が形成されている。半導体素子20は、半導体基板を切り出してチップ状に設けられている。図1に例示した半導体素子20では、裏面及び表面で、それぞれ電気的な接続が行われる。なお、半導体素子20としては、例えば表面のみで電気的な接続が行われてもよい。
電極端子30は、基台10及び半導体素子20から離間して設けられている。図1に例示した電極端子30では、基台10の台座部11とあいだを開けて、基台10の延出端子部12とほぼ並行に延出するように配置されている。図1に例示した半導体装置110では、2つの電極端子30A及び30Bが設けられている。なお、電極端子30の個数は、2つに限定されず、半導体素子20の電極や、半導体装置110の仕様などによって適宜の個数が設けられる。電極端子30には、例えば基台10と同じCuが用いられる。図1に例示した半導体装置110では、延出端子部12が一つの電極端子として利用されるため、これに2つの電極端子30A及び30Bを加えた、3端子の装置になる。
電極端子30は、半導体装置110の製造工程の途中まで、例えば基台10の延出端子部12とタイバー(図示せず)によって連結されている。タイバーは、封止部材50を形成後に切断される。これにより、電極端子30は、延出端子部12から独立する。
電極端子30には、表面から裏面まで貫通する孔30hが設けられている。この孔30hに、導通部材40の接続部410が挿入される。
導通部材40は、半導体素子20と電極端子30とを導通させる金属製の部材である。半導体装置110において、複数の電極端子30A及び30Bを有する場合、電極端子30Aに対応して導通部材40Aが接続され、電極端子30Bに対応して導通部材40Bが接続される。
導通部材40は、本体部400と、接続部410と、を有する。本体部400の一端400aは、半導体素子20の表面に設けられた電極パッド(図示せず)と略平行に設けられており、はんだSLによってこの電極パッドと接続される。また、本体部400は必要に応じて折り曲げられていて、他端400bが電極端子30よりも上方に配置されるようになっている。
本体部400の他端400bには、電極端子30に向かう方向に延出する接続部410が設けられている。接続部410は、例えば、基台10の主面10aに対して垂直な方向(Z方向)に延出する。なお、接続部410の延出の方向としては、Z方向のみの場合だけでなく、Z方向の成分を有する場合も含まれる。
接続部410の先端は、電極端子30の孔30hに挿入される。そして、接続部410は、はんだSLによって電極端子30と接続されている。
上記の構成を有する半導体装置110においては、さらに封止部材50を有している。封止部材50は、少なくとも半導体素子20の周囲を封止する。図1に例示する封止部材50では、半導体素子20、導通部材40、台座部11の一部、延出端子部12の一部及び電極端子30の一部が封止されている。なお、装置構成によって、台座部11の全てが封止部材50によって封止される場合もある。
本実施の形態に係る半導体装置110では、導通部材40の接続部410が、Z方向に沿って電極端子30と接触する部分を有する。したがって、導通部材40における、Z方向に沿った電極端子30との接触範囲に余裕が生じる。これにより、基台10に搭載される半導体素子20の厚さが変更になり、Z方向に沿った導通部材40の接続位置が変化しても、導通部材40と電極端子30とを確実に接続できるようになる。
ここで、半導体装置110の製造方法の概略を説明する。
先ず、基台10の台座部11に、はんだSLを取り付ける。また、電極端子30の孔30hに、適量のはんだSLを挿入する。孔30hにはんだSLを挿入する際、孔30hの上側の一部を残しておく。一方、チップ状の半導体素子20の電極にも、はんだSLを取り付けておく。
先ず、基台10の台座部11に、はんだSLを取り付ける。また、電極端子30の孔30hに、適量のはんだSLを挿入する。孔30hにはんだSLを挿入する際、孔30hの上側の一部を残しておく。一方、チップ状の半導体素子20の電極にも、はんだSLを取り付けておく。
次に、基台10の台座部11に取り付けたはんだSLの上に、半導体素子20を載置する。また、半導体素子20と電極端子30との間に、導通部材40を載置する。この際、導通部材40の本体部400の一端400aを、半導体素子20に取り付けたはんだSLに接触させ、他端400bの接続部410を、電極端子30の孔30hに挿入されたはんだSLに接触させる。接続部410は、孔30hの上側の一部、すなわち、はんだSLが挿入されずに残った凹部に嵌め込まれる。これにより、導通部材40の載置が安定する。
次に、例えばリフロー処理によって、はんだSLを溶融し、台座部11と半導体素子20とを接続するとともに、半導体素子20と電極端子30との間に導通部材40を接続する。導通部材40は、一端400a側及び接続部410側のはんだSLが溶融することで、基台10側に沈み込む。この際、接続部410は、孔30hの方向に沿って移動し、一端400aが半導体素子20と接続される位置で止まることになる。これにより、導通部材40におけるZ方向の接続位置が自己整合的に設定される。
次に、例えばトランスファモールド法によって、半導体素子20等の周囲を封止部材50で封止する。その後、図示しないタイバーを切断して電極端子30を延出端子部12から分離するとともに、必要に応じて電極端子30及び延出端子部12の先端形状を加工する。これにより、半導体装置110が完成する。
図2は、導通部材の接続状態を説明する模式的断面図である。
同図(a)は、図1に例示した半導体素子20に比べて厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、図1に例示した半導体素子20に比べて厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。
同図(a)は、図1に例示した半導体素子20に比べて厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、図1に例示した半導体素子20に比べて厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。
図2(a)に表したように、半導体素子20Aが基台10に搭載されている場合、導通部材40における一端400aと、半導体素子20Aと、のZ方向に沿った接続位置は、図1に例示した半導体素子20に比べて、基台10側に近づく。これに伴い、導通部材40の接続部410は、電極端子30の孔30hに沿って深く入り込む。
一方、図2(b)に表したように、半導体素子20Bが基台10に搭載されている場合、導通部材40における一端400aと、半導体素子20Bと、のZ方向に沿った接続位置は、図1に例示した半導体素子20に比べて、基台10側から離れる。これに伴い、導通部材40の接続部410は、電極端子30の孔30hに沿って浅く入り込む。
図2(a)及び(b)のいずれの半導体素子20A及び20Bでも、導通部材40の接続部410は、電極端子30の孔30hに入り込んでいて、はんだSLによって確実に電極端子30と接続される。このように、半導体素子20A及び20Bの厚さが変わり、導通部材40のZ方向に沿った位置が変わっても、Z方向に沿って延出する接続部410によって、導通部材40の位置の変化を吸収し、導通部材40と電極端子30との確実な接触を得られるようになる。また、形状が不変の導通部材40であっても、厚さの異なる半導体素子20A及び20Bに対応でき、汎用性を高めることができる。
図3は、比較例に係る半導体装置の構成を例示する模式図である。
同図(a)は、半導体装置190の模式的平面図である。
同図(b)は、同図(a)に示すB−B’線矢視の模式的断面図である。
図3に表したように、比較例に係る半導体装置190は、基台10と、基台10の主面10aに接続された半導体素子20と、基台10及び半導体素子20から離間して設けられた電極端子30と、半導体素子20と電極端子30とを接続する導通部材49と、を備える。
同図(a)は、半導体装置190の模式的平面図である。
同図(b)は、同図(a)に示すB−B’線矢視の模式的断面図である。
図3に表したように、比較例に係る半導体装置190は、基台10と、基台10の主面10aに接続された半導体素子20と、基台10及び半導体素子20から離間して設けられた電極端子30と、半導体素子20と電極端子30とを接続する導通部材49と、を備える。
半導体素子20は、基台10の台座部11に、はんだSLによって接続される。導通部材49の一端49aは、半導体素子20の表面に設けられた電極パッド(図示せず)と、はんだSLによって接続される。一方、導通部材49の他端49bは、電極端子30と、はんだSLによって接続される。
図4は、比較例に係る導通部材の接続状態を説明する模式的断面図である。
同図(a)は、図3に例示した半導体素子20に比べて厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、図3に例示した半導体素子20に比べて厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。
同図(a)は、図3に例示した半導体素子20に比べて厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、図3に例示した半導体素子20に比べて厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。
図4(a)に表したように、半導体素子20Aが基台10に搭載されている場合、導通部材49における他端49bと、電極端子30とは、はんだSLによって接続されているものの、導通部材49における一端49aと、半導体素子20Aとは、離れてしまう可能性がある。
一方、図4(b)に表したように、半導体素子20Bが基台10に搭載されている場合、導通部材49における一端49aと、半導体素子20Bとは、はんだSLによって接続されているものの、導通部材49における他端49bと、電極端子30とは、離れてしまう可能性がある。
このように、図3に例示した半導体素子20の厚さとは異なる厚さを有する半導体素子20A及び20Bを基台10に搭載すると、導通部材49が、半導体素子20A及び20Bの厚さの差を吸収できず、いずれか一方の端部で接触不良を起こす可能性が生じる。
これに対し、本実施の形態に係る半導体装置110では、半導体素子20の厚さとは異なる厚さを有する半導体素子20A及び20Bを基台10に搭載しても、厚さの違いを接続部410と電極端子30との接続を行う部分におけるZ方向に対して平行な部分(すなわち、基台10の主面10aに対して垂直な部分)によって吸収できる。これにより、半導体素子20、20A及び20Bの厚さが異なっていても、同じ導通部材40によって半導体素子20、20A及び20Bと電極端子30との接続を確実に行うことができる。
(第2の実施の形態)
図5は、第2の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
同図(a)は、第1の厚さh1を有する半導体素子20を搭載した状態を例示する模式的断面図である。
同図(b)は、第1の厚さよりも薄い第2の厚さh2を有する半導体素子20Aを搭載した状態を例示する模式的断面図である。
同図(c)は、第1の厚さよりも厚い第3の厚さh3を有する半導体素子20Bを搭載した状態を例示する模式的断面図である。
図5は、第2の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
同図(a)は、第1の厚さh1を有する半導体素子20を搭載した状態を例示する模式的断面図である。
同図(b)は、第1の厚さよりも薄い第2の厚さh2を有する半導体素子20Aを搭載した状態を例示する模式的断面図である。
同図(c)は、第1の厚さよりも厚い第3の厚さh3を有する半導体素子20Bを搭載した状態を例示する模式的断面図である。
図5(a)に表したように、第2の実施の形態に係る半導体装置120では、電極端子30に、表面から所定の深さを有する凹部30pが設けられている。この凹部30pに、導通部材40の接続部410が挿入される。
本実施の形態に係る半導体装置120では、導通部材40の接続部410が、Z方向に沿って電極端子30と接触する部分を有する。したがって、導通部材40における、Z方向に沿った電極端子30との接触範囲に余裕が生じる。これにより、半導体素子20の厚さが変わり、Z方向に沿った導通部材40の接続位置が変化しても、導通部材40と電極端子30とを確実に接続できるようになる。
例えば、図5(b)に表したように、厚さh2を有する半導体素子20Aが基台10に搭載されている場合、導通部材40における一端400aと、半導体素子20Aと、のZ方向に沿った接続位置は、図5(a)に例示した半導体素子20に比べて、基台10側に近づく。これに伴い、導通部材40の接続部410は、電極端子30の凹部30pに沿って深く入り込む。
一方、図5(c)に表したように、厚さh3を有する半導体素子20Bが基台10に搭載されている場合、導通部材40における一端400aと、半導体素子20Bと、のZ方向に沿った接続位置は、図5(a)に例示した半導体素子20に比べて、基台10側から離れる。これに伴い、導通部材40の接続部410は、電極端子30の凹部30pに沿って浅く入り込む。
いずれの半導体素子20A及び20Bでも、導通部材40の接続部410は、電極端子30の凹部30pに入り込んでいて、はんだSLによって確実に電極端子30と接続される。このように、半導体素子20A及び20Bの厚さが変わり、導通部材40のZ方向に沿った位置が変わっても、Z方向に沿って延出する接続部410によって、導通部材40の位置の変化を吸収し、導通部材40と電極端子30との確実な接触を得られるようになる。
また、電極端子30に設けられた凹部30pは、電極端子30の表面から所定の深さで設けられているため、はんだSLを挿入した際、はんだSLを受け止めることができる。したがって、はんだSLの量の設定が容易になる。
(第3の実施の形態)
図6は、第3の実施の形態に係る半導体装置の構成を例示する模式図である。
同図(a)は、半導体装置130の模式的断面図、同図(b)は、接続部410の部分拡大平面図である。
図6は、第3の実施の形態に係る半導体装置の構成を例示する模式図である。
同図(a)は、半導体装置130の模式的断面図、同図(b)は、接続部410の部分拡大平面図である。
第3の実施の形態に係る半導体装置130では、接続部410が、導通部材40の本体部400における他端400bよりもわずかに手前に設けられている。すなわち、本体部400の他端400b側には、接続部410の位置よりもわずかに外側に延出する延出部401が設けられる。この延出部401の大きさは、接続部410が挿入される孔30hの内径と、接続部410の外形と、の差よりも大きくなっている。
接続部410としては、本体部400と一体的に設けられていても、本体部400に別体で取り付けられていてもよい。また、図6(b)に例示する接続部410では、平面視で円形になっているが、平面視で矩形など、他の形状であってもよい。
図7は、導通部材の接続状態を説明する模式的断面図である。
同図(a)は、図6に例示した半導体素子20に比べて厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、図6に例示した半導体素子20に比べて厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。
同図(a)は、図6に例示した半導体素子20に比べて厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、図6に例示した半導体素子20に比べて厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。
図7(a)に表したように、半導体素子20Aが基台10に搭載されている場合、導通部材40における一端400aと、半導体素子20Aと、のZ方向に沿った接続位置は、図6に例示した半導体素子20に比べて、基台10側に近づく。これに伴い、導通部材40の接続部410は、電極端子30の孔30hに沿って深く入り込む。接続部410が孔30hに深く入り込むと、導通部材40の他端400b側に設けられた延出部401は、電極端子30の表面に当接する。これにより、導通部材40は、接続部410と孔30hとの接触と、本体部400及び延出部401と電極端子30の表面との接触と、を得ることができ、確実な接続が行われる。
一方、図7(b)に表したように、半導体素子20Bが基台10に搭載されている場合、導通部材40における一端400aと、半導体素子20Bと、のZ方向に沿った接続位置は、図6に例示した半導体素子20に比べて、基台10側から離れる。これに伴い、導通部材40の接続部410は、電極端子30の孔30hに沿って浅く入り込む。
図7(a)及び(b)のいずれの半導体素子20A及び20Bでも、導通部材40の接続部410は、電極端子30の孔30hに入り込んでいて、はんだSLによって確実に電極端子30と接続される。このように、半導体素子20A及び20Bの厚さが変わり、導通部材40のZ方向に沿った位置が変わっても、Z方向に沿って延出する接続部410によって、導通部材40の位置の変化を吸収し、導通部材40と電極端子30との確実な接触を得られるようになる。
(第4の実施の形態)
図8は、第4の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
同図(a)は、第1の厚さh1を有する半導体素子20を搭載した状態を例示する模式的断面図である。
同図(b)は、第1の厚さh1よりも薄い第2の厚さh2を有する半導体素子20Aを搭載した状態を例示する模式的断面図である。
同図(c)は、第1の厚さh1よりも厚い第3の厚さh3を有する半導体素子20Bを搭載した状態を例示する模式的断面図である。
図8は、第4の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
同図(a)は、第1の厚さh1を有する半導体素子20を搭載した状態を例示する模式的断面図である。
同図(b)は、第1の厚さh1よりも薄い第2の厚さh2を有する半導体素子20Aを搭載した状態を例示する模式的断面図である。
同図(c)は、第1の厚さh1よりも厚い第3の厚さh3を有する半導体素子20Bを搭載した状態を例示する模式的断面図である。
図8(a)に表したように、第4の実施の形態に係る半導体装置140では、導通部材40の本体部400における他端400b側に、延出部401が設けられている。また、電極端子30には、表面から所定の深さを有する凹部30pが設けられている。この凹部30pに、導通部材40の接続部410が挿入される。
本実施の形態に係る半導体装置140では、導通部材40の接続部410が、Z方向に沿って電極端子30と接触する部分を有する。したがって、導通部材40における、Z方向に沿った電極端子30との接触範囲に余裕が生じる。これにより、半導体素子20の厚さが変わり、Z方向に沿った導通部材40の接続位置が変化しても、導通部材40と電極端子30とを確実に接続できるようになる。
例えば、図8(b)に表したように、厚さh2を有する半導体素子20Aが基台10に搭載されている場合、導通部材40における一端400aと、半導体素子20Aと、のZ方向に沿った接続位置は、図8(a)に例示した半導体素子20に比べて、基台10側に近づく。これに伴い、導通部材40の接続部410は、電極端子30の凹部30pに沿って深く入り込む。
接続部410が凹部30pに深く入り込むと、導通部材40の他端400b側に設けられた延出部401は、電極端子30の表面に当接する。なお、凹部30pの深さと、接続部410の延出長さとを等しくした場合、延出部401と電極端子30の表面とが当接すると、接続部410の先端と凹部30pの底とも当接する。これにより、導通部材40は、接続部410と孔30hとの接触と、本体部400及び延出部401と電極端子30の表面との接触と、を得ることができ、確実な接続が行われる。
一方、図8(c)に表したように、厚さh3を有する半導体素子20Bが基台10に搭載されている場合、導通部材40における一端400aと、半導体素子20Bと、のZ方向に沿った接続位置は、図8(a)に例示した半導体素子20に比べて、基台10側から離れる。これに伴い、導通部材40の接続部410は、電極端子30の凹部30pに沿って浅く入り込む。
いずれの半導体素子20A及び20Bでも、導通部材40の接続部410は、電極端子30の凹部30pに入り込んでいて、はんだSLによって確実に電極端子30と接続される。このように、半導体素子20A及び20Bの厚さが変わり、導通部材40のZ方向に沿った位置が変わっても、Z方向に沿って延出する接続部410によって、導通部材40の位置の変化を吸収し、導通部材40と電極端子30との確実な接触を得られるようになる。
(第5の実施の形態)
図9は、第5の実施の形態に係る半導体装置の構成を例示する模式図である。
同図(a)は、半導体装置150の模式的断面図、同図(b)は、突起部310の部分拡大平面図である。
第5の実施の形態に係る半導体装置150は、基台10と、基台10の主面10aに接続された半導体素子20と、基台10及び半導体素子20から離間して設けられ、主面10aから離れる方向に延びる突起部310を有する電極端子30と、半導体素子20と電極端子30の突起部310とを接続する導通部材40と、を備える。
図9は、第5の実施の形態に係る半導体装置の構成を例示する模式図である。
同図(a)は、半導体装置150の模式的断面図、同図(b)は、突起部310の部分拡大平面図である。
第5の実施の形態に係る半導体装置150は、基台10と、基台10の主面10aに接続された半導体素子20と、基台10及び半導体素子20から離間して設けられ、主面10aから離れる方向に延びる突起部310を有する電極端子30と、半導体素子20と電極端子30の突起部310とを接続する導通部材40と、を備える。
導通部材40の本体部400における他端400b側には、孔40hが設けられている。孔40hの内径は、突起部310の外形よりも大きくなっている。これにより、突起部310が、孔40h内に挿入される。導通部材40の本体部400における他端400b側は、孔40hが突起部310に嵌め込まれた状態で、はんだSLによって電極端子30と接続される。
本実施の形態に係る半導体装置150では、導通部材40の本体部400における他端400b側が、主面10aから離れる方向(Z方向を含む方向)に沿って電極端子30の突起部310と接触する。したがって、導通部材40における、Z方向に沿った電極端子30との接触範囲に余裕が生じる。これにより、半導体素子20の厚さが変わり、Z方向に沿った導通部材40の接続位置が変化しても、導通部材40と電極端子30とを確実に接続できるようになる。
図10は、導通部材の接続状態を説明する模式的断面図である。
同図(a)は、図9に例示した半導体素子20に比べて厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、図9に例示した半導体素子20に比べて厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。
同図(a)は、図9に例示した半導体素子20に比べて厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、図9に例示した半導体素子20に比べて厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。
図10(a)に表したように、半導体素子20Aが基台10に搭載されている場合、導通部材40における一端400aと、半導体素子20Aと、のZ方向に沿った接続位置は、図9に例示した半導体素子20に比べて、基台10側に近づく。これに伴い、導通部材40の孔40hは、電極端子30の突起部310に沿って深く入り込む。この状態で、導通部材40における他端400b側は、この状態で電極端子30と、はんだSLによって確実に接続される。
一方、図10(b)に表したように、半導体素子20Bが基台10に搭載されている場合、導通部材40における一端400aと、半導体素子20Bと、のZ方向に沿った接続位置は、図9に例示した半導体素子20に比べて、基台10側から離れる。これに伴い、導通部材40の孔40hは、電極端子30の突起部310に沿って浅く入り込む。この状態で、導通部材40における他端400b側は、この状態で電極端子30と、はんだSLによって確実に接続される。
図10(a)及び(b)のいずれの半導体素子20A及び20Bでも、導通部材40の孔40hは、電極端子30の突起部310に入り込んだ状態になる。これにより、導通部材40と、電極端子30とが、はんだSLによって確実に接続される。このように、半導体素子20A及び20Bの厚さが変わり、導通部材40のZ方向に沿った位置が変わっても、主面10aから離れる方向に延出する突起部310によって、導通部材40の位置の変化を吸収し、導通部材40と電極端子30との確実な接触を得られるようになる。
(第6の実施の形態)
図11は、第6の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
第6の実施の形態に係る半導体装置160では、接続部410の接触面410aが、電極端子30の端面30aに対向して設けられている。
例えば、電極端子30の基台10側の端面30aが、基台10の主面10aに対して傾斜して設けられている場合、この傾斜した端面30aと略並行となるよう対向して接触面410aが設けられている。
図11は、第6の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
第6の実施の形態に係る半導体装置160では、接続部410の接触面410aが、電極端子30の端面30aに対向して設けられている。
例えば、電極端子30の基台10側の端面30aが、基台10の主面10aに対して傾斜して設けられている場合、この傾斜した端面30aと略並行となるよう対向して接触面410aが設けられている。
この導通部材40によれば、半導体素子20の厚さが変わった場合、接触面410aが端面30aに沿って移動する状態になる。したがって、半導体素子20の厚さが変わっても、端面30aと導通部材40との接触面積は変わらない。
図12は、導通部材の接続状態を説明する模式的断面図である。
同図(a)は、図11に例示した半導体素子20に比べて厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、図11に例示した半導体素子20に比べて厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。
同図(a)は、図11に例示した半導体素子20に比べて厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、図11に例示した半導体素子20に比べて厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。
図12(a)に表したように、半導体素子20Aが基台10に搭載されている場合、導通部材40の位置は、図11に例示した半導体素子20に比べて斜め下方に変化する。すなわち、接続部410の接触面410aが、電極端子30の端面30aに沿って斜め下方に移動することになるため、これに沿って導通部材40の位置も変化する。導通部材40の位置が変化しても、接触面410aが端面30aに対して平行移動することになるため、接続部410の接触面410aと、電極端子30の端面30aと、の接触面積に変化は生じない。
一方、図12(b)に表したように、半導体素子20Bが基台10に搭載されている場合、導通部材40の位置は、図11に例示した半導体素子20に比べて斜め上方に変化する。すなわち、接続部410の接触面410aが、電極端子30の端面30aに沿って斜め上方に移動することになるため、これに沿って導通部材40の位置も変化する。導通部材40の位置が変化しても、接触面410aが端面30aに対して平行移動することになるため、接続部410の接触面410aと、電極端子30の端面30aと、の接触面積に変化は生じない。
図12(a)及び(b)のいずれの半導体素子20A及び20Bでも、導通部材40の接続部410の接触面410aは、電極端子30の端面30aと、はんだSLを介して確実に接続される。
なお、図11及び図12に例示した導通部材40では、接続部410が主面10aに対して傾斜して設けられているが、接続部410が主面10aに垂直(Z方向)に設けられていてもよい。この場合、電極端子30の端面30aもZ方向に沿って設けられる。これにより、接続部410と電極端子30の端面30aとの接触面410aがZ方向に対して平行な部分(すなわち、主面10aに対して垂直な部分)のみで接続されることになる。
(第7の実施の形態)
図13は、第7の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
第7の実施の形態に係る半導体装置170では、導通部材40における接続部410に、電極端子30と接続される第1の階段面411が設けられている。なお、図13に例示した接続部410では、上下面に階段面が設けられているが、少なくとも下面に設けられていればよい。
図13は、第7の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
第7の実施の形態に係る半導体装置170では、導通部材40における接続部410に、電極端子30と接続される第1の階段面411が設けられている。なお、図13に例示した接続部410では、上下面に階段面が設けられているが、少なくとも下面に設けられていればよい。
第1の階段面411においては、電極端子30の側に向かうに従い、Z方向に沿って段階的に主面10aから遠ざかるように複数の段が形成されている。一方、電極端子30の上面には、第1の階段面411に対応して第2の階段面302が設けられている。
このような導通部材40では、第1の階段部411と、電極端子30の第2の階段部302と、が対向してそれぞれの段差のいずれか同士が噛み合わされる状態になる。この噛み合わせの位置によって、導通部座40のZ方向における接続位置が決定される。つまり、半導体素子20の厚さが変わった場合、その厚さに応じた第1の階段部411と第2の階段部302との噛み合わせ位置によって接続が行われることになる。したがって、第1の階段部411の噛み合わせの段数によって導通部材40のZ方向の接続高さを変えられることになる。
図14は、導通部材の接続状態を説明する模式的断面図である。
なお、図13に例示した導通部材40では、第1の階段部411の段差数が4段の場合になっている。ここで、第1の階段部411において、電極端子30と接触しない段差の数(余りの段差数)をkとする。
同図(a)は、k=0、すなわち第1の階段部411の全ての段差が接触している状態を例示している。
同図(b)は、k=1、すなわち第1の階段部411の段差のうち1段が接触していない状態を例示している。
同図(c)は、k=2、すなわち第1の階段部411の段差のうち2段が接触していない状態を例示している。
同図(d)は、k=3、すなわち第1の階段部411の段差のうち3段が接触していない状態を例示している。
なお、図13に例示した導通部材40では、第1の階段部411の段差数が4段の場合になっている。ここで、第1の階段部411において、電極端子30と接触しない段差の数(余りの段差数)をkとする。
同図(a)は、k=0、すなわち第1の階段部411の全ての段差が接触している状態を例示している。
同図(b)は、k=1、すなわち第1の階段部411の段差のうち1段が接触していない状態を例示している。
同図(c)は、k=2、すなわち第1の階段部411の段差のうち2段が接触していない状態を例示している。
同図(d)は、k=3、すなわち第1の階段部411の段差のうち3段が接触していない状態を例示している。
ここで、本体部400の一端400a側の下面と、接続部410の最下段の下面と、のZ方向の距離z1は、同図(a)〜(d)のいずれも同じである。また、基台10の主面10aと、電極端子30の第2の階段部302の最下段の上面と、のZ方向の距離z2も、同図(a)〜(d)のいずれも同じである。第1の階段部411及び第2の階段部302のZ方向の段差が等しく、1段分の段差がz0、同図(a)における半導体素子20Aの厚さをt0とすると、導通部材40によって接続される半導体素子20B〜20Dの厚さt1〜t3は、次のようになる。
同図(b)に表したk=1の場合、半導体素子20Bの厚さt1は、
t1=t0−k×z0=t0−z0
になる。
t1=t0−k×z0=t0−z0
になる。
同図(c)に表したk=2の場合、半導体素子20Cの厚さt2は、
t2=t0−k×z0=t0−2×z0
になる。
t2=t0−k×z0=t0−2×z0
になる。
同図(d)に表したk=3の場合、半導体素子20Dの厚さt3は、
t3=t0−k×z0=t0−3×z0
になる。
t3=t0−k×z0=t0−3×z0
になる。
このように、同じ導通部材40であっても、kを変えることによって、異なる厚さの半導体素子20の接続に対応することができるようになる。また、第1の階段部411と第2の階段部302との噛み合わせによって、導通部材40のZ方向のみならず、Z方向と垂直な方向の位置決めも的確に行うことができるようになる。
なお、図13及び図14では、接続部410及び電極端子30の両方に階段部(411、302)が設けられた半導体装置170を例示したが、いずれか一方のみに階段部を設けるようにしてもよい。この場合、階段部を備える接続部410又は電極端子30のいずれかの段差に、階段部を備えていない接続部410又は電極端子30の先端の隅部を合わせた状態で接続が行われることになる。
(第8の実施の形態)
図15は、第8の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
同図(a)は、厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。
図15は、第8の実施の形態に係る半導体装置の構成を例示する模式的断面図である。
同図(a)は、厚さの厚い半導体素子20Bを搭載した場合の導通部材40の接続状態を例示している。同図(b)は、厚さの薄い半導体素子20Aを搭載した場合の導通部材40の接続状態を例示している。
第8の実施の形態に係る半導体装置180は、基台10と、基台10の主面10aに接続された半導体素子20A(20B)と、基台10及び半導体素子20A(20B)から離間して設けられた電極端子30と、半導体素子20A(20B)と接続され、半導体素子20A(20B)の主面20sに対向した湾曲面SF1を含む第1接続部41と、電極端子30と接続され、電極端子30の主面30sに対向した湾曲面SF2を含む第2接続部42と、を有する導通部材40と、を備える。
ここで、第1接続部41の面SF1及び第2接続部42の面SF2の少なくとも一方は、円柱面を含む。
導通部材40は、本体部400と、本体部400と第1接続部41とを連結する連結部402と、本体部400と第2接続部42とを連結する連結部403と、を有する。連結部402は、本体部400の一端400aに接続され、連結部403は、本体部400の他端400bに接続される。連結部402及び403は、それぞれ本体部400から屈曲して第1接続部41及び第2接続部42に接続されている。連結部402及び403の長さや屈曲の角度は、適宜設定される。
第1接続部41は、はんだSLによって半導体素子20A(20B)の表面に設けられた電極パッド(図示せず)と接続される。第2接続部42は、はんだSLによって電極端子30の主面30sに接続される。
本実施の形態に係る半導体装置180では、第1接続部41の面SF1が半導体素子20A(20B)の主面20sに対向し湾曲しているため、連結部402の主面20sに対する角度が変化しても、面SF1と主面20sとの接触状態に大きな変化は生じない。また、第2接続部42の面SF2が電極端子30の主面30sに対向し湾曲しているため、連結部403の主面30sに対する角度が変化しても、面SF2と主面30sとの接触状態に大きな変化は生じない。
例えば、第1接続部41の面SF1に円柱面が含まれると、面SF1と主面20sとが線接触する状態になる。第1接続部41の主面20sに対する角度が変化しても、この線接触の状態は維持される。同様に、第2接続部42の面SF2に円柱面が含まれると、面SF2と主面30sとが線接触する状態になる。第2接続部42の主面30sに対する角度が変化しても、この線接触の状態は維持される。
したがって、半導体装置180では、異なる厚さの半導体素子20A及び20Bを基台10に搭載し、Z方向に沿った導通部材40の接続位置が変化しても、導通部材40と半導体素子20との接続、及び導通部材40と電極端子30との接続を確実に行うことができるようになる。
なお、第1接続部41の面SF1及び第2接続部42の面SF2の少なくとも一方は、球面を含むものであってもよい。また、第1接続部41の面SF1及び第2接続部42の面SF2の一方に円柱面を含み、他方に球面を含むものであってもよい。
(第9の実施の形態)
図16は、第9の実施の形態に係る電力用半導体装置の構成を例示する模式図である。
同図(a)は、電力用半導体装置200の模式的平面図、同図(b)は、同図(a)に示すC−C’線矢視の模式的断面図である。
図16は、第9の実施の形態に係る電力用半導体装置の構成を例示する模式図である。
同図(a)は、電力用半導体装置200の模式的平面図、同図(b)は、同図(a)に示すC−C’線矢視の模式的断面図である。
図16に表したように、本実施の形態に係る電力用半導体装置200は、基台10と、基台10の主面10aに接続された電力用半導体素子21と、基台10及び電力用半導体素子21から離間して設けられた電極端子30と、本体部400及び接続部410を有し、本体部400の一端400a側が半導体素子20と接続され、他端400b側が電極端子30の上方に配置され、接続部410が他端400b側から電極端子30に向かう方向に延出して電極端子30と接続された導通部材40と、電極端子30の先端側の一部が外部に露出するように、少なくとも電力用半導体素子21を封止する封止部材50と、を備える。
電力用半導体素子21は、例えばIGBT(Insulated Gate Bipolar Transistor)、IEGT(Injection Enhanced Gate Transistor)、パワーMOS(Metal Oxide Semiconductor)トランジスタといった高電圧及び大電流に対応したトランジスタ素子である。本実施の形態に係る電力用半導体装置200では、電力用半導体素子21の一例としてIGBTが適用されている。
電力用半導体素子21は、基台10の台座部11に、はんだSLによって接続されている。電力用半導体素子21の台座部11との接続面(裏面)は、IGBTのコレクタである。台座部11には、封止部材50の外側まで延出する延出端子部12が設けられている。したがって、延出端子部12は、電力用半導体装置200のコレクタ電極として利用される。
図16に例示した電力用半導体装置200では、2つの電極端子30A及び30Bが設けられている。電極端子30Aは、導通部材40Aによって電力用半導体素子21と接続されている。また、電極端子30Bは、導通部材40Bによって電力用半導体素子21と接続されている。電極端子30A及び30Bの一方は、電力用半導体装置200のエミッタ電極またはベース電極として利用され、他方は、電力用半導体装置200のベース電極またはエミッタ電極として利用される。なお、電力用半導体素子21の極性と、延出端子部12及び各電極端子30A、30Bとの対応は一例であり、上記に限定されるものではない。
導通部材40は、本体部400と、接続部410と、を有する。本体部400の一端400aは、電力用半導体素子21の表面に設けられた電極パッド(図示しない、エミッタ電極パッドまたはベース電極パッド)と略平行に設けられており、はんだSLによってこの電極と接続される。
また、本体部400は必要に応じて折り曲げられていて、他端400bが電極端子30よりも上方に配置されるようになっている。本体部400の他端400bには、電極端子30に向かう方向に延出する接続部410が設けられている。接続部410は、例えばZ方向に延出する。
接続部410は、本体部400の他端400bから電極端子30の孔30hに向けて延出している。接続部410は、孔30hに挿入され、はんだSLによって電極端子30と接続されている。
本実施の形態に係る電力用半導体装置200では、導通部材40の接続部410が、Z方向に沿って電極端子30と接触する。したがって、導通部材40における、Z方向に沿った電極端子30との接触範囲に余裕が生じる。これにより、電力用半導体素子21の厚さが変わり、Z方向に沿った導通部材40の接続位置が変化しても、導通部材40と電極端子30とを確実に接続できるようになる。
上記説明した電力用半導体装置200では、導通部材40として、第1の実施の形態で説明した態様を適用しているが、第2〜第8の実施の形態のいずれかの態様を適用してもよい。また、電力用半導体装置200は、1つの電力用半導体素子21が基台10に搭載されるもののほか、複数の電力用半導体素子21が基台10に搭載されるものであってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…基台、11…台座部、12…延出端子部、20,20A,20B…半導体素子、21…電力用半導体素子、30,30A,30B…電極端子、30h…孔、30p…凹部、40,40A,40B…導通部材、40h…孔、41…第1接続部、42…第2接続部、50…封止部材、110〜180,190…半導体装置、200…電力用半導体装置、302…第2の階段部、310…突起部、400…本体部、400a…一端、400b…他端、401…延出部、402,403…連結部、410…接続部、410a…接触面、411…第1の階段部
Claims (12)
- 基台と、
前記基台の主面に接続された半導体素子と、
前記基台及び前記半導体素子から離間して設けられた電極端子と、
前記半導体素子と接続された本体部と、前記本体部に設けられ前記電極端子と接続された接続部と、を有し、前記接続部の前記電極端子との接続を行う部分に、前記主面に対して垂直な部分が含まれる導通部材と、
を備えたことを特徴とする半導体装置。 - 前記電極端子は、前記接続部を挿入する貫通孔を有することを特徴とする請求項1記載の半導体装置。
- 前記電極端子は、前記接続部を挿入する凹部を有することを特徴とする請求項1記載の半導体装置。
- 前記電極端子は、前記接続部を貫通する突起を有することを特徴とする請求項1記載の半導体装置。
- 前記接続部は、前記突起を挿入する貫通孔を有することを特徴とする請求項4記載の半導体装置。
- 前記接続部は、前記電極端子の端面に対向した面を有することを特徴とする請求項1記載の半導体装置。
- 前記接続部は、前記主面に対して傾斜した面を有することを特徴とする請求項6記載の半導体装置。
- 前記接続部は、前記電極端子と接続される第1の階段面を有することを特徴とする請求項1記載の半導体装置。
- 前記電極端子は、前記接続部と接続される第2の階段面を有することを特徴とする請求項1記載の半導体装置。
- 基台と、
前記基台の主面に接続された半導体素子と、
前記基台及び前記半導体素子から離間して設けられた電極端子と、
前記半導体素子と接続され、前記半導体素子の主面に対向した湾曲面を含む第1接続部と、前記電極端子と接続され、前記電極端子の主面に対向した湾曲面を含む第2接続部と、を有する導通部材と、
を備えたことを特徴とする半導体装置。 - 前記第1接続部の湾曲面及び前記第2接続部の湾曲面の少なくともいずれかは、円柱面を含むことを特徴とする請求項10記載の半導体装置。
- 基台と、
前記基台の主面に接続された電力用半導体素子と、
前記基台及び前記半導体素子から離間して設けられた電極端子と、
前記半導体素子と接続された本体部と、前記本体部に設けられ前記電極端子と接続された接続部と、を有し、前記接続部の前記電極端子との接続を行う部分に、前記主面と垂直な部分が含まれる導通部材と、
少なくとも前記電力用半導体素子を封止する封止部材と、
を備えたことを特徴とする電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010183405A JP2012043956A (ja) | 2010-08-18 | 2010-08-18 | 半導体装置及び電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010183405A JP2012043956A (ja) | 2010-08-18 | 2010-08-18 | 半導体装置及び電力用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012043956A true JP2012043956A (ja) | 2012-03-01 |
Family
ID=45899930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010183405A Pending JP2012043956A (ja) | 2010-08-18 | 2010-08-18 | 半導体装置及び電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012043956A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014078564A (ja) * | 2012-10-09 | 2014-05-01 | Toyota Industries Corp | 電極の接続構造 |
JP2020088319A (ja) * | 2018-11-30 | 2020-06-04 | ローム株式会社 | 半導体装置 |
CN112331632A (zh) * | 2019-08-05 | 2021-02-05 | 三菱电机株式会社 | 半导体装置 |
US11996355B2 (en) | 2019-10-17 | 2024-05-28 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
EP4379788A1 (en) * | 2022-11-30 | 2024-06-05 | STMicroelectronics International N.V. | A method of manufacturing semiconductor devices and corresponding semiconductor device |
-
2010
- 2010-08-18 JP JP2010183405A patent/JP2012043956A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014078564A (ja) * | 2012-10-09 | 2014-05-01 | Toyota Industries Corp | 電極の接続構造 |
JP2020088319A (ja) * | 2018-11-30 | 2020-06-04 | ローム株式会社 | 半導体装置 |
JP7173487B2 (ja) | 2018-11-30 | 2022-11-16 | ローム株式会社 | 半導体装置 |
CN112331632A (zh) * | 2019-08-05 | 2021-02-05 | 三菱电机株式会社 | 半导体装置 |
JP2021027150A (ja) * | 2019-08-05 | 2021-02-22 | 三菱電機株式会社 | 半導体装置 |
JP7190985B2 (ja) | 2019-08-05 | 2022-12-16 | 三菱電機株式会社 | 半導体装置 |
US11996355B2 (en) | 2019-10-17 | 2024-05-28 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
EP4379788A1 (en) * | 2022-11-30 | 2024-06-05 | STMicroelectronics International N.V. | A method of manufacturing semiconductor devices and corresponding semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10262948B2 (en) | Semiconductor module having outflow prevention external terminals | |
US9202765B2 (en) | Semiconductor device | |
US10727209B2 (en) | Semiconductor device and semiconductor element with improved yield | |
JP7452597B2 (ja) | 半導体装置及びその製造方法 | |
JP5272768B2 (ja) | 電力用半導体装置とその製造方法 | |
JP3203387U (ja) | 半導体装置 | |
JP2018170348A (ja) | 半導体装置とその製造方法 | |
JP5935374B2 (ja) | 半導体モジュールの製造方法 | |
JPWO2016024445A1 (ja) | 半導体装置 | |
JP2015056638A (ja) | 半導体装置およびその製造方法 | |
JP2009224560A (ja) | 半導体装置およびその製造方法 | |
JP2012043956A (ja) | 半導体装置及び電力用半導体装置 | |
JP2014157927A (ja) | 半導体装置及びその製造方法 | |
US20170194296A1 (en) | Semiconductor module | |
JP6065839B2 (ja) | 半導体装置及びその製造方法 | |
US10586773B2 (en) | Semiconductor device | |
US11742251B2 (en) | Power semiconductor device including press-fit connection terminal | |
JP2014154736A (ja) | 半導体装置 | |
US9953902B2 (en) | Semiconductor device including semiconductor chips electrically connected via a metal plate | |
KR101766082B1 (ko) | 파워모듈 | |
JP2013143519A (ja) | 接続子および樹脂封止型半導体装置 | |
JP5696676B2 (ja) | 電子部品実装方法 | |
US11929306B2 (en) | Semiconductor device comprising first and second lead frames | |
US20240112991A1 (en) | Semiconductor module, semiconductor device, and vehicle | |
US11337306B2 (en) | Semiconductor device |