JP2023024670A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023024670A
JP2023024670A JP2022205642A JP2022205642A JP2023024670A JP 2023024670 A JP2023024670 A JP 2023024670A JP 2022205642 A JP2022205642 A JP 2022205642A JP 2022205642 A JP2022205642 A JP 2022205642A JP 2023024670 A JP2023024670 A JP 2023024670A
Authority
JP
Japan
Prior art keywords
circuit pattern
semiconductor chips
external terminal
arm portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022205642A
Other languages
English (en)
Other versions
JP7447979B2 (ja
Inventor
裕章 市川
Hiroaki Ichikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2023024670A publication Critical patent/JP2023024670A/ja
Application granted granted Critical
Publication of JP7447979B2 publication Critical patent/JP7447979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration

Abstract

【課題】熱集中を防止する。【解決手段】アーム部２は、平面視で凹形状を成し、第１半導体チップ６，７の裏面が配置される第１回路パターン５ａと、第１配置領域５ａ１に配置され、平面視で第１回路パターン５ａの窪みからなる第１配置領域５ａ１に少なくとも一部が配置され、第１配置領域５ａ１において接続された第１配線部材８ｂ，８ｃにより第１負極電極６ｂ，７ｂと電気的に接続される第２回路パターン５ｂと、を備えている。これにより、第１回路パターン５ａに配置される第１半導体チップ６，７は、積層基板３の中央部にまとまっておらず、積層基板３の外周部に位置する。このため、積層基板３における発熱を分散でき、放熱性が向上する。【選択図】図１

Description

本発明は、半導体装置に関する。
半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）、ＳＢＤ（Schottky Barrier Diode）等の半導体素子を含んでいる。このような半導体装置は、上記の半導体素子を含む、複数の半導体ユニットと当該複数の半導体ユニットが配置された放熱板とを有している。このような半導体装置が所望の機能を発揮することができる（例えば、特許文献１参照）。
電力変換装置は、例えば、ＩＧＢＴ及びＦＷＤが基板上に配置されて実現される（例えば、特許文献２参照）。この際、基板の面積を有効に利用するために、チップサイズが異なるＩＧＢＴ及びＦＷＤを基板の中央部に配置し、さらに、ＩＧＢＴ及びＦＷＤを上下交互に配置している。
米国特許第５５２７６２０号明細書 特開２０１８－１２５４９４号公報
上記のようなチップサイズが異なるＩＧＢＴ及びＦＷＤを限られた基板の領域内に効率よく配置するためには、それらを一部分にまとまるように配置して無駄な領域を抑える必要がある。そして、基板に対して外部端子及び接続配線の配置の最適化も考慮する必要がある。このため、ＩＧＢＴ及びＦＷＤは必然的に基板の中央部に配置することになる。しかしながら、ＩＧＢＴ及びＦＷＤが中央部（一か所）に集中して配置される基板の当該中央部で発熱が集中してしまう。このため、半導体装置の定格電流等が影響を受けて、半導体装置の特性を伸ばすことが難しくなるおそれがある。
本発明は、このような点に鑑みてなされたものであり、熱集中を防止することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、第１外部端子部と、前記第１外部端子部に接続された第１アーム部と、を備え、前記第１アーム部は、平面視で凹形状を成す第１回路パターンと、平面視で前記第１回路パターンの窪みからなる第１配置領域に少なくとも一部が配置された第２回路パターンと、裏面に第１電極を、おもて面に、第１制御電極及び第１配線部材により前記第２回路パターンと電気的に接続される第２電極をそれぞれ備え、前記第１配置領域を挟んで前記第１回路パターンにそれぞれの前記第１電極が配置される第１半導体チップと、前記窪みの開口方向とは反対側の前記第１半導体チップから離れる方向に延伸し、前記第１回路パターンと前記第１外部端子部とを電気的に接続する配線部材と、を備える、半導体装置が提供される。
前記配線部材の一端は、前記第１回路パターンの前記第１配置領域に対向し電気的に前記第１半導体チップ間の領域に接続してよい。
本発明の一観点によれば、第１外部端子部と、第２外部端子部と、第３外部端子部と、前記第１外部端子部および前記第３外部端子部に接続された第１アーム部と、前記第１外部端子部および前記第２外部端子部に接続された第２アーム部と、を有し、前記第１アーム部は、平面視で凹形状を成す第１回路パターンと、平面視で前記第１回路パターンの窪みからなる第１配置領域に少なくとも一部が配置された第２回路パターンと、裏面に第１電極を、おもて面に、第１制御電極及び第１配線部材により前記第２回路パターンと電気的に接続される第２電極をそれぞれ備え、前記第１配置領域を挟んで前記第１回路パターンにそれぞれの前記第１電極が配置される第１半導体チップと、前記窪みの開口方向とは反対側の前記第１半導体チップから離れる方向に延伸し、前記第１回路パターンと前記第１外部端子部とを電気的に接続する配線部材と、を備え、前記第２アーム部は、平面視で凹形状を成す第３回路パターンと、平面視で前記第３回路パターンの前記窪みからなる第２配置領域に少なくとも一部が配置された第４回路パターンと、裏面に第３電極を、おもて面に、第２制御電極及び第２配線部材により前記第４回路パターンに電気的に接続される第４電極をそれぞれ備え、前記第２配置領域を挟んで前記第３回路パターンにそれぞれの前記第３電極が配置される第２半導体チップと、を備え、さらに、前記第１回路パターンと前記第４回路パターンとを接続する配線部材を備え、前記第３回路パターンは、前記第２外部端子部と電気的に接続しており、前記第２回路パターンは、前記第３外部端子部と電気的に接続している半導体装置が提供される。
開示の技術によれば、熱集中を防止することができ、半導体装置の特性を向上することができる。
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態の半導体装置に含まれるアーム部を説明するための図である。 第２の実施の形態の半導体装置の平面図である。 第２の実施の形態の半導体装置の断面図である。 第２の実施の形態の半導体装置で構成される回路構成図である。 第２の実施の形態の半導体装置における電流の流れを説明するための図である。 参考のための半導体装置及び半導体装置における電流の流れを説明するための図である。
［第１の実施の形態］
以下、図面を参照して、第１の実施の形態の半導体装置に含まれるアーム部について、図１を用いて説明する。図１は、第１の実施の形態の半導体装置に含まれるアーム部を説明するための図である。第１の実施の形態の半導体装置１は、図１に示す、アーム部２を備えている。アーム部２は、積層基板３と積層基板３上に配置された第１半導体チップ６，７とを有している。第１半導体チップ６，７は、裏面に第１正極電極（図示を省略）を、おもて面に第１負極電極６ｂ，７ｂ及び第１制御電極６ａ，７ａをそれぞれ備える。このような第１半導体チップ６，７は、例えば、パワーＭＯＳＦＥＴ、または、ＲＣ（Reverse-Conducting）－ＩＧＢＴを適用することができる。ＲＣ－ＩＧＢＴは、ＩＧＢＴとＦＷＤが１チップ内に含まれたものである。
積層基板３はさらに基板４と基板４のおもて面に形成された第１回路パターン５ａ及び第２回路パターン５ｂとを備えている。第１回路パターン５ａは、平面視で凹形状を成している。第１回路パターン５ａは、第１半導体チップ６，７の裏面に形成された第１正極電極が配置される。すなわち、第１回路パターン５ａは、平面視で、Ｕ字型を成している。第１回路パターン５ａの内側には、凹形状の窪み部からなり、図１の破線で示される第１配置領域５ａ１を有する。なお、第１回路パターン５ａは凹状を成している。このため、第１半導体チップ６，７が第１回路パターン５ａに、第１配置領域５ａ１を挟んでそれぞれ配置されている。
第２回路パターン５ｂは、少なくとも一部が第１配置領域５ａ１に配置され、第１回路パターン５ａに少なくとも一部が挟まれている。また、第２回路パターン５ｂは、第１配置領域５ａ１において第１配線部材８ｂ，８ｃの一方の端部と接続される。第１配線部材８ｂ，８ｃの他方の端部は、第１半導体チップ６，７の第１負極電極６ｂ，７ｂと接続される。そのため、第２回路パターン５ｂは、第１配置領域５ａ１において接続された第１配線部材８ｂ，８ｃにより第１負極電極６ｂ，７ｂと電気的に接続される。なお、第１回路パターン５ａ及び第２回路パターン５ｂは、導電性部材により構成されている。また、配線部材８ｂ，８ｃ（並びに後述する配線部材８ａ，８ｄ，８ｅ）は、ボンディングワイヤ、リードフレームまたはリボン状の導電部材等により構成される。
このような半導体装置１のアーム部２に、例えば、配線部材８ａから流れ込んだ電流は、第１回路パターン５ａを第１半導体チップ６，７の双方向に分岐してそれぞれ流れる。すると、第１回路パターン５ａを導電した電流が第１半導体チップ６，７の裏面の第１正極電極に流れ込み、第１半導体チップ６，７のおもて面の第１負極電極６ｂ，７ｂから出力電流が出力される。第１半導体チップ６，７から出力された出力電流は、配線部材８ｂ，８ｃを経由して第２回路パターン５ｂに流れ込む。なお、この際、第１半導体チップ６，７の第１制御電極６ａ，７ａには配線部材８ｅを経由して所定のタイミングで制御信号が入力されている。このようにして、第２回路パターン５ｂに流れ込んだ出力電流は、配線部材８ｄによりアーム部２の外部に出力される。
この際、半導体装置１が備えるアーム部２では、電流を出力する第１半導体チップ６，７は駆動するに伴って発熱する。しかし、第１回路パターン５ａは、平面視で凹形状を成し、第１回路パターン５ａの窪みに第２回路パターン５ｂが配置されている。そのため、積層基板３の外周部に第１回路パターン５ａが配置され、積層基板３の中央部に第２回路パターン５ｂが配置される。このような第１回路パターン５ａに配置される第１半導体チップ６，７は、積層基板３の中央部に配置されておらず、積層基板３の外周部に位置することになる。このため、積層基板３における一か所における発熱の集中を抑制して、発熱を分散でき、放熱性が向上する。また、第１半導体チップ６，７から出力される出力電流を積層基板３の中央部の第２回路パターン５ｂに集約している。このため、第１半導体チップ６，７の第１制御電極６ａ，７ａに対する制御電圧が均等となり、第１半導体チップ６，７間でバランスよく第１半導体チップ６，７を駆動することができる。したがって、このようなアーム部２を含む半導体装置１の特性の低下を抑制することができるようになる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態の半導体装置についてより具体的に説明する。まず、半導体装置について図２及び図３を用いて説明する。図２は、第２の実施の形態の半導体装置の平面図であり、図３は、第２の実施の形態の半導体装置の断面図である。なお、図３（Ａ）は、図２における一点鎖線Ｘ１－Ｘ１の、図３（Ｂ）は、図２における一点鎖線Ｘ２－Ｘ２のそれぞれの断面図である。
半導体装置１０は、第１アーム部２０と第２アーム部３０とを有する。半導体装置１０は、第１アーム部２０及び第２アーム部３０により上下アーム部が形成されている。なお、第１アーム部２０及び第２アーム部３０はボンディングワイヤ２７ａ，２７ｇにより電気的に接続されている。さらに、半導体装置１０は、放熱基板（図示を省略）とケース４０とを有している。放熱基板は、第１アーム部２０及び第２アーム部３０がはんだ（図示を省略）を介して配置されている。ケース４０は、放熱基板上に配置され、第１アーム部２０及び第２アーム部３０を取り囲む。また、ケース４０と第１アーム部２０及び第２アーム部３０とはボンディングワイヤ２７ｆ，３７ａ，３７ｈで電気的に接続されている。なお、本実施の形態では、各部の電気的接続に用いられるボンディングワイヤは簡単のために１本のみで示している。実際には、１本ではなく複数本のボンディングワイヤにより接続されてもよい。また、ボンディングワイヤに代わり、板状のリードフレームまたは薄帯状のリボン等の配線部材を用いてもよい。
第１アーム部２０は、セラミック回路基板２１とセラミック回路基板２１のおもて面に設けられた半導体チップ２５，２６とを有している。さらに、このようなセラミック回路基板２１がはんだまたは銀ろう等（図示を省略）を介して放熱基板上に配置されている。
半導体チップ２５，２６（第１半導体チップ）は、シリコンから構成されている。このような半導体チップ２５，２６は、ＩＧＢＴとＦＷＤが１チップ内に構成されたＲＣ－ＩＧＢＴのスイッチング素子を含んでいる。ＲＣ－ＩＧＢＴチップは、ＩＧＢＴとＦＷＤとが逆並列で接続された回路が構成されている。また、半導体チップ２５，２６は、炭化シリコンから構成されている。このような半導体チップ２５，２６は、ボディダイオードが等価的に内蔵されたＭＯＳＦＥＴからなるスイッチング素子を含んでいる。半導体チップ２５，２６は、例えば、裏面に主電極としてコレクタ電極（正極電極、ＭＯＳＦＥＴではドレイン電極）を、おもて面に、ゲート電極２５ａ，２６ａ（制御電極）及び主電極としてエミッタ電極２５ｂ，２６ｂ（負極電極、ＭＯＳＦＥＴではソース電極）をそれぞれ備えている。また、半導体チップ２５，２６は、ゲート電極２５ａ，２６ａがおもて面の側部の中央に、エミッタ電極２５ｂ，２６ｂが中央部にそれぞれ設けられている。なお、裏面のコレクタ電極については図示を省略している。なお、半導体装置１０は、ＲＣ－ＩＧＢＴあるいは炭化シリコンで構成されたＭＯＳＦＥＴからなるスイッチング素子を用いることで、並列にダイオード素子を接続する必要がない。そのため、ＲＣ－ＩＧＢＴあるいは炭化シリコンで構成されたＭＯＳＦＥＴからなるスイッチング素子は、後述する凹形状を成す回路パターン２３ａ，３３ａ上に配置するのに好適である。
セラミック回路基板２１は、絶縁板２２と絶縁板２２の裏面に形成された金属板２４とを有している。さらに、セラミック回路基板２１は、絶縁板２２のおもて面に形成された回路パターン２３ａ～２３ｄをそれぞれ有している。絶縁板２２は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。金属板２４は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。回路パターン２３ａ～２３ｄは、導電性に優れた銅あるいは銅合金等の金属により構成されている。そして、回路パターン２３ａ～２３ｄは、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。また、回路パターン２３ａ～２３ｄの厚さは、例えば、０．１ｍｍ以上、１ｍｍ以下である。このような構成を有するセラミック回路基板２１として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。セラミック回路基板２１は、半導体チップ２５，２６で発生した熱を回路パターン２３ａ、絶縁板２２及び金属板２４を介して、放熱基板側に伝導させることができる。なお、セラミック回路基板２１は一例であって、金属ベース基板や、ダイパッドが形成されたリードフレームであってもよい。
回路パターン２３ａ（第１回路パターン）は、第１アーム部２０のコレクタパターンを構成する。回路パターン２３ａは、半導体チップ２５，２６の裏面に形成されたコレクタ電極がはんだを介して接合されている。このような回路パターン２３ａは、平面視で凹形状を成す。回路パターン２３ａの内側には、凹形状の窪み部からなり、図２の破線で示される配置領域２３ａ１（第１配置領域）を有する。回路パターン２３ａは、平面視でＵ字型を成してもよい。回路パターン２３ａには、半導体チップ２５，２６が配置領域２３ａ１を挟んで分かれて、配置領域２３ａ１に沿ってそれぞれ一列ずつ配列されている。なお、半導体チップ２５，２６は、ゲート電極２５ａ，２６ａが一列を成すように配置されている。さらに、ゲート電極２５ａ同士が対向し、ゲート電極２６ａ同士が対向している。なお、このような半導体チップ２５，２６は、３つ以上でも構わない。
回路パターン２３ｂ（第２回路パターン）は、第１アーム部２０のエミッタパターンを構成する。回路パターン２３ｂは、配置領域２３ａ１を有する。配置領域２３ａ１は、半導体チップ２５，２６のエミッタ電極２５ｂ，２６ｂとボンディングワイヤ２７ｂ，２７ｃ，２７ｄ，２７ｅにより接続される。このような回路パターン２３ｂは、図２の平面視において、Ｌ字型を成している。すなわち、回路パターン２３ｂは、第１部分と第２部分とを有する。第１部分は、配置領域２３ａ１内に配置される。第２部分は、配置領域２３ａ１外で第１部分の端部から配置領域２３ａ１の延伸方向に対して直角方向（図２中下側）に延伸する。なお、回路パターン２３ｂは、図２の平面視で、Ｔ字型を成してもよい。すなわち、回路パターン２３ｂの第２部分が、配置領域２３ａ１外で第１部分の端部から配置領域２３ａ１の延伸方向に対して直交方向（図２中上下）に延伸してもよい。
回路パターン２３ｃ，２３ｄは、それぞれ第１アーム部２０のセンスエミッタパターン及びゲートパターンを構成する。回路パターン２３ｃ，２３ｄ（第５回路パターン）は、配置領域２３ａ１と回路パターン２３ａを挟み、回路パターン２３ａに隣接して配置されている。すなわち、回路パターン２３ｃ，２３ｄは、平面視で回路パターン２３ａの凹形状の開口部の開口方向に対して垂直方向に離間する辺に平行に、回路パターン２３ａに隣接して配置されている。また、回路パターン２３ｃ，２３ｄは、配置領域２３ａ１の対向する２辺に平行に、回路パターン２３ａに隣接して配置されている。なお、図２では、回路パターン２３ｃ，２３ｄは、回路パターン２３ａの図２中下側に配置している。回路パターン２３ｃ，２３ｄは、この場合に限らず、必要によっては、回路パターン２３ａの図２中上側に配置してもよい。また、回路パターン２３ｃ，２３ｄは、省スペースのために絶縁板２２の辺に沿って細長く延伸して構成されている。回路パターン２３ｃは、ボンディングワイヤ２７ｊにより、半導体チップ２５のエミッタ電極２５ｂと接続されている。回路パターン２３ｄは、ボンディングワイヤ２７ｈ，２７ｉにより、半導体チップ２５，２６のゲート電極２５ａ，２６ａとそれぞれ接続されている。
第２アーム部３０は、セラミック回路基板３１とセラミック回路基板３１のおもて面に設けられた半導体チップ３５，３６とを有している。また、このようなセラミック回路基板３１がはんだまたは銀ろう等（図示を省略）を介して放熱基板上に配置される。なお、第２アーム部３０の各構成は、平面視で第１アーム部２０の各構成に対して半導体装置１０の中心点を基準とした略点対称となるように配置されている。
半導体チップ３５，３６（第２半導体チップ）は、半導体チップ２５，２６と同様に、シリコンから構成されている。半導体チップ３５，３６もまた、ＩＧＢＴとＦＷＤが１チップ内に構成されたＲＣ－ＩＧＢＴのスイッチング素子を含んでいる。また、半導体チップ３５，３６は、炭化シリコンから構成されている。半導体チップ３５，３６もまた、ＭＯＳＦＥＴからなるスイッチング素子を含んでいる。したがって、半導体チップ３５，３６も裏面に主電極としてコレクタ電極（正極電極、ＭＯＳＦＥＴではドレイン電極）を、おもて面に、ゲート電極３５ａ，３６ａ（制御電極）及び主電極としてエミッタ電極３５ｂ，３６ｂ（負極電極、ＭＯＳＦＥＴではソース電極）をそれぞれ備えている。また、半導体チップ３５，３６は、ゲート電極３５ａ，３６ａがおもて面の側部の中央に、エミッタ電極３５ｂ，３６ｂが中央部にそれぞれ設けられている。なお、裏面のコレクタ電極については図示を省略している。
セラミック回路基板３１は、絶縁板３２と絶縁板３２の裏面に形成された金属板３４とを有している。さらに、セラミック回路基板３１は、絶縁板３２のおもて面に形成された回路パターン３３ａ～３３ｅをそれぞれ有している。絶縁板３２は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。金属板３４は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。回路パターン３３ａ～３３ｅは、導電性に優れた銅あるいは銅合金等の金属により構成されている。そして、回路パターン３３ａ～３３ｅは、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。また、回路パターン３３ａ～３３ｅの厚さは、例えば、０．１ｍｍ以上、１ｍｍ以下である。このような構成を有するセラミック回路基板３１として、例えば、ＤＣＢ基板、ＡＭＢ基板を用いることができる。セラミック回路基板３１は、半導体チップ３５，３６で発生した熱を回路パターン３３ａ、絶縁板３２及び金属板３４を介して、放熱基板側に伝導させることができる。なお、セラミック回路基板３１は一例であって、金属ベース基板や、ダイパッドが形成されたリードフレームであってもよい。
回路パターン３３ａ（第３回路パターン）は、第２アーム部３０のコレクタパターンを構成する。回路パターン３３ａは、半導体チップ３５，３６の裏面に形成されたコレクタ電極がはんだを介して接合されている。このような回路パターン３３ａは、平面視で凹形状を成す。回路パターン３３ａの内側には、凹形状の窪み部からなり、図２の破線で示される配置領域３３ａ１（第２配置領域）を有する。さらに、回路パターン３３ａは、回路パターン２３ａの配置領域２３ａ１側と配置領域３３ａ１側とが対向して、回路パターン２３ａに隣接している。すなわち、第１アーム部２０の回路パターン２３ａと第２アーム部３０の回路パターン３３ａは、それぞれの窪みを対向させて隣接している。回路パターン３３ａには、半導体チップ３５，３６が配置領域３３ａ１を挟んで分かれてそれぞれ一列ずつ配列されている。なお、半導体チップ３５，３６は、ゲート電極３５ａ，３６ａが一列を成すように配置されている。さらに、ゲート電極３５ａ同士が対向し、ゲート電極３６ａ同士が対向している。なお、このような半導体チップ３５，３６は、３つ以上でも構わない。
回路パターン３３ｂ（第４回路パターン）は、第２アーム部３０のエミッタパターンを構成する。回路パターン３３ｂは、配置領域３３ａ１を有する。配置領域３３ａ１は、半導体チップ３５，３６のエミッタ電極３５ｂ，３６ｂとボンディングワイヤ３７ｂ，３７ｃ，３７ｄ，３７ｅにより接続されている。このような回路パターン３３ｂは、図２の平面視において、Ｌ字型を成している。すなわち、回路パターン３３ｂは、配置領域３３ａ１全面に配置される領域と当該領域に図２中上側に直交する領域とを含んでいる。回路パターン３３ｂは、回路パターン２３ａとボンディングワイヤ２７ａにより電気的に接続されている。このような回路パターン３３ｂは、図２の平面視において、Ｌ字型を成している。すなわち、回路パターン３３ｂは、第３部分と第４部分とを有する。第３部分は、配置領域３３ａ１内に配置される。第４部分は、配置領域３３ａ１外で第３部分の端部から配置領域３３ａ１の延伸方向に対して、回路パターン２３ｂの図２中下側に延伸する第２部分に対して反対側の直角方向に延伸する。なお、回路パターン３３ｂは、図２の平面視で、Ｔ字型を成してもよい。すなわち、回路パターン３３ｂの第４部分が、配置領域３３ａ１外で第３部分の端部から配置領域３３ａ１の延伸方向に対して直交方向（図２中上下）に延伸してもよい。
回路パターン３３ｃ，３３ｄは、それぞれ第２アーム部３０のセンスエミッタパターン及びゲートパターンを構成する。回路パターン３３ｃ，３３ｄ（第６回路パターン）は、配置領域３３ａ１と回路パターン３３ａを挟み、回路パターン３３ａに隣接して配置されている。さらに、回路パターン３３ｃ，３３ｄは、回路パターン２３ｃ，２３ｄに対して半導体装置１０の中心点を基準とした点対称の位置に配置されている。なお、この場合には、回路パターン３３ｃ，３３ｄは、回路パターン３３ａの図２中上側に配置している。回路パターン３３ｃ，３３ｄは、この場合に限らず、回路パターン２３ｃ，２３ｄの位置によっては、回路パターン３３ａの図２中下側でもよい。また、回路パターン３３ｃ，３３ｄは、省スペースのために絶縁板３２の辺に沿って細長く延伸して構成されている。回路パターン３３ｃは、ボンディングワイヤ３７ｉにより、半導体チップ３６のエミッタ電極３６ｂと接続されている。回路パターン３３ｄは、ボンディングワイヤ３７ｆ，３７ｇにより、半導体チップ３５，３６のゲート電極３５ａ，３６ａとそれぞれ接続されている。回路パターン３３ｅは、回路パターン３３ａの配置領域３３ａ１の反対側に回路パターン３３ａに隣接して（図２中下側）配置されている。また、回路パターン３３ｅは、回路パターン２３ｂとボンディングワイヤ２７ｇにより電気的に接続されている。
ケース４０は、既述の通り、放熱基板上に配置され、平面視で矩形状を成す筐体４１を備えている。このようなケース４０の筐体４１は四方を囲む箱型を成している。筐体４１内には、上記で説明した第１アーム部２０及び第２アーム部３０が収納される収納領域４２が形成されている。また、筐体４１の図２中左右両端に外部端子部４３～４５がそれぞれ形成されている。外部端子部４３は、筐体４１に収納された第２アーム部３０の回路パターン３３ａとボンディングワイヤ３７ａにより電気的に接続されている。外部端子部４４は、筐体４１に収納された第１アーム部２０の回路パターン２３ａとボンディングワイヤ２７ｆにより電気的に接続されている。外部端子部４５は、筐体４１に収納された第２アーム部３０の回路パターン３３ｅとボンディングワイヤ３７ｈにより電気的に接続されている。したがって、外部端子部４３には正極が、外部端子部４５には負極がそれぞれ接続されて、外部端子部４４から出力が得られる。なお、ケース４０には、図示はしていないものの、筐体４１の長手方向の両側部側に制御信号が入力される制御端子を備えている。当該制御端子が回路パターン２３ｃ，３３ｃにそれぞれ電気的に接続されている。このようなケース４０は、例えば、外部端子部４３～４５を含み、熱可塑性樹脂を用いた射出成形により構成されている。このような樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。
なお、上記で説明したボンディングワイヤ２７ａ～２７ｊ，３７ａ～３７ｉは、導電性に優れたアルミニウム、銅等の金属、または、少なくともこれらの一種を含む合金等により構成されている。また、これらの径は、１００μｍ以上、１ｍｍ以下であることが好ましい。また、図示を省略する放熱基板は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱基板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。このような放熱基板には、外部機器に対して取り付けの際に用いられる取り付け孔、第１アーム部２０及び第２アーム部３０に対して電流を入出力するためのコンタクト領域等が適宜形成されている。
また、このような半導体装置１０の放熱基板の裏面に冷却器（図示を省略）を取り付けてもよい。この際、冷却器は、金属酸化物のフィラーが混入されたシリコーン等のサーマルグリースを介して取りつけられる。これにより、半導体装置１０の放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱基板は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱基板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。
次に、このような半導体装置１０で実現される回路構成について図４を用いて説明する。図４は、第２の実施の形態の半導体装置で構成される回路構成図である。半導体装置１０は、このように半導体チップ２５，２６，３５，３６と回路パターン２３ａ～２３ｄ，３３ａ～３３ｅとボンディングワイヤ２７ａ～２７ｊ，３７ａ～３７ｉとにより、図４に示されるインバータ回路が構成される。
半導体装置１０は、Ｃ１端子（外部端子部４３に対応）とＥ２端子（外部端子部４５に対応）とＥ１Ｃ２端子（外部端子部４４に対応）とを備えている。そして、入力Ｐ端子であるＣ１端子に、外部電源の高電位端子を接続し、入力Ｎ端子であるＥ２端子に、外部電源の低電位端子を接続する。そして、半導体装置１０の出力Ｕ端子であるＥ１Ｃ２端子に負荷（図示を省略）を接続する。これにより、半導体装置１０は、インバータとして機能する。
このような構成を有する半導体装置１０は、例えば、各外部端子部４３～４５に外部接続端子（図示を省略）を接合して、筐体４１の収納領域４２の第１アーム部２０及び第２アーム部３０を封止部材で封止してもよい。この場合の封止部材は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂を用いることができる。
次に、このような半導体装置１０を動作させるために電流を入力した場合について図５を用いて説明する。図５は、第２の実施の形態の半導体装置における電流の流れを説明するための図である。なお、図５に示す半導体装置１０は、図４に示したものである。但し、図５では半導体装置１０における電流の流れを太線で示す矢印で表している。なお、破線の矢印は、半導体チップ３５，３６が配置されている、回路パターン３３ａの領域での電流の流れを表している。
このような半導体装置１０において、外部端子部４３から入力された電流は、ボンディングワイヤ３７ａを経由して回路パターン３３ａに流入する。回路パターン３３ａに流入した電流は、回路パターン３３ａの形状に沿って分岐して、半導体チップ３５，３６が配置されている２領域の方にそれぞれ向かう。
回路パターン３３ａで２方向に分岐した電流が半導体チップ３５，３６の裏面のコレクタ電極から半導体チップ３５，３６に流入して、半導体チップ３５，３６のおもて面のエミッタ電極３５ｂ，３６ｂから出力電流がそれぞれ出力される。なお、この際、半導体チップ３５，３６のゲート電極３５ａ，３６ａに所定のタイミングでゲート電圧が印加されているものとする。半導体チップ３５，３６のエミッタ電極３５ｂ，３６ｂから出力された出力電流は、ボンディングワイヤ３７ｂ，３７ｃ，３７ｄ，３７ｅを経由して回路パターン３３ｂに流入する。このようにして流入された出力電流は、回路パターン３３ｂを導電して、ボンディングワイヤ２７ａを経由して、第１アーム部２０の回路パターン２３ａに流入する。
このようにして電流が流れる第２アーム部３０では、半導体チップ３５，３６が平面視で凹状の回路パターン３３ａの周縁部に配置されている。このため、半導体チップ３５，３６は通電に伴う駆動時に発熱しても、第２アーム部３０では分散して発熱して、一か所に熱集中が生じない。特に、半導体チップ３５，３６が同じチップサイズのＲＣ－ＩＧＢＴであるために、平面視で凹状の回路パターン３３ａを複雑な形状とせずに単純な形状で実現することができる。このような形状の回路パターン３３ａであるために、半導体チップ３５，３６を、省スペース化を図って容易に配置することができる。また、半導体チップ３５，３６のエミッタ電極３５ｂ，３６ｂから出力される出力電流を中央部に配置している回路パターン３３ｂに集約するようにしている。このため、半導体チップ３５，３６のゲート電極３５ａ，３６ａに対するゲート電圧の不均衡を抑制することができる。そして、半導体チップ３５，３６間でバランスよく半導体チップ３５，３６を駆動させることが可能となる。また、外部端子部４３から半導体チップ３５，３６までの配線長が均等である。このため、半導体チップ３５，３６間の電流の不均等を抑制することができる。
また、第１アーム部２０についても同様に、回路パターン２３ａに流入された電流は、半導体チップ２５，２６の裏面のコレクタ電極から半導体チップ２５，２６に流入して、半導体チップ２５，２６のおもて面のエミッタ電極２５ｂ，２６ｂから出力電流がそれぞれ出力される。なお、この際、半導体チップ２５，２６のゲート電極２５ａ，２６ａにも所定のタイミングでゲート電圧が印加されているものとする。半導体チップ２５，２６のエミッタ電極２５ｂ，２６ｂから出力された出力電流は、ボンディングワイヤ２７ｂ，２７ｃ，２７ｄ，２７ｅを経由して回路パターン２３ｂに流入する。このようにして流入された出力電流は、回路パターン２３ｂを導電して、ボンディングワイヤ２７ｇを経由して、第２アーム部３０の回路パターン３３ｅに流入する。したがって、第１アーム部２０でも、上記の第２アーム部３０と同様の効果が得られる。
ここで、このような半導体装置１０に対し、参考のための半導体装置について図６を用いて説明する。図６は、参考のための半導体装置及び半導体装置における電流の流れを説明するための図である。なお、図６に示す半導体装置１０ａが備える構成は、半導体装置１０と同様のものには同様の符号を付している。また、説明に必要な構成にのみ符号を付している。
半導体装置１０ａは、第１アーム部６０と第２アーム部７０とを有する。半導体装置１０ａは、第１アーム部６０及び第２アーム部７０により上下アーム部が形成されている。なお、第１アーム部６０及び第２アーム部７０はボンディングワイヤ６７ａ等により電気的に接続されている。さらに、半導体装置１０ａは、放熱基板（図示を省略）とケース４０とを有している。放熱基板は、第１アーム部６０及び第２アーム部７０がはんだ（図示を省略）を介して配置されている。ケース４０は、放熱基板上に配置され、第１アーム部６０及び第２アーム部７０を取り囲む。また、ケース４０と第１アーム部６０及び第２アーム部７０とはボンディングワイヤ７７ａ等で電気的に接続されている。
第１アーム部６０は、セラミック回路基板とセラミック回路基板のおもて面に設けられた半導体チップ６５１～６５３，６６１～６６３とを有している。さらに、このようなセラミック回路基板がはんだまたは銀ろう等（図示を省略）を介して放熱基板上に配置される。半導体チップ６５１～６５３は、シリコンまたは炭化シリコンから構成された、ＦＷＤまたはＳＢＤである。このような半導体チップ６５１～６５３は、例えば、裏面に主電極としてカソード電極（負極電極）を、おもて面に主電極としてアノード電極（正極電極）をそれぞれ備えている。また、半導体チップ６６１～６６３は、シリコンから構成された、ＩＧＢＴである。このような半導体チップ６６１～６６３は、裏面にコレクタ電極（正極電極）を、おもて面の側部の中央にゲート電極と中央部にエミッタ電極（負極電極）とをそれぞれ備えている。
セラミック回路基板は、絶縁板６２と絶縁板６２の裏面に形成された金属板とを有している。さらに、セラミック回路基板は、絶縁板６２のおもて面に形成された回路パターン６３ａ～６３ｃをそれぞれ有している。なお、回路パターン６３ａ～６３ｃは、図６に示されるような形状を成して配置されている。また、これらの半導体チップ６５１～６５３，６６１～６６３は、後述する回路パターン６３ａの中央部にそれぞれ配置している。
第２アーム部７０は、セラミック回路基板７１とセラミック回路基板７１のおもて面に設けられた半導体チップ７５１～７５３，７６１～７６３とを有している。また、このようなセラミック回路基板７１がはんだまたは銀ろう等（図示を省略）を介して放熱基板上に配置される。
半導体チップ７５１～７５３，７６１～７６３は、半導体チップ６５１～６５３，６６１～６６３と同様に、シリコンまたは炭化シリコンから構成されている。半導体チップ７５１～７５３，７６１～７６３もまた、ＦＷＤとＩＧＢＴとである。したがって、半導体チップ７５１～７５３は、例えば、裏面に主電極としてカソード電極（負極電極）を、おもて面に主電極としてアノード電極（正極電極）をそれぞれ備えている。また、半導体チップ７６１～７６３は、裏面にコレクタ電極（正極電極）を、おもて面の側部の中央にゲート電極と中央部にエミッタ電極（負極電極）とをそれぞれ備えている。また、これらの半導体チップ７５１～７５３，７６１～７６３は、後述する回路パターン７３ａの中央部にそれぞれ配置している。
セラミック回路基板７１は、絶縁板７２と絶縁板７２の裏面に形成された金属板とを有している。さらに、セラミック回路基板７１は、絶縁板７２のおもて面に形成された回路パターン７３ａ～７３ｄをそれぞれ有している。なお、回路パターン７３ａ～７３ｄは、図６に示されるような形状を成して配置されている。
このような構成を有する半導体装置１０ａを動作させるために電流を入力した場合について説明する。なお、図６でも半導体装置１０ａにおける電流の流れを太線の矢印で表している。なお、矢印は、半導体チップ７５１～７５３，７６１～７６３が配置されている、回路パターン７３ａの領域での電流の流れを表している。
このような半導体装置１０ａにおいて、外部端子部４４から入力された電流は、ボンディングワイヤ７７ａを経由して回路パターン７３ａに流入する。回路パターン７３ａに流入した電流は、回路パターン７３ａ内に広がる。回路パターン７３ａ内に広がった電流が半導体チップ７６１～７６３の裏面のコレクタ電極から半導体チップ７６１～７６３に流入して、半導体チップ７６１～７６３のおもて面のエミッタ電極から出力電流が出力される。なお、この際、半導体チップ７６１～７６３のゲート電極に所定のタイミングでゲート電圧が印加されているものとする。
半導体チップ７６１，７６３のエミッタ電極から出力された出力電流は、ボンディングワイヤ７７ｃ，７７ｈを経由して回路パターン７３ｂに流入する。半導体チップ７６２のエミッタ電極から出力された出力電流は、ボンディングワイヤ７７ｄ、半導体チップ７５２、ボンディングワイヤ７７ｆを経由して回路パターン７３ｂに流入する。このようにして流入された出力電流は、回路パターン７３ｂを導電して、ボンディングワイヤ６７ａを経由して、第１アーム部６０の回路パターン６３ａに流入する。
このようにして電流が流れる第２アーム部７０では、半導体チップ７５１～７５３，７６１～７６３が回路パターン７３ａの中央部に配置されている。特に、半導体チップ７５１～７５３，７６１～７６３は種類とともにチップサイズが異なっている。このため、回路パターン７３ａはこれらの配置領域を確保するために多くの領域を確保する必要がある。また、半導体チップ７５１～７５３，７６１～７６３を回路パターン７３ａに配置する際には、回路パターン７３ａの中央部に千鳥格子状に配置する必要が生じる。このため、半導体チップ７６１～７６３は通電に伴う駆動時に発熱すると、第２アーム部７０の中心部に熱集中が生じてしまう。また、半導体チップ７６１～７６３のエミッタ電極から出力される出力電流の回路パターン７３ｂまでの配線長が不均等である。このため、半導体チップ７６１～７６３のゲート電極に対するゲート電圧の不均衡が生じてしまい、半導体チップ７６１～７６３間でバランスよく半導体チップ７６１～７６３を駆動させることが難しくなる。なお、第２アーム部７０から電流が流入される第１アーム部６０については、具体的な説明は省略するものの、第２アーム部７０と同様に電流が流れ、第２アーム部７０と同様の問題がある。
このように上記の半導体装置１０が有する第１アーム部２０及び第２アーム部３０は、裏面にコレクタ電極を、おもて面にエミッタ電極２５ｂ，２６ｂ，３５ｂ，３６ｂ及びゲート電極２５ａ，２６ａ，３５ａ，３６ａをそれぞれ備える半導体チップ２５，２６，３５，３６を備えている。第１アーム部２０及び第２アーム部３０は、さらに、平面視で、配置領域２３ａ１，３３ａ１の少なくとも一部を取り囲む凹状を成し、半導体チップ２５，２６，３５，３６の裏面が配置される回路パターン２３ａ，３３ａを有している。また、第１アーム部２０及び第２アーム部３０は、配置領域２３ａ１，３３ａ１に配置され、回路パターン２３ａ，３３ａに少なくとも一部が取り囲まれて、半導体チップ２５，２６，３５，３６のエミッタ電極２５ｂ，２６ｂ，３５ｂ，３６ｂとボンディングワイヤ２７ｂ，２７ｃ，２７ｄ，２７ｅ，３７ｂ，３７ｃ，３７ｄ，３７ｅにより電気的に接続される回路パターン２３ｂ，３３ｂと、を備えている。これにより、回路パターン２３ａ，３３ａに配置される半導体チップ２５，２６，３５，３６は、セラミック回路基板２１，３１の中央部にまとまっておらず、セラミック回路基板２１，３１の外周部側に位置する。このため、セラミック回路基板２１，３１における発熱を分散でき、放熱性が向上する。また、半導体チップ２５，２６，３５，３６から出力されるエミッタ電流をセラミック回路基板２１，３１の中央部の回路パターン２３ｂ，３３ｂに集約している。このため、半導体チップ２５，２６，３５，３６のゲート電極２５ａ，２６ａ，３５ａ，３６ａに対するゲート電圧が均等となり、半導体チップ２５，２６，３５，３６間でバランスよく半導体チップ２５，２６，３５，３６を駆動することができる。したがって、このような第１アーム部２０及び第２アーム部３０を含む半導体装置１０の特性の低下を抑制することができるようになる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
１，１０ 半導体装置
２ アーム部
３ 積層基板
４ 基板
５ａ 第１回路パターン
５ａ１ 第１配置領域
５ｂ 第２回路パターン
６，７ 第１半導体チップ
６ａ，７ａ 第１制御電極
６ｂ，７ｂ 第１負極電極
８ａ～８ｅ 配線部材
２０ 第１アーム部
２１，３１ セラミック回路基板
２２，３２ 絶縁板
２３ａ～２３ｄ，３３ａ～３３ｅ 回路パターン
２３ａ１ 第１配置領域
３３ａ１ 第２配置領域
２４，３４ 金属板
２５，２６，３５，３６ 半導体チップ
２５ａ，２６ａ，３５ａ，３６ａ ゲート電極
２５ｂ，２６ｂ，３５ｂ，３６ｂ エミッタ電極
２７ａ～２７ｊ，３７ａ～３７ｉ ボンディングワイヤ
３０ 第２アーム部
４０ ケース
４１ 筐体
４２ 収納領域
４３～４５ 外部端子部

Claims (3)

  1. 第１外部端子部と、
    前記第１外部端子部に接続された第１アーム部と、
    を備え、
    前記第１アーム部は、
    平面視で凹形状を成す第１回路パターンと、
    平面視で前記第１回路パターンの窪みからなる第１配置領域に少なくとも一部が配置された第２回路パターンと、
    裏面に第１電極を、おもて面に、第１制御電極及び第１配線部材により前記第２回路パターンと電気的に接続される第２電極をそれぞれ備え、前記第１配置領域を挟んで前記第１回路パターンにそれぞれの前記第１電極が配置される第１半導体チップと、
    前記窪みの開口方向とは反対側の前記第１半導体チップから離れる方向に延伸し、前記第１回路パターンと前記第１外部端子部とを電気的に接続する配線部材と、
    を備える、
    半導体装置。
  2. 前記配線部材の一端は、前記第１回路パターンの前記第１配置領域に対向し電気的に前記第１半導体チップ間の領域に接続している、
    請求項１に記載の半導体装置。
  3. 第１外部端子部と、
    第２外部端子部と、
    第３外部端子部と、
    前記第１外部端子部および前記第３外部端子部に接続された第１アーム部と、
    前記第１外部端子部および前記第２外部端子部に接続された第２アーム部と、
    を有し、
    前記第１アーム部は、
    平面視で凹形状を成す第１回路パターンと、
    平面視で前記第１回路パターンの窪みからなる第１配置領域に少なくとも一部が配置された第２回路パターンと、
    裏面に第１電極を、おもて面に、第１制御電極及び第１配線部材により前記第２回路パターンと電気的に接続される第２電極をそれぞれ備え、前記第１配置領域を挟んで前記第１回路パターンにそれぞれの前記第１電極が配置される第１半導体チップと、
    前記窪みの開口方向とは反対側の前記第１半導体チップから離れる方向に延伸し、前記第１回路パターンと前記第１外部端子部とを電気的に接続する配線部材と、
    を備え、
    前記第２アーム部は、
    平面視で凹形状を成す第３回路パターンと、
    平面視で前記第３回路パターンの前記窪みからなる第２配置領域に少なくとも一部が配置された第４回路パターンと、
    裏面に第３電極を、おもて面に、第２制御電極及び第２配線部材により前記第４回路パターンに電気的に接続される第４電極をそれぞれ備え、前記第２配置領域を挟んで前記第３回路パターンにそれぞれの前記第３電極が配置される第２半導体チップと、
    を備え、
    さらに、前記第１回路パターンと前記第４回路パターンとを接続する配線部材を備え、
    前記第３回路パターンは、前記第２外部端子部と電気的に接続しており、
    前記第２回路パターンは、前記第３外部端子部と電気的に接続している半導体装置。
JP2022205642A 2019-02-18 2022-12-22 半導体装置 Active JP7447979B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019026543 2019-02-18
JP2019026543 2019-02-18
PCT/JP2019/047746 WO2020170553A1 (ja) 2019-02-18 2019-12-06 半導体装置
JP2021501589A JP7201066B2 (ja) 2019-02-18 2019-12-06 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021501589A Division JP7201066B2 (ja) 2019-02-18 2019-12-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2023024670A true JP2023024670A (ja) 2023-02-16
JP7447979B2 JP7447979B2 (ja) 2024-03-12

Family

ID=72143832

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021501589A Active JP7201066B2 (ja) 2019-02-18 2019-12-06 半導体装置
JP2022205642A Active JP7447979B2 (ja) 2019-02-18 2022-12-22 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021501589A Active JP7201066B2 (ja) 2019-02-18 2019-12-06 半導体装置

Country Status (5)

Country Link
US (1) US11456244B2 (ja)
JP (2) JP7201066B2 (ja)
CN (1) CN112514066A (ja)
DE (1) DE112019003336T5 (ja)
WO (1) WO2020170553A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3523367A4 (en) 2016-10-07 2020-06-03 The University Of North Carolina At Chapel Hill HYPERRAMIFIED POLYESTERS MEDIATED BY S-NITROSOTHIOL
JP7358921B2 (ja) * 2019-11-08 2023-10-11 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2022219934A1 (ja) * 2021-04-12 2022-10-20 富士電機株式会社 半導体装置
JP2023160106A (ja) 2022-04-21 2023-11-02 三菱電機株式会社 半導体装置
WO2023233936A1 (ja) * 2022-06-01 2023-12-07 富士電機株式会社 半導体モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235258A (ja) * 1992-02-26 1993-09-10 Fuji Electric Co Ltd トランジスタモジュール
DE4318241C2 (de) 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
JP5136343B2 (ja) 2008-10-02 2013-02-06 三菱電機株式会社 半導体装置
JP5293666B2 (ja) 2010-03-29 2013-09-18 富士電機株式会社 半導体装置
JP5637944B2 (ja) 2011-06-29 2014-12-10 株式会社 日立パワーデバイス パワー半導体モジュール
JP5555206B2 (ja) 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
CN103650137B (zh) * 2011-07-11 2017-09-29 三菱电机株式会社 功率半导体模块
JP5707302B2 (ja) 2011-11-02 2015-04-30 株式会社 日立パワーデバイス パワー半導体モジュール
JP6405383B2 (ja) * 2014-07-15 2018-10-17 株式会社日立製作所 パワートランジスタモジュール
JP6361821B2 (ja) 2015-04-27 2018-07-25 富士電機株式会社 半導体装置
JP2017011081A (ja) * 2015-06-22 2017-01-12 株式会社日立製作所 パワー半導体モジュールおよびそれを用いた電力変換器
JP2017162866A (ja) * 2016-03-07 2017-09-14 株式会社東芝 半導体装置
JP6705393B2 (ja) 2017-02-03 2020-06-03 三菱電機株式会社 半導体装置及び電力変換装置
JP2019153752A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US11456244B2 (en) 2022-09-27
WO2020170553A1 (ja) 2020-08-27
JP7201066B2 (ja) 2023-01-10
US20210143093A1 (en) 2021-05-13
CN112514066A (zh) 2021-03-16
JP7447979B2 (ja) 2024-03-12
JPWO2020170553A1 (ja) 2021-10-14
DE112019003336T5 (de) 2021-03-18

Similar Documents

Publication Publication Date Title
JP7201066B2 (ja) 半導体装置
JP5627499B2 (ja) 半導体モジュールを備えた半導体装置
JP7159620B2 (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP6520437B2 (ja) 半導体装置
JP7060104B2 (ja) 半導体装置
JP2005302951A (ja) 電力用半導体装置パッケージ
JP2006303290A (ja) 半導体装置
JP2016100442A (ja) 半導体モジュール及び半導体装置
JP6922450B2 (ja) 半導体モジュール
US20230282622A1 (en) Semiconductor device
JP2011211017A (ja) 半導体モジュールおよびそれを備えた半導体装置
JP5402778B2 (ja) 半導体モジュールを備えた半導体装置
WO2022059251A1 (ja) 半導体装置
JP7413720B2 (ja) 半導体モジュール
JP2022133480A (ja) 半導体装置
JP7218806B2 (ja) 半導体装置
JP7448038B2 (ja) 半導体ユニット及び半導体装置
US11270970B2 (en) Semiconductor device
JP2005268496A (ja) 半導体装置
JP2024013924A (ja) 半導体モジュール
JP2024050081A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221222

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240212

R150 Certificate of patent or registration of utility model

Ref document number: 7447979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150