JPH05235258A - トランジスタモジュール - Google Patents

トランジスタモジュール

Info

Publication number
JPH05235258A
JPH05235258A JP4039649A JP3964992A JPH05235258A JP H05235258 A JPH05235258 A JP H05235258A JP 4039649 A JP4039649 A JP 4039649A JP 3964992 A JP3964992 A JP 3964992A JP H05235258 A JPH05235258 A JP H05235258A
Authority
JP
Japan
Prior art keywords
circuit pattern
terminal
terminal portion
transistor module
external lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4039649A
Other languages
English (en)
Inventor
Toshifusa Yamada
敏総 山田
Toshihisa Shimizu
敏久 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP4039649A priority Critical patent/JPH05235258A/ja
Publication of JPH05235258A publication Critical patent/JPH05235258A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 電気的並列状態にある各内蔵チップに流れる
電流レベルを均等化し、信頼性の高いトランジスタモジ
ュールを実現すること。 【構成】 トランジスタモジュール1において、線対称
状に配置された一方側および他方側回路パターン領域
7,9からなる第1の回路パターン領域11には、線対
称に分岐するコレクタ端子20が対称位置で導電接続す
る一方、第2の回路パターン領域13にはエミッタ端子
21が導電接続している。ここで、シリコンチップ1
5,16は一方側および他方側回路パターン領域7,9
の側に搭載されてコレクタ端子20とエミッタ端子21
との間で電気的に並列状態にある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子などを内蔵
するトランジスタモジュールに関し、特に、そのモジュ
ール内部の電流経路に対する電流バランス向上技術に関
する。
【0002】
【従来の技術】電子機器などの設計、製造にあたって
は、その電子回路をトランジスタなどの各電子部品から
構成するのに比較して、複数の電子部品が回路基板上に
搭載された状態で外装樹脂や金属ケースの内部でモジュ
ール化されたトランジスタモジュールを用いる方が、回
路構成部品点数を低減することができるというメリット
がある。このようなトランジスタモジュールにおいて
は、たとえば、図7に示すように、絶縁基板81の表面
に所定の回路パターン領域が形成された銅回路板82な
どが用いられており、この銅回路板82には、シリコン
チップ83a,83b(内蔵チップ)が接合される第1
の回路パターン領域84と、この第1の回路パターン領
域84上のシリコンチップ83a,83bから配線され
たアルミニウムワイヤー85が導電接続する第2の回路
パターン領域86とが形成されている。
【0003】なお、銅回路板82には、シリコンチップ
83a,83bと回路を構成すべきチップなども搭載さ
れている。そして、銅回路板82に対して、その第1の
回路パターン領域84上のコレクタ端子接続領域84a
にコレクタ端子(外部引出し端子)が導電接続され、第
2の回路パターン領域86上のエミッタ端子接続領域8
6aにエミッタ端子(外部引出し端子)が導電接続され
た状態で、外装樹脂または金属ケースによる外装が施さ
れてトランジスタモジュールが構成される。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
トランジスタモジュールにおいて、コレクタ端子接続領
域84aおよびエミッタ端子接続領域86aにコレクタ
端子およびエミッタ端子を取り付けた状態における電流
経路は、図8に示すとおり、コレクタ端子接続領域84
a(第1の回路パターン領域84),シリコンチップ8
3aおよびエミッタ接続領域86a(第2の回路パター
ン領域86)で構成される第1の電流経路90と、コレ
クタ端子接続領域84a,シリコンチップ83bおよび
エミッタ接続領域86aから構成される第2の電流経路
91とが存在し、これらの第1の電流経路90の電気抵
抗と第2の電流経路91の電気抵抗とが大きく異なるた
め、電流経路90,91の間での電流のバランスが損な
われて、特定のシリコンチップ83bが過電流になって
損傷してしまうという問題点がある。
【0005】また、図9に示すように、モジュール内の
銅ベース100上に、上記の銅回路板82に加えて、同
様な構造の他の銅回路板101(隣接回路パターン領
域)を設けたトランジスタモジュールにおいては、それ
ぞれの銅回路板82、101の第1の回路パターン領域
84,102および第2の回路パターン領域86,10
3には、それぞれコレクタ端子105およびエミッタ端
子106を導電接続してある。ここで、コレクタ端子1
05は第1の回路パターン領域84,102に接合する
接続端子部107a,107bおよび接続端子部107
a,107bに中間端子部108a,108bを介して
導電接続する外部端子部109を備える一方、エミッタ
端子106は第2の回路パターン領域86,103に導
電接続する接続端子部110a,110bおよび接続端
子部110a,110bに中間端子部111aを介して
導電接続する外部端子部112を備え、コレクタ端子1
05およびエミッタ端子106は、銅回路板82、10
1のいずれの側にも導電接続可能になっている。しかし
ながら、このようなトランジスタモジュールにおいて
は、第1の回路パターン領域84,102の領域内で、
電流のアンバランスが生じるのに加えて、コレクタ端子
105の中間端子部108aと中間端子部108bとの
長さ寸法が異なるため、銅回路板82と銅回路板101
との間でも電流のアンバランスが生じるという問題点も
ある。
【0006】以上の問題点に鑑みて、本発明の課題は、
モジュール内の複数の電流経路を電気的に等価にして、
電気的並列状態にある各内蔵チップに流れる電流レベル
を均等化し、信頼性の高いトランジスタモジュールを実
現することにある。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、本発明において講じた手段は、モジュール内の第1
および第2の回路パターン領域のうちの対応する回路パ
ターン領域に導電接続する接続端子部およびこの接続端
子部に中間端子部を介して導電接続する外部端子部を備
える第1および第2の外部引出し端子と、第1および第
2の回路パターン領域のうちの一方側に設けられて第1
および第2の外部引出し端子の間で電気的並列状態にあ
る複数の内蔵チップとを有するトランジスタモジュール
に対して、第1の回路パターン領域を、第2の回路パタ
ーン領域から等距離を隔てた位置に線対称状に配置され
た一方側回路パターン領域および他方側回路パターン領
域として形成し、この第1の回路パターン領域に対応す
る第1の外部引出し端子を、その中間端子部が接続端子
部まで略同寸法の一方側中間端子部および他方側中間端
子部に分岐して一方側および他方側回路パターン領域に
対してそれらの対称中心線を中心線とする対称位置に導
電接続する構造とすることである。本発明において、一
方側回路パターン領域と他方側回路パターン領域とは分
離独立して形成されている構造の他に、互いに電気的に
接続する状態にあるものを含む。
【0008】ここで、第1の外部引出し端子の寄生イン
ダクタンスも均等化して、交流成分に対する電流レベル
をより均等化する目的に、第1の外部引出し端子の一方
側および他方側中間端子部をその分岐部を中心に線対称
状に形成することが好ましい。
【0009】また、第1および第2の回路パターン領域
に加えて、これらの第1および第2の回路パターン領域
と略同構造の隣接回路パターン領域が設けれたトランジ
スタモジュールにおいては、双方の回路パターン領域
を、それらの境界領域を中心に線対称状に隣接する状態
に配置し、その境界領域側において、第1の外部引出し
端子を、隣接回路パターン領域の第1および第2の回路
パターン領域にも導電接続するようにすることが好まし
い。
【0010】さらに、寄生インダクタンスの影響をさら
に低減する目的に、第1の外部引出し端子の一方側およ
び他方側中間端子部と、第2の外部引出し端子の中間端
子部とを互いに近接した状態で並列配置することが好ま
しい。
【0011】
【作用】本発明に係るトランジスタモジュールにおいて
は、第1の回路パターン領域を構成する一方側および他
方側回路パターン領域のいずれの領域も、第2の回路パ
ターン領域に対して等距離を隔てて隣接しているため、
第1の回路パターン領域と一方側回路パターン領域と間
の電流経路側と、第1の回路パターン領域と他方側回路
パターン領域と間の電流経路側とで電気抵抗は同等とな
る。さらに、第1の回路パターン領域に対応する第1の
外部引出し端子は、その中間端子部が接続端子部まで略
同寸法の一方側中間端子部および他方側中間端子部に分
岐して一方側および他方側回路パターン領域に導電接続
しているため、いずれの側においても電気抵抗が同等で
ある。しかも、一方側回路パターン領域と他方側回路パ
ターン領域は線対称の関係にあると共に、それらに対す
る第1の外部引出し端子の接続位置も対称であるため、
一方側回路パターン領域側の電流経路と他方側回路パタ
ーン領域側の電流経路とに寄生するインダクタンスも同
等とすることができる。それ故、2つの電流経路の電気
抵抗および寄生インダクタンスが同等であるため、トラ
ンジスタモジュールを流れる電流は一方側回路パターン
領域側と他方側回路パターン領域側とで均等化される。
【0012】ここで、第1の外部引出し端子の一方側お
よび他方側中間端子部もその分岐部を中心に略線対称状
に形成した場合には、第1の外部引出し端子の一方側お
よび他方側中間端子部に寄生するインダクタンスも均等
化でき、交流成分に対する電流レベルをより均等化する
ことができる。
【0013】また、第1の引出し端子の一方側および他
方側中間端子部と、第2の引出し端子部の中間端子部と
を互いに近接した状態で並列配置した場合には、第1の
引出し端子の一方側および他方側中間端子部に流れる電
流方向と、第2の外部引出し端子部に流れる電流方向と
は逆方向の関係にあるため、各外部引出し端子周囲に発
生する磁力線方向は逆方向であり、磁界が互いに相互誘
導効果によって打ち消される結果、外部引出し端子に寄
生するインダクダンスを実質的に低減することができ
る。
【0014】
【実施例】つぎに、添付図面に基づいて、本発明の実施
例について説明する。
【0015】〔実施例1〕図1は本発明の実施例1に係
るトランジスタモジュールの内部を示す概略斜視図、図
2はその回路パターン領域の配置を示す平面図、図3は
本例のトランジスタモジュールに用いたコレクタ端子お
よびエミッタ端子の構造を示す概略斜視図である。
【0016】これらの図において、本例のトランジスタ
モジュール1は、その銅ベース2の表面側に、第1の銅
回路板3と第2の銅回路板4(隣接回路パターン領域)
とが配置されており、これらの第1および第2の銅回路
板3,4は、いずれも絶縁基板5,6の表面側に、一方
側回路パターン領域7,8および他方側回路パターン領
域9,10からなる第1の回路パターン領域11,12
と、一方側回路パターン領域7,8と他方側回路パター
ン領域9,10との間に位置する第2の回路パターン領
域13,14とを有し、そのうち、一方側回路パターン
領域7,8と他方側回路パターン領域9,10とは第2
の回路パターン領域13,14を中心に線対称配置の関
係にある。さらに、第1および第2の銅回路板3,4
は、第1の回路パターン領域11,12同士および第2
の回路パターン領域13,14同士が隣接する状態で配
置され、それらの境界領域30を中心に、第1および第
2の銅回路板3,4も線対称に配置された状態にある。
ここで、第1の回路パターン領域11,12の上には、
シリコンチップ15,16,17,18が搭載されてお
り、各シリコンチップ15,16,17,18(内蔵チ
ップ)の各バンプ電極と、第2の回路パターン領域1
3,14との間には、アルミニウムワイヤー19がワイ
ヤーボンディングされている。このため、各シリコンチ
ップ15,16,17,18は、第1の回路パターン領
域11,12と第2の回路パターン領域13,14との
間に電気的に並列接続された状態にある。なお、第1お
よび第2の銅回路板3,4のいずれの回路板の上にも、
他の回路パターン領域や内蔵チップも設けられている。
【0017】このような第1および第2の銅回路板3,
4を外装樹脂や金属ケースなどによって封止して、トラ
ンジタモジュール1はモジュール化されたものである
が、モジュール化された状態で外部に端子を引き出すた
めに、本例においては、第1の回路パターン領域11,
12に対してコレクタ端子20(第1の外部引出し端
子)が設けられている一方、第2の回路パターン領域1
3,14に対して、エミッタ端子21(第2の外部引出
し端子)が設けられている。
【0018】これらの端子のうち、コレクタ端子20
は、図3に示すように、対応する回路パターン領域には
んだ接合されて導電接続する4つの接続端子部201,
202,203,204と、これらの接続端子部20
1,202,203,204に対して、一方側中間端子
部205または他方側中間端子部206を介して導電接
続する外部端子部207とを有し、一方側中間端子部2
05および他方側中間端子部206は、その分岐部20
8から線対称形状に分岐した状態にある。ここで、コレ
クタ端子20は、分岐部208と一方側および他方側中
間端子部205,206との間で略直角に屈曲し、さら
に、一方側中間端子部205および他方側中間端子部2
06の途中位置でも屈曲しており、そこから先端側が接
続端子部201,202,203,204になってい
る。また、一方側中間端子部205および他方側中間端
子部206とは、その分岐部208を中心に線対称にな
っているため、分岐部208からいずれの接続端子部2
01,202,203,204までの距離も同寸法、か
つ、対称形状、すなわち、分岐部208からいずれの接
続端子部201,202,203,204までの電気抵
抗および寄生インダクタンスも同等になっている。そし
て、コレクタ端子20は、図1および図2に示すよう
に、第1の銅回路板3の一方側回路パターン領域7およ
び他方側回路パターン領域9に対して、それらの対称中
心線を中心線とする対称位置で、その接続端子部20
1,202が導電接続している。同様に、コレクタ端子
20は、図1に示すように、第2の銅回路板4の一方側
回路パターン領域8および他方側回路パターン領域10
に対して、それらの対称中心線を中心線とする対称位置
で、その接続端子部203,204が導電接続してい
る。一方、エミッタ端子21は、対応する回路パターン
領域にはんだ接合されて導電接続する2つの接続端子部
211,212と、これらの接続端子部211,212
に中間端子部215,216を介して導電接続する外部
端子部217とを有し、中間端子部215,216は、
その分岐部218から分岐した状態で形成されている。
ここで、エミッタ端子21は、その分岐部218で略直
角に屈曲し、さらに中間端子部215,216の先端側
においても屈曲しており、そこから先端側が接続端子部
211,212になっている。また、中間端子部21
5,216は、分岐部218から接続端子部211まで
の寸法が分岐部218から接続端子部212までの寸法
に比してやや長く形成されているが、その形状は分岐部
218を中心に略線対称になっているため、分岐部21
8からいずれの接続端子部211,212までの電気抵
抗および寄生インダクタンスも略同等になっている。
【0019】このような構成のコレクタ端子20は、第
1および第2の銅回路板3,4の境界領域30の側にお
いて、その接続端子部201,202,203,204
を介して第1および第2の銅回路板3,4の第1の回路
パターン領域11,12に、すなわち、一方側回路パタ
ーン領域7,8および他方側回路パターン領域9,10
にはんだ接合された状態にある。一方、エミッタ端子2
1も、第1および第2の銅回路板3,4の境界領域30
の側において、その接続端子部211,212を介して
第1および第2の銅回路板3,4の第2の回路パターン
領域13,14にはんだ接合された状態にある。このた
め、本例のトラジスタモジュール1において、第1およ
び第2の銅回路板3,4に対するコレクタ端子20の接
続位置は、第1および第2の銅回路板3,4の境界領域
30を中心に線対称の関係にある。さらに、コレクタ端
子20とエミッタ端子21との位置関係において、コレ
クタ端子20の一方側中間端子部205は、エミッタ端
子21の中間端子部215に近接した状態で並列配置さ
れた状態にある一方、コレクタ端子20の他方側中間端
子部206も、エミッタ端子21の中間端子部216に
近接した状態で並列配置された状態にある。さらに、コ
レクタ端子20の分岐部208から立ち上がる外部端子
部207の側も、エミッタ端子21の分岐部218から
立ち上がる外部端子部217の側に近接した状態で並列
配置された状態にある。
【0020】このような構成のトランジスタモジュール
1において、コレクタ端子20からエミッタ端子21の
電流経路は、図3および図4に示すように、2つの電流
経路が存在する。ここで、第1の銅回路板3と第2の銅
回路板4とは、それらの境界領域30を中心とする線対
称に構造になっているため、そのうち、第1の銅回路板
3の側についてのみ、図4を参照して説明し、第2の回
路板4の側についての電流経路の説明は省略する。この
図において、電流経路31,32のうち、電流経路31
は、コレクタ端子20の外部端子部207,一方側中間
端子部205および接続端子部201を介して、第1の
回路パターン領域11の一方側回路パターン領域7から
シリコンチップ15を電流が流れ、第2の回路パターン
領域13からエミッタ端子21の中間端子部215およ
び外部端子部217に至る電流経路であり、電流経路3
2は、コレクタ端子20の外部端子部207,他方側中
間端子部206および接続端子部202を介して、第1
の回路パターン領域11の他方側回路パターン領域9か
らシリコンチップ16を電流が流れ、第2の回路パター
ン領域13からエミッタ端子21の中間端子部216お
よび外部端子部217に至る電流経路である。このよう
な2つの電流経路31,32において、コレクタ端子3
の一方側中間端子部205と他方側中間端子部206と
は、その分岐部208を中心に線対称になっているた
め、分岐部208から接続端子部201,202,20
3,204までの電気抵抗および寄生インダクタンスが
同等であると共に、一方側回路パターン領域7と他方側
回路パターン領域9とは、第2の回路パターン領域13
の両側に線対称に形成されている。しかも、コレクタ端
子3の一方側および他方側回路パターン領域7,9に対
する接続位置も対称である。従って、電流経路31,3
2との間で、その電気抵抗および寄生インダクタンスが
同等になっているため、シリコンリップ15,16に流
れる電流は均等化される。
【0021】また、本例のトランジスタモジュール1に
おいては、2つの第1および第2の銅回路板3,4が内
蔵されているため、それぞれの第1および第2の回路パ
ターン領域11,12,13,14に対してコレクタ端
子20またはエミッタ端子21を導電接続する必要があ
るが、いずれの端子も、銅回路板3,4の境界領域30
の側に配置されているため、コレクタ端子20およびエ
ミッタ端子21の一方側および他方側中間端子部20
5,206および中間端子部215,216の長さを最
短寸法とした構造で導電接続することができる。従っ
て、一方側回路パターン領域7,8と他方側回路パター
ン領域9,10との電流バランスに配慮しながら、銅回
路板3と銅回路板4との間の電流バランスも配慮でき
る。
【0022】さらに、コレクタ端子20とエミッタ端子
21との関係については、図3に基づいて説明したとお
り、コレクタ端子20の一方側および他方側中間端子部
205,206は、いずれもエミッタ端子21の中間端
子部215,216に近接した状態で並列配置された状
態にあると共に、コレクタ端子20の外部端子部207
の側も、エミッタ端子21の外部端子部217の側に近
接した状態で並列配置された状態にある。しかも、図3
に矢印で示すとおり、コレクタ端子20を流れる電流方
向41,42,43は、エミッタ端子21を流れる電流
方向44,45,46と逆方向の関係にある。このた
め、コレクタ端子20の側に誘起される磁力線の方向
と、エミッタ端子21の側に誘起される磁力線の方向と
は逆方向となって、相互誘導効果によって打ち消しあう
結果、コレクタ端子20およびエミッタ端子21の寄生
インダクタンスの影響を、実質的に従来比で約50%低
減することができる。しかも、コレクタ端子20および
エミッタ端子21は、それらの分岐部208,218を
中心に線対称の関係にあるため、寄生インダクタンスの
低減度合いも同等である。従って、トランジスタモジュ
ール1のいずれの電流経路31,32に対しても、電流
バランスを向上することができるので、特定のシリコン
チップが過電流状態になることがなく、トランジスタモ
ジュール1の信頼性が向上する。
【0023】〔実施例2〕図5は本発明の実施例2に係
るトランジスタモジュールに用いた銅回路板の平面図で
ある。図5に示すとおり、本例のトランジスタモジュー
ルの銅回路板61においても、第1の回路パターン領域
62は、第2の回路パターン領域65の両側に一方側回
路パターン領域63および他方側回路パターン領域64
として形成され、一方側回路パターン領域63と他方側
回路パターン領域64とは第2の回路パターン領域65
を中心に線対称に形成されている。なお、本例において
は、実施例1のトランジスタモジュールと異なり、第2
の回路パターン領域65の上にシリコンチップ66,6
7が搭載されている。これらのシリコンチップ66,6
7のバンプ電極からアルミニウムワイヤー68がボンデ
ィング接続されて、シリコンチップ66,67は、第1
の回路パターン領域62の一方側および他方側回路パタ
ーン領域63,64と第2の回路パターン領域65との
間に電気的に並列配置された状態にある。
【0024】このような銅回路板61も、たとえば実施
例1のトランジスタモジュールと同様に2枚が内蔵され
る場合には、エミッタ端子およびコレクタ端子として、
図3に示す構造のエミッタ端子およびコレクタ端子を用
いる。但し、本例のトランジスタモジュールにおいて
は、一方側回路パターン領域63および他方側回路パタ
ーン領域64として形成されている第1の回路パターン
領域62は、エミッタ端子が導電接続すべき側の回路パ
ターン領域であるため、図3に20で示す第1の外部引
出し端子をエミッタ端子として用い、21で示す第2の
外部引出し端子をコレクタ端子として用いる。ここで、
接続端子部201が接合される位置は一方側回路パター
ン領域63の端部にあるエミッタ端子接続領域63aで
あり、接続端子部202が接合されるべき位置は、他方
側回路パターン領域64の端部にあるエミッタ端子接続
領域64aである。また、接続端子部211が接合され
る位置は、第2の回路パターン領域65の端部にあるコ
レクタ端子接続領域65aである。ここで、エミッタ端
子接続領域63a,64aは、コレクタ端子接続領域6
5aを中心に対称の位置にあり、この位置は一方側回路
パターン領域63および他方側回路パターン領域64の
対称中心線を中心線とする対称位置である。
【0025】このような構成の銅回路板61を用いたト
ランジスタモジュール1においても、コレクタ端子から
第2の回路パターン領域65,シリコンチップ66およ
び一方側回路パターン領域63を介してエミッタ端子に
至る電流経路と、コレクタ端子から第2の回路パターン
領域65,シリコンチップ67および他方側回路パター
ン領域64を介してエミッタ端子に至る電流経路とが存
在するが、いずれの電流経路における電気抵抗および寄
生インダクタンスが同等であるため、実施例1と同様
に、シリコンチップ66,67のいずれの側に流れる電
流も均等化される。しかも、コレクタ端子およびエミッ
タ端子が互いに近接して並列配置された状態にあるた
め、相互誘導作用によって、実質的に寄生インダクタン
スの影響が小さいので、急激な電流変化が生じても、飛
躍電圧が小さいと共に、寄生インダクタンスによる電流
のアンバランスも発生しにくい。
【0026】〔実施例3〕図6は本発明の実施例3に係
るトランジスタモジュールに用いた銅回路板の平面図で
ある。図6に示すとおり、本例のトランジスタモジュー
ルの銅回路板71において、第1の回路パターン領域7
2は、第2の回路パターン領域75の一方側に一方側回
路パターン領域73および他方側回路パターン領域74
が隣接する状態で形成されており、一方側および他方側
回路パターン領域73,74のいずれもが、第2の回路
パターン領域75から等距離を隔てた状態にある。ま
た、これらの一方側および他方側回路パターン領域7
3,74は、線対称状になっている。本例のトランジス
タモジュールにおいても、実施例1のトランジスタモジ
ュールと同様に、第1の回路パターン領域72たる一方
側回路パターン領域73および他方側回路パターン領域
74にシリコンチップ76,77がそれぞれ搭載されて
おり、これらのシリコンチップ76,77のバンプ電極
からアルミニウムワイヤー78がボンディング接続され
て、シリコンチップ76,77は、第1の回路パターン
領域72の一方側および他方側回路パターン領域73,
74と、第2の回路パターン領域75との間に同等の電
気抵抗をもつ状態で並列配置されている。
【0027】この銅回路板71も、たとえば実施例1の
トランジスタモジュールと同様に2枚が内蔵される場合
には、そのエミッタ端子およびコレクタ端子として、図
3に示す構造のエミッタ端子およびコレクタ端子を用い
る。この場合には、接続端子部201が接合される位置
は、一方側回路パターン領域73の端部にあるコレクタ
端子接続領域73aであり、接続端子部202が接合さ
れるべき位置は、他方側回路パターン領域74の端部に
あるコレクタ端子接続領域74aである。また、接続端
子部211が接合される位置は、第2の回路パターン領
域75の端部にあるエミッタ端子接続領域75aであ
る。ここで、コレクタ端子接続領域73a,74aは、
エミッタ端子接続領域75aを中心に対称の位置にあ
り、この位置は一方側回路パターン領域73および他方
側回路パターン領域74の対称中心線を中心線とする対
称位置である。なお、この銅回路板71に対しては、第
2の回路パターン領域75におけるエミッタ端子接続領
域75aの反対側の端部もエミッタ端子接続領域75b
としてもよい。この場合には、図3に示すエミッタ端子
21に対して、エミッタ端子接続領域75bに対応する
中間端子部および接続端子部を追加する。
【0028】このような構成の銅回路板71を用いたト
ランジスタモジュールにおいても、コレクタ端子から第
1の回路パターン領域72の一方側回路パターン領域7
6,シリコンチップ76および第2の回路パターン領域
75を介してエミッタ端子に至る電流経路と、コレクタ
端子から第1の回路パターン領域72の他方側回路パタ
ーン領域77,シリコンチップ67および第2の回路パ
ターン領域75を介してエミッタ端子に至る電流経路と
が存在するが、いずれの電流経路における電気抵抗およ
び寄生インダクタンスは同等であるため、実施例1と同
様に、シリコンチップ76,77のいずれの側に流れる
電流も均等化される。しかも、コレクタ端子およびエミ
ッタ端子が互いに近接して並列配置された状態にあるた
め、相互誘導効果によって、実質的に寄生インダクタン
スの影響が小さいので、急激な電流変化が生じても、飛
躍電圧が小さいと共に、寄生インダクタンスによる電流
のアンバランスも発生しにくい。
【0029】なお、本例においては、トランジスタモジ
ュールの内蔵チップのうち、第1または第2の回路パタ
ーン領域に搭載された1対のシリコンチップに対する電
流経路について述べたが、これに限らず、複数のシリコ
ンチップを搭載した状態においても同様な構成で配置で
き、搭載すべき内蔵チップの数や種類などについては、
製造すべきトランジスタモジュールの用途などに応じ
て、最適な条件に設定されるべき性質のものである。
【0030】
【発明の効果】以上のとおり、本発明に係るトランジス
タモジュールにおいては、第1および第2の外部引出し
端子の間で電気的並列状態にある複数の内蔵チップを有
し、第2の回路パターン領域に対して等距離を隔てて隣
接する線対称状の第1の回路パターン領域の一方側およ
び他方側回路パターン領域に対して、第1の外部引出し
端子は、その中間端子部が接続端子部まで略同寸法の一
方側中間端子部および他方側中間端子部に分岐して対称
に導電接続することに特徴を有する。従って、本発明に
よれば、第1の外部引出し端子から一方側回路パターン
領域を経て第2の回路パターン領域に至る電流経路と、
第1の外部引出し端子から他方側回路パターン領域を経
て第2の回路パターン領域に至る電流経路とは、その電
気抵抗および寄生インダクタンスが同等であるため、各
内蔵チップに流れる電流を均等化でき、特定の内蔵チッ
プが過電流状態になることがないので、トランジスタモ
ジュールの信頼性が向上するという効果を奏する。
【0031】また、第1の外部引出し端子の一方側およ
び他方側中間端子部が、その分岐部を中心に線対称形状
に形成されている場合には、この外部引出し端子部の寄
生インダクタンスが及ぼす電流バランスへの影響も低減
できる。
【0032】さらに、第1および第2の回路パターン領
域に対する隣接回路パターン領域に、第1の外部引出し
端子を隣接回路パターン領域との境界領域側で導電接続
させた場合には、いずれの側にも、最短寸法の第1の外
部引出し端子で導電接続できるので、電気抵抗および寄
生インダクタンスを低減できる。
【0033】また、第1の引出し端子の一方側および他
方側中間端子部と、第2の引出し端子部の中間端子部と
を互いに近接した状態で並列配置した場合には、中間端
子部間の相互誘導効果によって寄生インダクタンスを実
質的に低減できる。
【図面の簡単な説明】
【図1】本発明の実施例1に係るトランジスタモジュー
ル内部の構成を示す概略斜視図である。
【図2】図1に示すトランジスタモジュールに用いた銅
回路板の構成を示す平面図である。
【図3】図1に示すトランジスタモジュールに用いたコ
レクタ端子およびエミッタ端子の形状を示す斜視図であ
る。
【図4】図2に示す銅回路板の電流経路を示す説明図で
ある。
【図5】本発明の実施例2に係るトランジスタモジュー
ルに用いた銅回路板の構成を示す平面図である。
【図6】本発明の実施例3に係るトランジスタモジュー
ルに用いた銅回路板の構成を示す平面図である。
【図7】従来のトランジスタモジュールに用いた銅回路
板の平面図である。
【図8】図7に示す銅回路板の電流経路を示す説明図で
ある。
【図9】図7に示す銅回路板を用いた従来のトランジス
タモジュール内部の構成を示す概略斜視図である。
【符号の説明】
1・・・トランジスタモジュール 3,4,61,71・・・銅回路板(回路パターン領
域) 7,8,63,73・・・一方側回路パターン領域 9,10,64,74・・・他方側回路パターン領域 11,12,62,72・・・第1の回路パターン領域 13,14,65,75・・・第2の回路パターン領域 15,16,17,18,66,67,76,77・・
・シリコンチップ 20・・・コレクタ端子(第1の外部引出し端子〕 21・・・エミッタ端子(第2の外部引出し端子〕 201,202,203,204・・・接続端子部 205・・・一方側中間端子部 206・・・他方側中間端子部 207,217・・・外部端子部 208,218・・・分岐部 215,216・・・中間端子部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 モジュール内の第1および第2の回路パ
    ターン領域のうちの対応する回路パターン領域に導電接
    続する接続端子部およびこの接続端子部に中間端子部を
    介して導電接続する外部端子部を備える第1および第2
    の外部引出し端子と、前記第1および第2の回路パター
    ン領域のうちの一方側に設けられて前記第1および第2
    の外部引出し端子の間で電気的並列状態にある複数の内
    蔵チップと、を有し、前記第1の回路パターン領域は、
    前記第2の回路パターン領域から等距離を隔てた位置に
    線対称状に配置された一方側回路パターン領域および他
    方側回路パターン領域として形成され、この第1の回路
    パターン領域に対応する前記第1の外部引出し端子は、
    その中間端子部が接続端子部まで略同寸法の一方側中間
    端子部および他方側中間端子部に分岐して前記一方側お
    よび他方側回路パターン領域に対してそれらの対称中心
    線を中心線とする対称位置に導電接続していることを特
    徴とするトランジスタモジュール。
  2. 【請求項2】 請求項1において、前記第1の外部引出
    し端子の一方側および他方側中間端子部は、その分岐部
    を中心に線対称形状に形成されていることを特徴とする
    トランジスタモジュール。
  3. 【請求項3】 請求項1または請求項2に規定するトラ
    ンジスタモジュールには、前記第1および第2の回路パ
    ターン領域に加えて、これらの第1および第2の回路パ
    ターン領域と略同構造の隣接回路パターン領域が、それ
    らの境界領域を中心に線対称状に隣接しており、その境
    界領域側において、前記第1の外部引出し端子は、前記
    隣接回路パターン領域の第1および第2の回路パターン
    領域にも導電接続していることを特徴とするトランジス
    タモジュール。
  4. 【請求項4】 請求項1ないし請求項3のいずれかの項
    において、前記第1の外部引出し端子の一方側および他
    方側中間端子部と、前記第2の外部引出し端子の中間端
    子部とは、互いに近接した状態で並列配置されているこ
    とを特徴とするトランジスタモジュール。
JP4039649A 1992-02-26 1992-02-26 トランジスタモジュール Pending JPH05235258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4039649A JPH05235258A (ja) 1992-02-26 1992-02-26 トランジスタモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4039649A JPH05235258A (ja) 1992-02-26 1992-02-26 トランジスタモジュール

Publications (1)

Publication Number Publication Date
JPH05235258A true JPH05235258A (ja) 1993-09-10

Family

ID=12558934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4039649A Pending JPH05235258A (ja) 1992-02-26 1992-02-26 トランジスタモジュール

Country Status (1)

Country Link
JP (1) JPH05235258A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
JP2013172112A (ja) * 2012-02-23 2013-09-02 Hitachi Ltd 半導体装置およびそれを用いたインバータ装置
JP2017050488A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体パッケージ
US9768100B1 (en) 2016-03-07 2017-09-19 Kabushiki Kaisha Toshiba Semiconductor device
WO2020170553A1 (ja) * 2019-02-18 2020-08-27 富士電機株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
JP2013172112A (ja) * 2012-02-23 2013-09-02 Hitachi Ltd 半導体装置およびそれを用いたインバータ装置
JP2017050488A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体パッケージ
US9799597B2 (en) 2015-09-04 2017-10-24 Kabushiki Kaisha Toshiba Semiconductor package
US9768100B1 (en) 2016-03-07 2017-09-19 Kabushiki Kaisha Toshiba Semiconductor device
WO2020170553A1 (ja) * 2019-02-18 2020-08-27 富士電機株式会社 半導体装置
JPWO2020170553A1 (ja) * 2019-02-18 2021-10-14 富士電機株式会社 半導体装置
US11456244B2 (en) 2019-02-18 2022-09-27 Fuji Electric Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP4292652B2 (ja) パワー半導体モジュール
JP5550553B2 (ja) 電力用半導体モジュール
JP5604031B2 (ja) 交差導電体アセンブリを備えた半導体パッケージ
US7372131B2 (en) Routing element for use in semiconductor device assemblies
CN109314102B (zh) 半导体电源模块
US7579682B2 (en) Power semiconductor module
JP4826845B2 (ja) パワー半導体モジュール
JP2020519024A (ja) Dc端子の同軸配列を有するハーフブリッジモジュール
US10283699B2 (en) Hall-effect sensor isolator
JP2008091809A (ja) 半導体モジュール
JP2568748B2 (ja) 半導体装置
JPS6393126A (ja) 半導体装置
US20230253304A1 (en) Semiconductor module having a multi-branch switch node connector
JPH1074886A (ja) 半導体モジュール
JPH09260180A (ja) 低インダクタンスコンデンサ
JPH05235258A (ja) トランジスタモジュール
JP2003224243A (ja) 半導体装置
JP3985016B2 (ja) 半導体装置
KR20140056002A (ko) 낮은 열 저항을 갖는 낮은 인덕턴스 플렉스 본드
JP2020053622A (ja) パワーモジュール及びパワーモジュールを有する電気装置
JP3658946B2 (ja) 電力用トランジスタの実装構造
US6476477B2 (en) Electronic assembly providing shunting of electrical current
CN213071122U (zh) 屏蔽结构和半导体器件
WO2024095795A1 (ja) 電子装置
WO2018127845A1 (en) Conductive clip connection arrangements for semiconductor packages