JP5604031B2 - 交差導電体アセンブリを備えた半導体パッケージ - Google Patents

交差導電体アセンブリを備えた半導体パッケージ Download PDF

Info

Publication number
JP5604031B2
JP5604031B2 JP2007500763A JP2007500763A JP5604031B2 JP 5604031 B2 JP5604031 B2 JP 5604031B2 JP 2007500763 A JP2007500763 A JP 2007500763A JP 2007500763 A JP2007500763 A JP 2007500763A JP 5604031 B2 JP5604031 B2 JP 5604031B2
Authority
JP
Japan
Prior art keywords
trace
wire
bond
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007500763A
Other languages
English (en)
Other versions
JP2007525842A5 (ja
JP2007525842A (ja
Inventor
ジョウ、ヤピン
リー、チュ−チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007525842A publication Critical patent/JP2007525842A/ja
Publication of JP2007525842A5 publication Critical patent/JP2007525842A5/ja
Application granted granted Critical
Publication of JP5604031B2 publication Critical patent/JP5604031B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45166Titanium (Ti) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184Tungsten (W) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45565Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45599Material
    • H01L2224/456Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45684Tungsten (W) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/4917Crossed wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体のパッケージングに係り、詳しくは、ワイヤボンディングを用いる半導体パッケージに関する。
集積回路の一形態では、半導体ダイのボンドパッドが、ワイヤボンディングを用いて、基板内のトレースと称される導電体に対し電気的に接続されている。このため、集積回路では、金、銀、アルミニウムや銅等の金属からなる裸のボンドワイヤが用いられる。そのため、ボンドワイヤが互いに接触すると、ボンドワイヤは、回路を電気的に短絡させてしまう虞がある。ボンドワイヤ間での接触を防止するため、集積回路は、裸のボンドワイヤが物理的に互いに交差又は重なり合うことのないように設計されている。このような設計上の制約を満たすため、集積回路は、裸のボンドワイヤを交差させないように設計しなければならない。こうした設計上の制約により、最適な大きさの物理的な配置が得られないことがある。また、高温のプラスチックが集積回路アセンブリ上で成型される場合、裸のボンドワイヤが他の裸のボンドワイヤに垂れ下がることもある。高温のプラスチックが集積回路上で成型されると、高温プラスチックによって、裸のボンドワイヤが全体的に押し付けられることがある。このような問題を防ぐため、ボンドワイヤ部位間には、隙間が付加されてきた。
ワイヤボンディングアセンブリを用いるとき、半導体パッケージングに関する更に別の問題を考慮しなければならない。例えば、二本のボンドワイヤや二つのトレースが互いに近接している場合、二つのボンドワイヤ間、即ち二つのトレース間には、ノイズカップリングが存在することが多い。ノイズカップリング又はクロストークノイズによる負の作用を最小限に抑えるため、設計者は、デジタル回路をアナログ回路から分離させる。しかしながら、こうした分岐は、集積回路の設計に対し、不都合な設計上の制約を課すことになり、回路スペースを効率良く使用できないことの要因となり得る。隣接するワイヤ及びトレースが、集積回路ダイとパッケージングアセンブリとの間の距離を超えて存在する場合、隣接するワイヤやトレースからのノイズによる影響を最小限に抑えるため近接配置された基準面が存在しない。ボンドワイヤ及びトレースにカップリングされたノイズによって、動作エラーが発生する。
ボンドワイヤを用いる半導体パッケージにおいて、エラーに寄与する更に別のノイズ発生源は、ボンドワイヤ及びトレースの自己インダクタンスに起因する。導電体のインダクタンスは、信号経路の電気特性を変化させ、それゆえに、回路の動作が変化してしまう。
一形態において、複数の導電性トレースにワイヤボンディングするための半導体ダイを備えた集積回路が提供される。第一基板トレースは、第一端及び第二端を有する。第二基板トレースは第一端を有し、第二基板トレースは第一基板トレースの側面に沿って整列される。第一ボンディングパッドは半導体ダイ上に位置し、第一ボンディングパッドは、第一ワイヤを用いて第二基板トレースの第一端に接続される。第二ボンディングパッドは、第一ボンディングパッドの側面に沿って整列され、半導体ダイ上に位置する。第二ボンディングパッドは、第二ワイヤを用いて第一基板トレースの第一端に接続される。第三基板トレースは第一端を有し、第三基板トレースの第一端は第三ワイヤを用いて第一基板トレースの第二端に接続される。第三ワイヤは第二基板トレースを越える。一形態において、第三ワイヤは、その第一端及び第二端間の略中間位置と、第二基板トレースの第一端及び第二端間の略中間位置とで第二基板トレースを越える。更に別の形態において、第一基板トレースの大きさや表面積と、前記第三基板トレースの大きさや表面積とがほぼ等しい。更に別の形態において、少なくとも一つの攻撃信号が干渉磁場を生成し、その干渉磁場は、第一基板トレースと第二基板トレースとの間に第一磁束を生成する。干渉磁場は、第二基板トレースと第三基板トレースとの間に第二磁束を生成する。第一磁束は、第二磁束の大部分を相殺する。更に別の形態において、第一基板トレース、第二基板トレース及び第三基板トレースの少なくとも一つは、銅又はタングステンからなる。複数の導電性トレースにワイヤボンディングする半導体ダイは、第一端及び第二端を有する第一基板トレースを含む。第二基板トレースは、第一端及び第二端を有し、第二基板トレースは、第一基板トレースの側面に沿って整列される。第一ボンディングパッドは、半導体ダイ上に位置する。第一ボンディングパッドは、第一ワイヤを用いて第二基板トレースの第一端に接続される。第二ボンディングパッドは、第一ボンディングパッドの側面に沿って整列され、半導体ダイ上に位置する。第二ボンディングパッドは、第二ワイヤを用いて第一基板トレースの第一端に接続される。第三基板トレースは第一端を有し、その第一端は、第三ワイヤを用いて第二基板トレースの第二端に接続される。第四基板トレースは第一端を有し、第四基板トレースは、第三基板トレースの側面に沿って整列される。第四基板トレースの第一端は、第四ワイヤを用いて第一基板トレースの第二端に接続され、第三ワイヤは、第四ワイヤと交差する。更に別の形態において、第三ワイヤ及び第四ワイヤは、第三ワイヤの第一端及び第二端間の略中間位置と、第四ワイヤの第一端及び第二端間の略中間位置とで交差する。更に別の形態において、第一基板トレース、第二基板トレース、第三基板トレース及び第四基板トレースの大きさや表面積はほぼ等しい。更に別の形態において、少なくとも一つの攻撃信号が干渉磁場を生成し、干渉磁場は第一基板トレースと第二基板トレースとの間に第一磁束を生成する。更に別の形態において、磁場は、第三基板トレースと第四基板トレースとの間に第二磁束を生成し、第一磁束は、第二磁束の大部分を相殺する。更に別の形態において、第三ワイヤ及び第四ワイヤの長さはほぼ等しい。更に別の形態において、第五基板トレースは第一端を有し、第五基板トレースの第一端は、第五ワイヤを用いて第四基板トレースの第二端に接続される。第六基板トレースは第一端を有し、第六基板トレースは、第五基板トレースの側面に沿って整列される。第六基板トレースの第一端は、第六ワイヤを用いて第三基板トレースの第二端に接続される。第五ワイヤは第六ワイヤと交差する。更に別の形態において、第一基板トレース、第二基板トレース、第三基板トレース、第四基板トレース、第五基板トレース及び第六基板トレースのサイズ又は表面積は、ほぼ等しい。
更に別の形態において、本明細書において、複数の導電性トレースにワイヤボンディングする半導体ダイを備えた集積回路が提供される。基板トレースは第一端を有する。第二基板トレースは第一端を有し、第二基板トレースは、第一基板トレースの側面に沿って整列される。第一介入基板トレースは、第一基板トレースと第二基板トレースとの間に位置する。第一介入基板トレースは第一端を有する。第一ボンディングパッドは半導体ダイ上に位置する。第一ボンディングパッドは、第一ワイヤを用いて第二基板トレースの第一端に接続される。第二ボンディングパッドは、第一ボンディングパッドの側面に沿って整列され、半導体ダイ上に位置する。第二ボンディングパッドは、第二ワイヤを用いて第一基板トレースの第一端に接続される。第一介入ボンディングパッドは、第一ボンディングパッドと第二ボンディングパッドとの間に位置する。第一介入ボンディングパッドは、第三ワイヤを用いて介入基板トレースの第一端に接続され、第一ワイヤは、第三ワイヤ上で第二ワイヤと交差する。更に別の形態において、第一ワイヤ及び第二ワイヤは、第一ワイヤの第一端及び第二端間の略中間位置と、第二ワイヤの第一端及び第二端間の略中間位置とで交差する。更に別の形態において、第一ワイヤ及び第二ワイヤは、分離材料を介して分離され、分離材料は、第一ワイヤと第二ワイヤとを直接接触させないようにする。更に別の形態において、第一ワイヤ及び第二ワイヤはほぼ同じ長さを有している。‘ほぼ’との用語は、本明細書にて同じでなければ、実質的には同じかそれに近いといったよく使われる辞書の意味で使用される。ほぼ同じ長さのワイヤや同じ長さのワイヤの使用は、処理制御が簡略化されるため、製造上、有利である。更に別の形態において、第一基板トレース、第二基板トレース及び第一介入基板トレースの少なくとも一つは、銅かタングステンからなる。
更に別の形態において、複数の導電性トレースにワイヤボンディングするための半導体ダイを提供することにより、集積回路を形成する方法が本明細書にて提供されてきた。この方法は、第一基板トレースを提供するステップを含み、第一基板トレースは第一端を有する。第二基板トレースが提供され、第二基板トレースは第一端を有する。第二基板トレースは、第一基板トレースの側面に沿って整列される。第一ボンディングパッドは、半導体ダイ上に提供される。第一ボンディングパッドは、第一ワイヤを用いて第二基板トレースの第一端に接続される。第二ボンディングパッドは、半導体ダイ上に提供される。第二ボンディングパッドは、第一ボンディングパッドの側面に沿って整列される。第二ボンディングパッドは、第二ワイヤを用いて第一基板トレースの第一端に接続され、第二ワイヤは第一ワイヤと交差する。更に別の形態において、第一ワイヤと第二ワイヤとが、第一ワイヤの第一端及び第二端間の略中間位置と、第二ワイヤの第一端及び第二端間の略中間位置とで交差する。更に別の形態において、第一基板トレース及び第二基板トレースは同じ大きさを有し、第一基板トレース及び第二基板トレースの少なくとも一つは、銅又はタングステンから形成され、第一ワイヤ及び第二ワイヤは等しい長さを有している。
以下の図面と本発明の以下の詳細な説明とから、前述され、かつ更に別の具体的な本発明の目的及び利点が、当業者に明らかにされるであろう。
平易さや明確さのため、構成要素が図示され、必ずしも実寸に従い図示されていないことは、当業者には明らかである。本発明の実施形態の理解をより一層深めるため、例えば、図中の幾つかの構成要素の大きさは、他の構成要素よりも誇張されている。
図1は、複数の導電性基板トレースに電気的に接続されたダイ12を備える公知の半導体装置10を示す。具体的には、ダイ12は、例えば側面24の外周に沿って、複数のボンドパッドを有している。図示される形態において、ボンドパッド14,16,18,20及び22が備えられている。側面24に沿う各ボンドパッドは、導電性トレースに接続されている。例えば、ボンドパッド14は、ボンドワイヤ26を介して導電性トレース28に接続されている。ボンドパッド20は、ボンドワイヤ30を介してトレース32に接続され、ボンドパッド22はボンドワイヤ34を介してトレース36に接続されている。二次元透視図において、略長方形の領域38が、ボンドパッド20,22と導電性トレース32,36の末端とによって形成され、ボンドワイヤ30とボンドワイヤ34との間に形成されることに注目すべきである。
作動時には、ボンドワイヤ26、30及び34等の各ボンドワイヤにカップリングされたノイズが存在する。ノイズ発生源の一つは、近くにある他のボンドワイヤに起因する。ボンドワイヤに注入されるノイズの量は、ボンドワイヤ及びトレースの自己インダクタンスと、ボンドワイヤ間及びトレース間の相互インダクタンスとの関数である。ノイズカップリングに影響を及ぼす更に別の因子としては、側面24に沿って互いに隣接する信号の種類が挙げられる。例えば、アナログ信号がデジタル信号と隣接する場合、アナログ信号は、論理値間のデジタル信号が移行する度にノイズを受信することになる。その結果、ダイ12に導入される回路の設計では、ダイの外周に沿って外部へと導かれる信号の種類の配置を考慮しなければならない。従って、ボンドワイヤ及びトレースによって信号経路内にカップリングされたノイズを最小限に抑えるため、回路の設計は、一定の配置及び非効率的な大きさに限定されてしまう。
図2は、図1を参照して上述したノイズ発生源を減少させる半導体装置40である。ダイ42は、その側面に沿って複数のボンドパッド44、46、56、58、68及び70を有している。各ボンドパッドは、ボンドワイヤによって、外部の導電性トレース48、50、60、62、72、74、75及び77にそれぞれ接続されている。例えば、ボンドワイヤ52は、ボンドパッド46を導電性トレース48に接続する。ボンドワイヤ54は、ボンドワイヤ52及びボンドワイヤ54の各長さの略中間点でボンドワイヤ52と重なり合い、交差する。ボンドワイヤ54は、ボンドパッド44を導電性トレース50に接続する。同様に、ボンドワイヤ64は、ボンドワイヤ66と重なり合い、交差する。ボンドワイヤ64は、ボンドパッド58を導電性トレース60に接続する。ボンドワイヤ66は、ボンドパッド56を導電性トレース62に接続する。ボンドワイヤ76は、ボンドワイヤ78と重なり合い、交差する。ボンドワイヤ76は、ボンドパッド70を導電性トレース72に接続する。ボンドワイヤ78は、ボンドパッド68を導電性トレース74に接続する。二次元透視図において、二つの略三角形の領域80,82が、ボンドパッド68,70と導電性トレース72,74の末端とによってそれぞれ形成され、ボンドワイヤ76,78によって形成されることに留意すべきである。図2の点で示すように、更に別のボンドパッドは、更に別の導電性トレースと同様に、ダイ42の側面に沿って想定されている。更に、導電性トレースは、特定の実施形態に適合する長さにしてもよく、角部を含んでもよい。更に、ボンドワイヤは、裸のワイヤ及び被覆ワイヤのいずれを用いてもよい。
作動時に、半導体装置40が機能すると、各ボンドワイヤにカップリングされるノイズの量が最小限に抑えられる。隣接するボンドワイヤの対をそれらの略中間点で交差させることにより、各ボンドワイヤ内に取り込まれるノイズの量が、図1の半導体装置10の場合のノイズの量よりもかなり減少する。半導体装置40の全てのボンドワイヤ対がダイ42の側面から派生するように図示したが、ダイ42の中央領域等、ダイ42内の任意の位置にボンドワイヤを形成してもよいことに留意すべきである。また、ダイの側面上にある全てのボンドワイヤを、必ずしも別のボンドワイヤと交差させる必要はない。
図3は、二つの平行な導電体、図1に示すボンドワイヤ30及びボンドワイヤ34間と、図2に示すボンドワイヤ76及びボンドワイヤ78間との比較である。ボンドワイヤ30及びボンドワイヤ34は領域38を形成する。ボンドワイヤが交差する場合、二つのボンドワイヤ間の分離領域がかなり減少し、結果として、ボンドワイヤの自己インダクタンス量は、少なくとも二分の一にまで減少する。ボンドワイヤの自己インダクタンス量の減少によるノイズの低下に加えて、取り込まれるノイズは、ボンドワイヤが交差する場合にクロストークの減少によって最小化される。ボンドワイヤがそれらの中央点で交差し、均一な外部磁場が存在するとき、ボンドワイヤは、磁場からノイズを全く受け取らない。これは、図3から分かるが、図2の領域80の磁束は、図2の領域82の磁束と等量であるが、反対の極性を有している。磁場が均一でなければ、導電体はノイズを少しは吸収するものの、本明細書に提供される構造によれば、ノイズの大きさがかなり減少することに留意すべきである。領域38の磁束Φは、磁場と領域38の面積との積に等しい。同様に、領域80,82の磁束Φは、領域80,82の磁場と結合面積との積に等しい。ボンドワイヤ78は、領域80の上部左側と領域82の下部右側とに配置されることに留意すべきである。従って、外部磁場が適用されると、反対の極性の磁束が発生する。その結果、ボンドワイヤ76,78間の磁束の総和はゼロになる。一方、図1の領域38の磁束に関連する負の影響は存在しない。実際には、磁場が領域80,82の全体に亘って均一でなければ、各ボンドワイヤ導電体にカップリングした磁束が得られることに留意すべきである。しかし、ノイズの大きさはかなり減少させられる。また、ボンドワイヤ76,78がそれらの長さの中間点で交差しなければ、二つの三角形の領域は同じ面積にはならない。従って、また、幾らかの磁束が発生することになる。しかしながら、得られる二つの三角領域の磁束が互いに弱め合うように、かなりのノイズの低下が得られることに留意すべきである。
図4は、半導体装置400を示す。説明を簡略化するため、図2の半導体装置40と共通の構成要素には、同じ符号が付されている。各トレース48、50、60、62、72、74、75及び77は、二つの領域に分割されている。トレース48は、中断ギャップやスペースを介し延長部100によって延長され、ダイ42の側面に対し垂直な同じ中央軸に概ね沿って延びている。延張部100の末端には、半導体装置400を支持する下層の基板と電気的に接触するビア102が設けられている。同様に、トレース50は、中断ギャップを介し延張部104によって延長されている。延長部104の末端には、下層の基板と電気的に接触するビア106が設けられている。トレース60は、中断ギャップを介し延長部114によって延長され、トレース62は、中断ギャップを介し延長部116によって延長され、トレース72は、中断ギャップを介し延長部122によって延長され、トレース74は、中断ギャップを介し延長部124によって延長されている。トレース75は、中断ギャップを介し延長部130によって延長され、トレース77は、中断ギャップを介し延長部132によって延長されている。延長部100や104等と同様に、各延長部114,116,122,124,130及び132は、ビア(符号無し)により終結されている。ボンドワイヤ110は、トレース50を延長部100と接続する。ボンドワイヤ112及びボンドワイヤ110は、両ボンドワイヤの略中間点で交差し、ボンドワイヤ112は、トレース48を延長部104と接続する。ボンドワイヤ118は、トレース62を延長部114に接続する。ボンドワイヤ120及びボンドワイヤ110は、両ボンドワイヤの略中間点で交差し、ボンドワイヤ120は、トレース60を延長部116に接続する。ボンドワイヤ126は、トレース74を延長部122と接続する。ボンドワイヤ128及びボンドワイヤ126は、両ボンドワイヤの略中間点で交差し、ボンドワイヤ128は、トレース72を延張部124に接続する。ボンドワイヤ134は、トレース77を延長部130に接続する。ボンドワイヤ136及びボンドワイヤ134は、両ボンドワイヤの略中間点で交差し、ボンドワイヤ136は、トレース75を延長部132に接続する。
図示される形態において、半導体装置400は、ボンドワイヤに取り込まれたノイズエラーだけでなく、導電性トレースに取り込まれたノイズエラーについても減少させるように機能する。交差ボンドワイヤを用いて導電性トレースの分割部分を接続することにより、導電性トレース間の磁束が互いに打ち消し合う。例えば、トレース48及び延長部100の長さが同じで、かつトレース50及び延長部104の長さが同じ場合、各導電体にカップリングされた磁束は、ボンドワイヤ110,112を用い、各ワイヤの長さの中間位置で導電体の部分を交差させることによって、互いに打ち消し合う。従って、ノイズエラーは、ボンドワイヤ52,54及び導電性トレース48,50の両方で減少する。
トレース48,50とそれらの延長部100,104とによって形成される導電性トレースの中央部分を横断するように、ボンドワイヤ110とボンドワイヤ112とを交差させることによって、クロストークは減少する。攻撃信号により生成される磁場は、導電性トレース48,50間に第一極性の磁束を生成する。同様に、磁場は、等量であるが正反対の極性を有する磁束を、延長部100,104間にも生成する。従って、導電性トレース48と延長部104とをボンドワイヤ112により接続し、導電性トレース50と延長部100とをボンドワイヤ110により接続することで、磁場によって両導電性トレース48,50及び両延張部100,104内に取り込まれるノイズは最小化される。
図5は、半導体装置4000を示す。説明を簡略化するため、図2の半導体装置40と共通する構成要素には、同じ符号が付されている。図示されるトレースのうち一部が、トレースにカップリングしたノイズを減少するため分割されている。例えば、トレース48は分離され、延長部104によって延長され、それらは、ボンドワイヤ110によって接続されている。トレース48は、ダイ42の側面からオフセットされ、ダイ42の側面から略垂直に、“軸1”と付される軸に沿って延びている。図4のトレース50に代えて、トレース部分140、トレース部分144及びトレース部分142を備えたトレースが提供される。また、トレース部分140は、トレース48の場合とほぼ同じ量だけ、ダイ42の側面からオフセットされている。トレース部分は、ダイ42の側面から略垂直に、“軸2”と付される軸に沿って延びている。また、物理的に別の延長部104が軸2に沿って配置されている。また、トレース部分142が軸1に沿って配置されている。トレースは、ビア102によって終結している。ボンドワイヤ110は、中央トレース部分144の略中央を超えて延びていることに注目すべきである。同様に、トレース部分146、中央トレース部分150及びトレース部分148を備えたトレースが提供されている。トレース部分152、中央トレース部分156及びトレース部分154を備えたトレースが提供されている。ボンドワイヤ118は、中央トレース部分150の略中央を超えて延びることにより、導電性トレース60を延長部116に接続する。ボンドワイヤ126は、中央トレース部分156の略中央を横切って延びることにより、導電性トレース72を延長部124に接続する。トレース部分153、中央トレース部分155及びトレース部分157を備えたトレースが提供される。ボンドワイヤ136は、中央トレース部分155の略中央を超えて延びることにより、導電性トレース75を延長部132に接続する。
作動時に、半導体装置4000では、中間点で交差し、かつダイ42のボンドパッドを所定の導電性トレースに電気的に接続するボンドワイヤ52,54が用いられる。更に、ボンドワイヤ110,118等のジャンパワイヤや交差しないボンドワイヤが、例えばトレース48、60といった交互の導電性トレースを、ダイ42の側面から遠ざかるように異なる軸に沿って延びる導電性トレース延長部に対し電気的に接続するために用いられている。例えば、導電性トレース48は第一軸上に配置され、延長部104は第二軸上に配置されている。部分140、144及び142により形成される導電性トレースの中央部分を超えてボンドワイヤ110を延長することにより、クロストークが減少する。攻撃信号により生成される磁場は、部分140、144と導電性トレース48との間に第一極性の磁束を生成する。同様に、磁場は、部分144,142と延長部104との間に、等量ではあるが反対の極性を有する磁束を生成する。従って、導電性トレース48と延長部104とをボンドワイヤ112で接続することにより、磁場により両導電性トレース内に取り込まれるノイズが最小化される。更に別の形態において、各、一部、又は連続的な導電性トレースを形状に合わせて更に延長してもよく、その延張した連続性導電性トレースの交互の側面上で、延長部104等の更に別の延長部(図示せず)により包囲してもよい。
図6は、半導体装置40000を示す。説明を簡略化するため、図5の半導体装置40000と共通する構成要素には、同じ符号が付されている。半導体装置40000は、大きくは、図5の半導体装置4000とワイヤボンディングの構造と、ダイ42の各ボンドパッド44、46、56、58、68、70等を最初に所定の導電性トレースに接続する方法とが異なる。重なり合わないボンドワイヤが使用されている。ボンドワイヤ54’は、ボンドパッド44を導電性トレース48に接続する。ボンドワイヤ52’は、ボンドパッド46をトレース部分140に接続する。ボンドワイヤ66’は、ボンドパッド56を導電性トレース60に接続する。ボンドワイヤ64’は、ボンドパッド58をトレース部分146に接続する。ボンドワイヤ78’は、ボンドパッド68を導電性トレース72に接続する。ボンドワイヤ76’は、ボンドパッド70をトレース部分152に接続する。ボンドワイヤ54’、52’、66’、64’、78’及び76’は互いに略平行である。図5の半導体装置4000と同じ導電性トレース構造及びボンドワイヤパターンが、半導体装置40000にて使用されている。
作動時に、半導体装置40000では、ボンドワイヤ54’、52’等の交差しないボンドワイヤ、並びにボンドワイヤ110、118等のジャンパや交差しないボンドワイヤが、導電性トレースの外部ノイズを最小化するために用いられる。図2〜図5の実施形態とは異なり、半導体装置40000は、二つのボンドワイヤが交差する場所を有していない。その結果、裸のワイヤを用いる用途にあっては、その信頼性を向上させることができる。図5を参照して上述した方法によって、磁場により攻撃信号から導電性トレース内に取り込まれたノイズが互いに打ち消し合う。
図7は、交差導電体アセンブリを備えた半導体パッケージの更に別の実施形態である半導体装置400000を示す。説明を簡略化するため、図4の半導体装置400と共通する構成要素には、同じ番号が付されている。半導体装置400000は、導電性トレースの一部又は全てに対し、導電性トレースの複数の接続部分によりクロストーク障害が最小化されることが、図4の半導体装置400とは大きく異なる。半導体装置は、導電性トレース72,74、及び延長部122,124に代えて、各導電性トレース72,74の各軸に沿って配置された複数の延長部を有している。例えば、ダイ42の側面と垂直で、かつ導電性トレース72が配置される同軸に沿って、延長部240、延長部242、及び介入ドットで示す一以上の更に別の延長部が存在している。ダイ42の側面と垂直で、導電性トレース74が配置される同軸に沿って、延長部250、延長部252、及び介入ドットで示す一以上の更に別の延長部が存在している。好適な実施形態において、各軸には、偶数個の金属部分(導電性トレース+延長部)が含められている。
作動中、一以上の攻撃信号により生成される外部磁場は、導電性トレースの全長に亘って均一ではない。磁場の不均一性を補うため、多くの偶数個のトレース延長部が、ダイ42の側面と垂直な同じ軸に沿って使用される。例えば、導電性トレース72と延長部240〜242等の偶数個の導電性部分とが採用される。取り込まれたノイズは、隣接する導電性トレースとは対称であることから、上述したように補正される。導電性トレース72,74、延長部240,250等の偶数の導電性対が存在する場合、以下に示すように、等面積の反対の磁束が存在するような対称性が存在している。更に、ボンドワイヤ54’、52’等の交差しないボンドワイヤが、ボンドワイヤ110、210、118、212等の交差ボンドワイヤと共に使用される。導電性トレース72と導電性トレース74との間の領域では、固定量の外部ノイズ発生源からの磁束が存在する。磁場が導電体の全長に亘って均一である場合、延長部240と延長部250との間には等量の磁束が存在する。一方、交差ボンドワイヤ260,262によって、導電性トレース72,74間の磁束は、延長部240,250間の磁束と反対の極性を有している。従って、得られる磁束は0か、それに近い値である。
更に別の形態において、図7の半導体装置400000は、図4及び図5のように、物理的に交差し、ダイ42のボンドパッドから派生する所定のボンドワイヤ対を採用してもよい。このような選択は、用途や、許容されるノイズエラー等に応じて行われる。76’、78’等の交差しないボンドワイヤはノイズに敏感であるものの、ボンドワイヤが短い場合には、エラーの多くが許容される。しかし、導電性トレースは、通常は十分に長いことから、ノイズ補正が必要とされる。従って、半導体装置400000では、最大量のノイズエラーが生じる虞のある場所で補正が提供される。半導体装置400000に関して奇数の導電性部分対が採用される場合、かなりのノイズが互いに打ち消し合うことに注目すべきである。しかし、奇数の導電性部分対によって、反対の磁束を有する領域が存在しない領域が存在することになる。
図8は、ボンドパッド304〜311を有するダイ302を備えた半導体装置300を示す。各ボンドパッド304〜311は、ボンドワイヤによって、所定の導電性トレースに接続されている。ボンドパッド304は、ボンドワイヤ340により導電性トレース320に接続される。ボンドパッド305は、ボンドワイヤ350により導電性トレース325に接続される。ボンドパッド306は、ボンドワイヤ341により導電性トレース322に接続される。ボンドパッド307は、ボンドワイヤ342により導電性トレース323に接続される。ボンドパッド308は、ボンドワイヤ343により導電性トレース324に接続される。ボンドパッド309は、ボンドワイヤ360により導電性トレース321に接続される。ボンドパッド310は、ボンドワイヤ344により導電性トレース326に接続される。ボンドパッド311は、ボンドワイヤ345により導電性トレース327に接続される。他のボンドパッドと導電性トレースとが、点線で示すように存在している。
作動時に、半導体装置300は、交差する二つのボンドワイヤ、即ちボンドワイヤ350,360を有しており、それらは、ボンドパッド305,309に接続されている。介在ボンドパッド307,308は、ダイ302上に配置されている。(1)ボンドパッド305,309が互いに電気的に関連するか、或いは、(2)導電性トレース321,325が互いに電気的に関連するかが考えられる。従って、ボンドワイヤ350,360によって、四点間に磁気カップリングループが得られる。ループの外形が図3で上述した大きな長方形とは異なり二つの三角形であることから、ボンドワイヤ350,360からなるループの自己インダクタンスは最小化されている。被覆ワイヤ又は裸のワイヤをボンドワイヤ350,360として用いてもよい。半導体装置300では、互いに隣接せず、交差するボンドワイヤと関連する接続ボンドパッド間に一以上の介在ボンドパッドを有する二つのボンドワイヤを意図的に交差させていることに注目すべきである。各ワイヤの長さの中間点や、中間点付近で二つのボンドワイヤが交差することによって、各ワイヤの自己インダクタンスが低減され、クロストーク障害が抑制される。
さて、交差導電体を用いるアセンブリを備えた改良型半導体パッケージ及びその製造する方法が提供されたことは明らかである。交差ボンドワイヤと交差する導電性トレース部分とを用いることにより、関連する導電体の自己インダクタンスが低減される。自己インダクタンスがより低くなるほど、同時切換えノイズが低減され、信号インピーダンスの不連続性が低くなる。更に、交差ボンドワイヤと導電性トレース部分との間の相互インダクタンスは、異なる領域にて反対の極性を有する磁束が互いに打ち消し合うことで低減される。
上記の明細書において、特定の実施形態を参照し、本発明を説明してきた。しかし、以下の特許請求の範囲に記載される本発明の範囲から逸脱することなく、様々な改変や変更を行うことは、当業者にとって明らかである。例えば、本発明は、任意のワイヤボンド装置で使用してもよい。交差ワイヤ及び交差トレース構造は、差分信号対により用いられることで、ノイズカップリングを低減することができる。パッケージは、RF信号の効用及びその利益、電力供給及びアース接地の効用、感受性信号及びその基準の効用等を高める。任意の種類の導電性材料を、導電性トレースとボンドワイヤとに使用してもよい。通常は、金属が使用され、一般的には、金、銅、銀、チタン、タングステン、アルミニウム及びそれらの合金が使用される。被覆ワイヤ及び裸のワイヤのいずれかをボンドワイヤとして使用してもよい。成型射出により生じるワイヤスイープを減少させるため、最初に非導電性接着剤を用いて、ワイヤを固定してもよい。従って、明細書及び図面は、制限的ではなく、むしろ例示的な意味としてみなすべきであり、これら全ての変更は、本発明の範囲内に含めることを意図している。
有益性、他の利点及び問題の解決策を、特定の実施形態について上述してきた。しかし、有益性、利点、問題の解決策、及び任意の有益性、利点又は解決策をより顕著にし、又はより顕著にし得るあらゆる要素は、任意の請求項又は全ての請求項に重要な、必要な、又は本質的な特徴又は構成要素と解釈すべきではない。本明細書に使用されるように、“含む、備える”、“含んでいる、備えている”との用語やそれらの他の変形は、列挙された構成要素からなる工程、方法、品物、又は装置がそれらの構成要素だけを含むのではなく、明確には列挙されていない他の構成要素や上記の工程、方法、品物又は装置に固有の他の構成要素を含むように、包括的なものを網羅することを意図している。本明細書に使用されように、“ある一つの”との用語は、一つ又は複数として定義される。本明細書に使用される“複数”との用語は、二以上として定義される。本明細書に使用される“別の”との用語は、少なくとも第二の、又はそれ以上として定義される。本明細書に使用される“含んでいる”及び/又は“有している”との用語は、備えている(つまり、オープンランゲージ)として定義される。本明細書に使用される“接続された”との用語は、必ずしも直接的ではなく、必ずしも機械的ではないが、接続されているとして定義される。
ワイヤボンディングを用いる公知の半導体装置の斜視図。 本発明の一形態に従うワイヤボンディングを備えた半導体装置の斜視図。 交差する場合とは逆に平行である場合に二つの導電体と関連する結合領域を示す斜視図。 本発明の別の形態に従うワイヤボンディングを備えた半導体装置の斜視図。 本発明の更に別の形態に従うワイヤボンディングを備えた半導体装置の斜視図。 本発明の更に別の形態に従うワイヤボンディングを備えた半導体装置の斜視図。 本発明の更に別の形態に従うワイヤボンディングを備えた半導体装置の斜視図。 本発明の更に別の形態に従うワイヤボンディングを備えた半導体装置の斜視図。

Claims (3)

  1. 複数の導電性トレースにワイヤボンディングするための半導体ダイ(42)を備える集積回路(4000)であって、
    前記半導体ダイの側面と垂直な軸(1)に沿って延び、かつ前記半導体ダイ(42)に近い第一端と前記第一端の反対側に第二端とを有する第一基板トレース(48)と、
    第一端及び第二端を有し、前記軸(1)に沿って延びるトレース部分(142)、前記半導体ダイの側面と垂直でかつ前記軸(1)とは異なる軸(2)に沿って延びるトレース部分(140)、及び前記両トレース部分(140,142)を繋ぐ中央トレース部分(144)を含む第二基板トレースと、
    前記半導体ダイ上に位置し、第一ワイヤ(54)を用いて前記第二基板トレースの第一端に接続される第一ボンディングパッド(44)と、
    前記第一ボンディングパッドに隣り合って配置され、前記半導体ダイ上に位置し、第二ワイヤ(52)を用いて前記第一基板トレースの第一端に接続される第二ボンディングパッド(46)と、
    第一端を有し、その第一端が第三ワイヤ(110)を用いて前記第一基板トレースの第二端に接続される第三基板トレース(104)とを備え、
    前記第一ワイヤ(54)は、前記第一ワイヤ(54)及び前記第二ワイヤ(52)の各長さの中間点で前記第二ワイヤ(52)と交差し、
    前記第三ワイヤ(110)は、前記第三ワイヤの第一端及び第二端間の中間と、前記第二基板トレースの第一端及び第二端間の中間とで前記第二基板トレースと交差し、
    前記第一ワイヤ(54)、前記第二ワイヤ(52)及び前記第三ワイヤ(110)の少なくとも一つはチタン又はタングステンからなる集積回路。
  2. 請求項1記載の集積回路において、
    前記第一基板トレース及び第三基板トレースは等しい表面積を有する集積回路。
  3. 請求項1記載の集積回路において、
    前記第一基板トレース、前記第二基板トレース及び前記第三基板トレースの少なくとも一つは銅又はタングステンからなる集積回路。
JP2007500763A 2004-02-26 2005-01-21 交差導電体アセンブリを備えた半導体パッケージ Expired - Fee Related JP5604031B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/787,288 US6992377B2 (en) 2004-02-26 2004-02-26 Semiconductor package with crossing conductor assembly and method of manufacture
US10/787,288 2004-02-26
PCT/US2005/002132 WO2005091760A2 (en) 2004-02-26 2005-01-21 Semiconductor package with crossing conductor assembly and method of manufacture

Publications (3)

Publication Number Publication Date
JP2007525842A JP2007525842A (ja) 2007-09-06
JP2007525842A5 JP2007525842A5 (ja) 2007-12-13
JP5604031B2 true JP5604031B2 (ja) 2014-10-08

Family

ID=34886742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007500763A Expired - Fee Related JP5604031B2 (ja) 2004-02-26 2005-01-21 交差導電体アセンブリを備えた半導体パッケージ

Country Status (6)

Country Link
US (3) US6992377B2 (ja)
EP (1) EP1719176A4 (ja)
JP (1) JP5604031B2 (ja)
KR (1) KR101114896B1 (ja)
CN (1) CN100461398C (ja)
WO (1) WO2005091760A2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060026850A1 (en) * 2004-08-05 2006-02-09 Yazaki North America, Inc. Compass system for a motor vehicle
US20070018292A1 (en) * 2005-07-22 2007-01-25 Sehat Sutardja Packaging for high speed integrated circuits
EP1746648A3 (en) * 2005-07-22 2008-09-03 Marvell World Trade Ltd. Packaging for high speed integrated circuits
US7652364B2 (en) * 2005-12-21 2010-01-26 Teradata Us, Inc. Crossing conductive traces in a PCB
US20070215989A1 (en) * 2006-03-16 2007-09-20 Promos Technologies Inc. Semiconductor chip assembly
US7719112B2 (en) * 2006-08-07 2010-05-18 University Of Central Florida Research Foundation, Inc. On-chip magnetic components
CN101192588A (zh) * 2006-11-17 2008-06-04 飞思卡尔半导体公司 引线接合及其形成方法
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
JP2008270559A (ja) * 2007-04-20 2008-11-06 Sumitomo Electric Ind Ltd 光通信モジュール
MX2010003642A (es) * 2007-10-12 2010-08-09 Massachusetts Inst Technology Nanotecnologia de vacuna.
US20090189059A1 (en) * 2008-01-29 2009-07-30 Smith Darrell I Systems and methods for cross-over bond-wires for tia input
JP5255929B2 (ja) * 2008-07-04 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
TWI382510B (zh) * 2008-09-15 2013-01-11 Powertech Technology Inc 使用獨立內引腳之半導體封裝構造
US8049339B2 (en) * 2008-11-24 2011-11-01 Powertech Technology Inc. Semiconductor package having isolated inner lead
WO2010073832A1 (ja) * 2008-12-26 2010-07-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
US8145061B2 (en) 2009-01-13 2012-03-27 Sumitomo Electric Industries, Ltd. Optical module implementing a light-receiving device and a light-transmitting device within a common housing
US9288893B2 (en) * 2009-02-11 2016-03-15 Broadcom Corporation Implementations of twisted differential pairs on a circuit board
US7872325B2 (en) * 2009-02-24 2011-01-18 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Reduced-crosstalk wirebonding in an optical communication system
CN102412167B (zh) * 2010-09-25 2016-02-03 飞思卡尔半导体公司 用于线接合的固定
US8867592B2 (en) 2012-05-09 2014-10-21 Nxp B.V. Capacitive isolated voltage domains
US9007141B2 (en) 2012-05-23 2015-04-14 Nxp B.V. Interface for communication between voltage domains
JP6133024B2 (ja) * 2012-08-08 2017-05-24 古河電気工業株式会社 光モジュール
US8680690B1 (en) 2012-12-07 2014-03-25 Nxp B.V. Bond wire arrangement for efficient signal transmission
FR3002814B1 (fr) * 2013-03-01 2016-06-24 Thales Sa Dispositif d'interconnexion pour circuits electroniques par fils paralleles couples, et procede et outillage y relatifs
US9467060B2 (en) 2013-04-03 2016-10-11 Nxp B.V. Capacitive level shifter devices, methods and systems
US8896377B1 (en) 2013-05-29 2014-11-25 Nxp B.V. Apparatus for common mode suppression
US9077310B2 (en) 2013-05-30 2015-07-07 Mediatek Inc. Radio frequency transmitter, power combiners and terminations therefor
JP6277550B2 (ja) * 2014-04-07 2018-02-14 パナソニックIpマネジメント株式会社 電流計測器、分電盤用電流計測器、分電盤、電流計測器の製造方法
US9729242B2 (en) 2015-01-23 2017-08-08 Furukawa Electric Co., Ltd. Optical module for reducing crosstalk
US10103627B2 (en) * 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
ITTO20150231A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
US10135545B2 (en) * 2016-06-20 2018-11-20 Oclaro Japan, Inc. Optical receiver module and optical module
JP7038489B2 (ja) * 2016-06-20 2022-03-18 日本ルメンタム株式会社 光受信モジュール及び光モジュール
JP7051409B2 (ja) * 2017-12-07 2022-04-11 日本ルメンタム株式会社 光送信モジュール及び光モジュール
US11296073B2 (en) 2018-02-27 2022-04-05 Mitsubishi Electric Corporation Semiconductor device
JP2019169504A (ja) * 2018-03-22 2019-10-03 日本電信電話株式会社 ワイヤボンディング構造
CN113224025A (zh) * 2020-01-21 2021-08-06 瑞昱半导体股份有限公司 半导体组件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187639A (ja) 1987-01-30 1988-08-03 Hitachi Ltd 半導体装置
US5004317A (en) * 1990-01-03 1991-04-02 International Business Machines Corp. Wire bond connection system with cancellation of mutual coupling
JPH05226398A (ja) * 1992-02-17 1993-09-03 Nippon Steel Corp 集積回路モジュール
JPH065647A (ja) * 1992-06-24 1994-01-14 Nec Kyushu Ltd 半導体装置
US5352326A (en) * 1993-05-28 1994-10-04 International Business Machines Corporation Process for manufacturing metalized ceramic substrates
JPH06342858A (ja) 1993-06-02 1994-12-13 Sumitomo Electric Ind Ltd ハイブリッド集積回路
JP3462921B2 (ja) * 1995-02-14 2003-11-05 三菱電機株式会社 半導体装置
WO1998026452A1 (en) 1996-12-09 1998-06-18 Microbonds, Inc. High density integrated circuits and the method of packaging the same
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
US6169331B1 (en) * 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
US6177726B1 (en) * 1999-02-11 2001-01-23 Philips Electronics North America Corporation SiO2 wire bond insulation in semiconductor assemblies
JP2001148458A (ja) * 1999-11-22 2001-05-29 Mitsubishi Electric Corp パワー半導体モジュール
JP2001319992A (ja) * 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP3831593B2 (ja) * 2000-09-21 2006-10-11 三洋電機株式会社 マルチチップモジュール
JP2002141463A (ja) 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体モジュール
US6894398B2 (en) * 2001-03-30 2005-05-17 Intel Corporation Insulated bond wire assembly for integrated circuits
JP2003023135A (ja) 2001-07-06 2003-01-24 Sharp Corp 半導体集積回路装置
JP2003068780A (ja) * 2001-08-30 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置
US20040022038A1 (en) 2002-07-31 2004-02-05 Intel Corporation Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
US7157790B2 (en) * 2002-07-31 2007-01-02 Microchip Technology Inc. Single die stitch bonding

Also Published As

Publication number Publication date
US20050189643A1 (en) 2005-09-01
CN100461398C (zh) 2009-02-11
US6992377B2 (en) 2006-01-31
KR101114896B1 (ko) 2012-03-06
EP1719176A2 (en) 2006-11-08
US20060163716A1 (en) 2006-07-27
EP1719176A4 (en) 2008-07-23
WO2005091760A2 (en) 2005-10-06
CN1926683A (zh) 2007-03-07
JP2007525842A (ja) 2007-09-06
WO2005091760A3 (en) 2006-01-05
US7256488B2 (en) 2007-08-14
US7049694B2 (en) 2006-05-23
KR20060126792A (ko) 2006-12-08
US20060065966A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
JP5604031B2 (ja) 交差導電体アセンブリを備えた半導体パッケージ
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
US9269653B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
US7414300B2 (en) Molded semiconductor package
US9198281B2 (en) Leadframe for semiconductor packages
US8446735B2 (en) Semiconductor package
US9905517B2 (en) Semiconductor device
JP2003068780A (ja) 半導体装置
GB2292004A (en) Electronic circuit package
US7042102B2 (en) Semiconductor device
US7405483B2 (en) Electronic assembly and circuit board
TWI791658B (zh) 具有電磁干擾屏蔽層的半導體封裝
US20040227226A1 (en) Structure of multi-tier wire bonding for high frequency integrated circuits and method of layout for the same
KR20010059916A (ko) 멀티칩 모듈 반도체패키지
JPH05235258A (ja) トランジスタモジュール
US20150371967A1 (en) Method of manufacturing semiconductor device
JP4640950B2 (ja) 半導体装置
US20070215989A1 (en) Semiconductor chip assembly
JP4229086B2 (ja) 半導体装置
JP2005032871A (ja) 半導体装置
JPH04266057A (ja) 半導体装置の製造方法
JPH07183422A (ja) 樹脂封止型半導体装置
JPH06151503A (ja) 電気回路部品
JPH04364064A (ja) 半導体装置
KR20020032011A (ko) 회로패턴을 갖는 필름어드헤시브 및 이를 이용한 멀티칩모듈 반도체패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121213

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5604031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees