JPH07183422A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH07183422A JPH07183422A JP32667793A JP32667793A JPH07183422A JP H07183422 A JPH07183422 A JP H07183422A JP 32667793 A JP32667793 A JP 32667793A JP 32667793 A JP32667793 A JP 32667793A JP H07183422 A JPH07183422 A JP H07183422A
- Authority
- JP
- Japan
- Prior art keywords
- gnd
- metal
- lead frame
- inductance
- metal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 デバイスのＳＳＯ対策のためのＧＮＤ及びＶ
DDの強化及び低インダクタンス化。またデバイス縮少化
に伴うリードフレーム作成の困難化を改善する。 【構成】 金属基板１上に絶縁層３を介して配線層８を
形成し、この配線層８を介してデバイス４とリードフレ
ーム６を接続することにより、リードフレームの作成を
容易にする。また金属基板１の一部に金属露出部分を形
成しそこへデバイス４を固着しデバイス４のＧＮＤをワ
イヤボンディングで接続することによりＧＮＤの強化及
びインダクタンス低減、パッケージピンの節約が計れ
る。また金属基板４の一部を厚い絶縁層で分離すること
によりＶDDの強化、低インダクタンス化を計れる。
DDの強化及び低インダクタンス化。またデバイス縮少化
に伴うリードフレーム作成の困難化を改善する。 【構成】 金属基板１上に絶縁層３を介して配線層８を
形成し、この配線層８を介してデバイス４とリードフレ
ーム６を接続することにより、リードフレームの作成を
容易にする。また金属基板１の一部に金属露出部分を形
成しそこへデバイス４を固着しデバイス４のＧＮＤをワ
イヤボンディングで接続することによりＧＮＤの強化及
びインダクタンス低減、パッケージピンの節約が計れ
る。また金属基板４の一部を厚い絶縁層で分離すること
によりＶDDの強化、低インダクタンス化を計れる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
樹脂封止型半導体装置に関する。
樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置の多ビット並列処理化
に伴ない、バッファーの同時動作数が増加し、ＧＮＤの
強化及びＬＳＩパッケージのインダクタンスを減少させ
る等が必要である。そこで図４に示すように、従来の樹
脂型パッケージは、ピン数を増加してＧＮＤに割り当て
る、ホンディングワイヤの距離をなるべく短かくする等
を行なっていた。またデバイスの縮少化に伴ないパッド
ピッチが狭くなりリードフレームのステッチも狭くな
り、デバイスのパッド近くまでリードフレームのステッ
チをもっていくのが困難なためタブテープを介してデバ
イスとリードフレームを接続していた。また、単にアー
スを目的として金属基板と回路をボンディングワイヤで
接続しているものとして図５ (公開特許公報昭６２−７
３６３８）に示すようなものがある。
に伴ない、バッファーの同時動作数が増加し、ＧＮＤの
強化及びＬＳＩパッケージのインダクタンスを減少させ
る等が必要である。そこで図４に示すように、従来の樹
脂型パッケージは、ピン数を増加してＧＮＤに割り当て
る、ホンディングワイヤの距離をなるべく短かくする等
を行なっていた。またデバイスの縮少化に伴ないパッド
ピッチが狭くなりリードフレームのステッチも狭くな
り、デバイスのパッド近くまでリードフレームのステッ
チをもっていくのが困難なためタブテープを介してデバ
イスとリードフレームを接続していた。また、単にアー
スを目的として金属基板と回路をボンディングワイヤで
接続しているものとして図５ (公開特許公報昭６２−７
３６３８）に示すようなものがある。
【０００３】
【発明が解決しようとする課題】従来の同時動作ノイズ
を減少させる方法では、ＧＮＤピンを多く取らなければ
ならないので信号に使用できるピン数が減少してしま
う、もしくは、ＧＮＤピン数分パッケージのピン数を増
加させるためパッケージが大型化する問題があった。ま
た、ボンディングワイヤの距離を短縮するためデバイス
にリードフレームのステッチを近づけようとするとステ
ッチの幅、強度の点から困難であり、また、リードフレ
ームが細長くなるためインダクタンスが増加という問題
がある。インダクタンスの問題はタブテープを使用して
も同じである。
を減少させる方法では、ＧＮＤピンを多く取らなければ
ならないので信号に使用できるピン数が減少してしま
う、もしくは、ＧＮＤピン数分パッケージのピン数を増
加させるためパッケージが大型化する問題があった。ま
た、ボンディングワイヤの距離を短縮するためデバイス
にリードフレームのステッチを近づけようとするとステ
ッチの幅、強度の点から困難であり、また、リードフレ
ームが細長くなるためインダクタンスが増加という問題
がある。インダクタンスの問題はタブテープを使用して
も同じである。
【０００４】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、放熱機能を有する金属基板上に絶縁層を介し
てパターン形成された配線層を有し、該金属基板上の一
部に予め形成された金属露出部分にデバイスを固着する
とともに該金属露出部分と該デバイスのＧＮＤをワイヤ
ーボンド等で接続した構造を有する。
体装置は、放熱機能を有する金属基板上に絶縁層を介し
てパターン形成された配線層を有し、該金属基板上の一
部に予め形成された金属露出部分にデバイスを固着する
とともに該金属露出部分と該デバイスのＧＮＤをワイヤ
ーボンド等で接続した構造を有する。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例の樹脂封止型パッケージ
の断面図である。放熱性のある金属基板１上にリードフ
レーム６とデバイス４をボンディングワイヤ５を介して
接続するために絶縁層上に配線層のパターン８を形成す
る。そして金属基板１上の一部に金属露出部分を形成
し、その部分に導電性接着剤２を使用してデバイス４を
固着する。デバイス４は、ボンディングワイヤ５を介し
て信号及びＶDD用の配線層のパターン８に接続され、Ｇ
ＮＤはボンディングワイヤ５によって金属基板１へ接続
される。デバイス４のＧＮＤが金属基板１に接続される
ことによって金属基板１全体をＧＮＤとして使用できる
ため大幅なＧＮＤ強化が計れると共に板状であるために
インダクタンスを大幅に軽減できる。またＧＮＤを金属
基板１で形成するため従来のＧＮＤピン数分を信号に割
当てることができ、パッケージのピンを効率よく使用す
ることができる。その上金属基板１は放熱機能を有する
ためデバイスの熱を効率よく放熱し熱抵抗を減少させ
る。
る。図１は、本発明の一実施例の樹脂封止型パッケージ
の断面図である。放熱性のある金属基板１上にリードフ
レーム６とデバイス４をボンディングワイヤ５を介して
接続するために絶縁層上に配線層のパターン８を形成す
る。そして金属基板１上の一部に金属露出部分を形成
し、その部分に導電性接着剤２を使用してデバイス４を
固着する。デバイス４は、ボンディングワイヤ５を介し
て信号及びＶDD用の配線層のパターン８に接続され、Ｇ
ＮＤはボンディングワイヤ５によって金属基板１へ接続
される。デバイス４のＧＮＤが金属基板１に接続される
ことによって金属基板１全体をＧＮＤとして使用できる
ため大幅なＧＮＤ強化が計れると共に板状であるために
インダクタンスを大幅に軽減できる。またＧＮＤを金属
基板１で形成するため従来のＧＮＤピン数分を信号に割
当てることができ、パッケージのピンを効率よく使用す
ることができる。その上金属基板１は放熱機能を有する
ためデバイスの熱を効率よく放熱し熱抵抗を減少させ
る。
【０００６】次に、図２に本発明の一実施例の表面図を
示す。本発明は絶縁層３上に形成した配線層のパターン
８によってパッド９とリードフレーム６を接続するた
め、リードフレームとの直接接続に比べパターン形状に
自由度及び強度があるので、ボンディング及びリードフ
レームの接続が容易になる。またワイヤーボンディング
により接続できるので、タブテープによる方法より組立
が容易である。配線層のパターン８の形状を工夫するこ
とによってインダクタンスを減少できる。
示す。本発明は絶縁層３上に形成した配線層のパターン
８によってパッド９とリードフレーム６を接続するた
め、リードフレームとの直接接続に比べパターン形状に
自由度及び強度があるので、ボンディング及びリードフ
レームの接続が容易になる。またワイヤーボンディング
により接続できるので、タブテープによる方法より組立
が容易である。配線層のパターン８の形状を工夫するこ
とによってインダクタンスを減少できる。
【０００７】図３は、本発明の第２の実施例の樹脂封止
型パッケージの表面図である。これは、図１の一実施例
に加えて、金属基板１の一部を厚い絶縁層１０によって
分離し、ＶDD用金属基板１１を形成する。これによって
ＶDDのピン数を節約することができ、ＶDDのインダクタ
ンスが減少する。またＶDD用金属基板１１が図３のよう
な形状を取ることによりボンディングワイヤを短くでき
コーナ部分でのボンディングワイヤ長の増加を抑えイン
ダクタンス増加を抑えられる。
型パッケージの表面図である。これは、図１の一実施例
に加えて、金属基板１の一部を厚い絶縁層１０によって
分離し、ＶDD用金属基板１１を形成する。これによって
ＶDDのピン数を節約することができ、ＶDDのインダクタ
ンスが減少する。またＶDD用金属基板１１が図３のよう
な形状を取ることによりボンディングワイヤを短くでき
コーナ部分でのボンディングワイヤ長の増加を抑えイン
ダクタンス増加を抑えられる。
【０００８】
【発明の効果】以上説明したように本発明は、金属基板
１上に絶縁層３を介してパターン形成された配線層８を
有し、金属基板１の一部に金属露出部分を持ち、その金
属露出部分にデバイス４を固着し、デバイス４のＧＮＤ
がワイヤボンディングで金属露出部分が接続されている
ことにより、金属基板１がＧＮＤピンの働きをするの
で、パッケージのピンにＧＮＤを割り当てる必要がなく
ピンを効果的に使用できる。ＧＮＤが平板なのでインダ
クタンスを減少できる。広くＧＮＤを取れるので、ＧＮ
Ｄ強化ができる。また、パターン形成された配線層でデ
バイスとリードフレームが接続されるので、パターン形
状を工夫することによりステッチ間隔の狭いリードフレ
ームを作成する必要がない。インダクタンスも減少させ
られ、強度も保てる。また、金属基板１の一部を厚い絶
縁層で分割することによりＶDDも形成でき、ＶDDの強
化、インダクタンスの減少という効果を有する。
１上に絶縁層３を介してパターン形成された配線層８を
有し、金属基板１の一部に金属露出部分を持ち、その金
属露出部分にデバイス４を固着し、デバイス４のＧＮＤ
がワイヤボンディングで金属露出部分が接続されている
ことにより、金属基板１がＧＮＤピンの働きをするの
で、パッケージのピンにＧＮＤを割り当てる必要がなく
ピンを効果的に使用できる。ＧＮＤが平板なのでインダ
クタンスを減少できる。広くＧＮＤを取れるので、ＧＮ
Ｄ強化ができる。また、パターン形成された配線層でデ
バイスとリードフレームが接続されるので、パターン形
状を工夫することによりステッチ間隔の狭いリードフレ
ームを作成する必要がない。インダクタンスも減少させ
られ、強度も保てる。また、金属基板１の一部を厚い絶
縁層で分割することによりＶDDも形成でき、ＶDDの強
化、インダクタンスの減少という効果を有する。
【図１】本発明の樹脂封止型半導体装置の一実施例の断
面図。
面図。
【図２】図１に示す半導体装置の表面図。
【図３】本発明の第２の実施例を示す表面図。
【図４】従来例を示す断面図。
【図５】他の従来例を示す断面図。
１ 金属基板 ２ 導電性接着剤 ３ 絶縁層 ４ デバイス ５ ボンディングワイヤ ６ リードフレーム ７ モールド樹脂 ８ 配線層 ９ パッド １０ 厚い絶縁層 １１ ＶDD用金属基板
Claims (2)
- 【請求項１】 放熱機能を有する金属基板上に絶縁層を
介してパターン形成された配線層を有し、前記金属基板
上の一部に予め形成された金属露出部分にデバイスを固
着するとともに前記金属露出部分と前記デバイスのＧＮ
Ｄ端をワイヤーボンドで接続したことを特徴とする樹脂
封止型半導体装置。 - 【請求項２】 前記金属露出部分の一部を絶縁層で分離
し、分離した金属露出部分の一方に前記デバイスのＧＮ
Ｄ端を他方に前記デバイスのＶDD電源端をワイヤーボン
ドで接続したことを特徴とする請求項２記載の樹脂封止
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326677A JP2646988B2 (ja) | 1993-12-24 | 1993-12-24 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326677A JP2646988B2 (ja) | 1993-12-24 | 1993-12-24 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183422A true JPH07183422A (ja) | 1995-07-21 |
| JP2646988B2 JP2646988B2 (ja) | 1997-08-27 |
Family
ID=18190430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5326677A Expired - Fee Related JP2646988B2 (ja) | 1993-12-24 | 1993-12-24 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646988B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007514320A (ja) * | 2003-12-09 | 2007-05-31 | ゲルコアー リミテッド ライアビリティ カンパニー | 表面実装の発光チップパッケージ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0217847U (ja) * | 1988-07-20 | 1990-02-06 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58208931A (ja) * | 1982-05-28 | 1983-12-05 | Inoue Japax Res Inc | 磁気テ−プの製作方法 |
-
1993
- 1993-12-24 JP JP5326677A patent/JP2646988B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0217847U (ja) * | 1988-07-20 | 1990-02-06 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007514320A (ja) * | 2003-12-09 | 2007-05-31 | ゲルコアー リミテッド ライアビリティ カンパニー | 表面実装の発光チップパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2646988B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2708320B2 (ja) | マルチチップ型半導体装置及びその製造方法 | |
| US8445998B1 (en) | Leadframe structures for semiconductor packages | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| JPH07183422A (ja) | 樹脂封止型半導体装置 | |
| JPS63255953A (ja) | 絶縁物封止型回路装置 | |
| JP2570584B2 (ja) | 半導体装置 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPH0653266A (ja) | 半導体装置 | |
| JPH032345B2 (ja) | ||
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JPH08279590A (ja) | マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法 | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JP2000269376A (ja) | 半導体装置 | |
| JPH05291487A (ja) | 半導体リードフレーム | |
| JPH05291345A (ja) | 半導体装置 | |
| KR980012384A (ko) | 내부리드 선단이 차별화된 리드프레임 | |
| JPH0974167A (ja) | 半導体モジュール | |
| JP2795245B2 (ja) | 樹脂封止型半導体装置 | |
| JPS59207647A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JPH0595018A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961022 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970408 |
|
| LAPS | Cancellation because of no payment of annual fees |