JPH032345B2 - - Google Patents

Info

Publication number
JPH032345B2
JPH032345B2 JP58242029A JP24202983A JPH032345B2 JP H032345 B2 JPH032345 B2 JP H032345B2 JP 58242029 A JP58242029 A JP 58242029A JP 24202983 A JP24202983 A JP 24202983A JP H032345 B2 JPH032345 B2 JP H032345B2
Authority
JP
Japan
Prior art keywords
bonding
junction
wire
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58242029A
Other languages
English (en)
Other versions
JPS60134429A (ja
Inventor
Hiroshi Tate
Ken Okuya
Masayuki Shirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP58242029A priority Critical patent/JPS60134429A/ja
Publication of JPS60134429A publication Critical patent/JPS60134429A/ja
Publication of JPH032345B2 publication Critical patent/JPH032345B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に半導体チツプ
と実装基板とのボンデイング構造に関する。
〔背景技術〕
従来提案されている、半導体チツプの実装基板
への取付構造としては、第１図に示すものが周知
である。
第１図にて、１は論理回路及びメモリ回路など
が形成された半導体チツプ、２は半導体チツプの
周辺部に形成されたボンデイングパツド、３は実
装基板で、半導体チツプ１を配設するための溝部
４と、ボンデイングパツド部５と、そのパツド部
５から延在する配線部６とを有する。チツプ側ボ
ンデイングパツド２と、基板側ボンデイングパツ
ド５とはコネクタワイヤ７によつて電気的に接続
されている。
しかしながら、かかる構造の半導体装置はボン
デイング部５と配線部６とが第１図に示す方向に
配線の長さ方向に対し均一の幅を以つて形成され
ていることなどから配線の数が増加することがで
きず、したがつて、半導体チツプの高集積化、高
密度化に伴う配線数の増加の要請に答えることが
できないなどの難点がある。
そこで、本発明者らは、先に、実装基板の高密
度配線を目的として、第２図に示すような構造の
半導体チツプの実装基板への取付構造を提案し
た。
すなわち、この取付構造を有する半導体装置
は、第２図に示すように、実装基板８に形成され
た第１群のボンデイング部９から延在する配線部
１０を前記ボンデイング部９の幅より小さくし、
当該配線部１０間に第２群のボンデイング部１１
を形成して成り、かつ、ワイヤ１２を、前記第１
群及び第２群のボンデイング部９，１１並びに半
導体チツプ１３のボンデイング部（ボンデイング
パツド）１４にボンデイングして成るものであ
る。
尚、第２図にて、１５は、実装基板８の中央部
に設けられた半導体チツプ１３を固着するための
溝部、１６は上記配線部１０と一体に接続された
金属のターミナル部であり、このターミナル部は
外部リード端子（ピン）の一部を構成していても
よい。
上記実装基板８は例えばセラミツク材料により
構成され、樹脂で構成されたプリント基板であつ
てもよい。
ボンデイング部９，１１、配線部１０は、例え
ば、次のようにして構成される。すなわち、セラ
ミツク基板を使用する場合、タンングステンやモ
リブデンなどを用いて印刷技術により形成され、
樹脂基板の場合例えば銅箔により形成され、特
に、ボンデイング部１２には金メツキが施される
ことがある。
半導体チツプの周辺部に複数段設けられ、外部
と電気的結合を与えるためのチツプ側ボンデイン
グパツド１４は、例えばアルミニウムから構成さ
れる。
ワイヤ１２には、例えばアルミニウムや金の細
線が用いられる。
上記の発明では前述のように、配線部１０の幅
をボンデイング部９の幅よりも小さく、例えば、
ボンデイング部９の幅を0.3mmとした場合配線部
の幅を0.1mmとし、かつ、上記発明では、各配線
部１０の間隙１７に第２群のボンデイング部１１
を配設するようにしたので、配線部を高密度に配
列することができ、したがつて、多数の配線を外
部に引出すことができる。
この半導体装置の断面図の一例は第３図に示す
通りであり、第３図にて第２図と同一機能を有す
る部分は第２図実施例と同一符号を付し、その説
明を省略してあるが、第３図にて、１８は樹脂封
止体である。
しかしながら、上記第１図及び第２図に示す半
導体装置にあつては、ボンデイング部のワイヤボ
ンデイングを何らかの理由でやり直ししようとす
る場合、その再生作業（再ワイヤボンデイング）
に難があることが本発明者らの検討により判つ
た。すなわち、再生作業のためにワイヤ１２をボ
ンデイング部９から移そうとしても配線部１０が
細くなつているので再生作業がし難く、又電気的
な機能を奏する程のボンデイングエリアも確保し
難いという難点もある。更に、再生作業のために
は、一旦ボンデイングしたワイヤをボンデイング
部から取りはずすという前処理工程にその位置に
再びワイヤボンデイングしなければならない。
一方、半導体チツプの高集積化、高密度化に伴
い、１チツプ当りのワイヤー数が増加するにつれ
てワイヤボンデイング工程での不良品率も増大
し、それに伴い、再生作業率も増加することが予
側される。したがつて、基板側のみならず、チツ
プ側にかかる再生作業を容易にする方策を立てて
おく必要がある。
〔発明の目的〕
本発明は前記した先の提案になる半導体装置の
難点を解消することを目的としたもので、再生作
業を容易にした半導体装置を提供することを目的
としたものである。
本発明の前記ならびにそのほかの目的と新規な
特徴は、本発明書の記述および添付図面からあき
らかになるであろう。
〔発明の概要〕
本願において開示される発明のうち代表表的な
ものの概要を簡単に説明すれば、下記のとおりで
ある。
すなわち、本発明においては、予じめ、再ワイ
ヤボンデイング用のボンデイングエリアを配線部
やチツプに設けることにより、再生作業が容易
で、工程歩留を向上できる半導体装置を提供する
ことができる。
〔実施例〕
次に、本発明の実施例を第４図〜第５図に従い
説明する。
本発明においては、第４図に例示するように、
配線部（リード部）１９に、ボンデイング部２０
の他に該ボンデイング部と同一形状のボンデイン
グエリア２１を設け、ボンデイング部２０を通常
のボンデイングエリアとし、再生作業をする場
合、ボンデイングエリア２１にワイヤ（図示せ
ず）を移し変えるだけで簡単に再生作業が行い得
るようにしている。
一方、第５図はチツプ側について容易に再生作
業を行い得るようにした二三の例を示す。第５図
Ａは半導体チツプ２２の通常のボンデイングパツ
ド２３の内周に予じめ再ワイヤボンデイング用の
ボンデイングエリア（ボンデイングパツド）２４
を設けて成る例を、又第５図Ｂは通常のボンデイ
ングパツド２５Ａ，２５Ｂの間の第２群の通常の
ボンデイングパツド２５Ｃに連設して再ワイヤボ
ンデイング用のボンデイングエリア（パツド）２
６を設けて成る例を、更に、第５図Ｃは前記第５
図に示す通常のボンデイングパツド２５Ａ，２５
Ｂにも再ワイヤボンデイング用のボンデイングエ
リア（パツド）２７Ａ，２７Ｂを設けた例を示
す。
〔効果〕
(1) 予じめ、再ワイヤボンデイング用のボンデイ
ングエリアを配線部に設けたので、再生作業が
容易となり、工程歩留を向上させることがで
き、特に、前記した本出願人に係る先行発明の
場合に有用である。
すなわち、第１群のボンデイング部よりも配
線部を細くし、当該配線部間第２群のボンデイ
ング部を形成したリードの場合、一旦ボンデイ
ングしたワイヤについて再生作業を行うために
は、従来は前処理としてリード上のワイヤーを
取除いてから再生作業（再ボンデイング）を行
わなければならないのに対し、このような前処
理を行う必要がなく、ワイヤを切断し、直ちに
再ボンデイング用のボンデイングパツドにワイ
ヤを移しかえるだけで簡単に再生作業が行ない
得る。
(2) 上記前処理を行つた後に再生作業を行う場合
には、再び同位置にワイヤをボンデイングする
ので、再生作業による信頼度の低下が考えられ
るが、再ボンデイング用のエリアにワイヤを移
しかえるので、再生作業による信頼度の低下を
回避できる。
(3) 半導体チツプのボンデイングパツドについ
て、再ワイヤボンデイング用のボンデイングエ
リアを設けたので、上記のごとき前処理を必要
とせず、簡単にワイヤを移しかえるだけで、簡
単に再生作業が行え、又、上記したごとき再生
作業による信頼度の低下もない。
以上本発明者によつてなされた発明を実施例に
もとずき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
例えば、前記実施例では配線部及び半導体チツ
プ各一方側について再ワイヤボンデイング用のボ
ンデイングエリアを形成した例を示したが、両者
共にそれぞれ当該ボンデイングエリアを形成して
もよい。
又、当該ボンデイングエリアは通常の四角形状
でも、第４図に示すような五角形状でも、その他
六角以上の形状でも差支えないが、五角以上の形
状とすることが好ましい。これはワイヤとの圧着
強度を向上でき、又高密度実装が可能であるから
である。
更に、本発明においては、リードの配列につい
て、ボンデイング部の幅よりも細い配線部を有す
るリードを複数第４図に示すように配列してもよ
いし、又再ワイヤボンデイングという観点から
は、第２図において、第１群のボンデイング部９
の幅よりも細い配線部１０を有するリード相互間
に配列するリードについて、その配線部１０をボ
ンデイング部と同じ幅に形成して配列してもよ
く、本発明者らの鋭意検討により、リードの配列
について第６図に示すように、配線部２９をその
ボンデイング部３０と略同じ幅とし、かかるリー
ド間に、ボンデイング部３１よりも幅の小さい配
線部３２を有するリードを配設してもよい。この
場合、高密度配線が第２図に示す場合に比して楽
になる。
〔利用分野〕
本発明は再ボンデイングワイヤの困難な半導体
装置全般に適用することができ、プラスチツクパ
ツケージのみならず、セラミツクタイプやサーデ
イツチタイプのパツケージなど広く半導体チツプ
の実装基板への取付構造に適用できる。
【図面の簡単な説明】
第１図は半導体チツプの実装基板への取付構造
の従来例を示す平面図、第２図は本出願人に係る
先行発明の実施例を示す平面図、第３図は同断面
図、第４図は本発明実施例を示す要部拡大斜視
図、第５図は本発明実施例を示す要部平面図、第
６図は本発明の変形例を示す要部平面図である。 １……半導体チツプ、２……ボンデイングパツ
ド、３……実装基板、４……溝部、５……ボンデ
イングパツド部、６……配線部、７……コネクタ
ワイヤ、８……実装基板、９……第１群のボンデ
イング部、１０……配線部、１１……第２群のボ
ンデイング部、１２……ワイヤ、１３……半導体
チツプ、１４……ボンデイング部（チツプ側）、
１５……溝部、１６……ターミナル部、１７……
間隙、１８……樹脂封止体、１９……配線部、２
０……ボンデイング部、２１……ボンデイングエ
リア（再ワイヤボンデイング用）、２２……半導
体チツプ、２３……ボンデイングパツド、２４…
…ボンデイングエリア（再ワイヤボンデイング
用）、２５Ａ，２５Ｂ，２５Ｃ……通常のボンデ
イングパツド、２６……ボンデイングエリア（再
ワイヤボンデイング用）、２７Ａ，２７Ｂ……ボ
ンデイングエリア（再ワイヤボンデイング用）。

Claims (1)

  1. 【特許請求の範囲】 １ 第１群のボンデイング部から延在する配線部
    を前記ボンデイング部の幅よりも小さくし、当該
    配線部間に第２群のボンデイング部を形成して成
    る実装基板を有し、かつ、ワイヤを前記第１群及
    び第２群のボンデイング部並びに半導体チツプの
    ボンデイング部にボンデイングする形態の半導体
    装置において、前記配線部又は前記半導体チツプ
    の少なくとも一方に再ワイヤボンデイング用のボ
    ンデイングエリアを形成して成ることを特徴とす
    る半導体装置。 ２ 半導体チツプのボンデイング部が、当該チツ
    プの周辺部に複数段形成されている、特許請求の
    範囲第１項記載の半導体装置。
JP58242029A 1983-12-23 1983-12-23 半導体装置 Granted JPS60134429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58242029A JPS60134429A (ja) 1983-12-23 1983-12-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58242029A JPS60134429A (ja) 1983-12-23 1983-12-23 半導体装置

Publications (2)

Publication Number Publication Date
JPS60134429A JPS60134429A (ja) 1985-07-17
JPH032345B2 true JPH032345B2 (ja) 1991-01-14

Family

ID=17083206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58242029A Granted JPS60134429A (ja) 1983-12-23 1983-12-23 半導体装置

Country Status (1)

Country Link
JP (1) JPS60134429A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959706A (en) * 1988-05-23 1990-09-25 United Technologies Corporation Integrated circuit having an improved bond pad
JPH02275649A (ja) * 1989-04-17 1990-11-09 Nec Corp 半導体集積回路
JPH02277250A (ja) * 1989-04-18 1990-11-13 Nec Corp 半導体装置
JP4586316B2 (ja) * 2001-08-21 2010-11-24 日本テキサス・インスツルメンツ株式会社 半導体チップ搭載用基板及びそれを用いた半導体装置

Also Published As

Publication number Publication date
JPS60134429A (ja) 1985-07-17

Similar Documents

Publication Publication Date Title
US5652461A (en) Semiconductor device with a convex heat sink
US7514293B2 (en) Method of manufacturing a semiconductor device
US5905633A (en) Ball grid array semiconductor package using a metal carrier ring as a heat spreader
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
US6064112A (en) Resin-molded semiconductor device having a lead on chip structure
JP3478139B2 (ja) リードフレームの製造方法
JPS5992556A (ja) 半導体装置
JP2501953B2 (ja) 半導体装置
JPH032345B2 (ja)
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JP2000082759A (ja) Ｂｇａ型半導体装置の製造方法、ｂｇａ型半導体装置用ｔａｂテ―プおよびｂｇａ型半導体装置
US5841188A (en) Tape carrier structure for a tape carrier package
EP0723293A1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP4677152B2 (ja) 半導体装置
JPS63152161A (ja) 半導体装置
JP2001085604A (ja) 半導体装置
JP2646988B2 (ja) 樹脂封止型半導体装置
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
JP2784209B2 (ja) 半導体装置
JP2505359Y2 (ja) 半導体搭載用基板
JP2002164497A (ja) 半導体装置およびその製造方法
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPS62224033A (ja) テ−プキヤリア装置
JPH03220759A (ja) 樹脂封止型半導体装置