JPH03220759A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH03220759A JPH03220759A JP1685090A JP1685090A JPH03220759A JP H03220759 A JPH03220759 A JP H03220759A JP 1685090 A JP1685090 A JP 1685090A JP 1685090 A JP1685090 A JP 1685090A JP H03220759 A JPH03220759 A JP H03220759A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- insulating layer
- resin sealing
- leads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 title claims abstract description 23
- 229920005989 resin Polymers 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000007789 sealing Methods 0.000 title abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、樹脂封止型半導体装置に関し、特に配線パタ
ーンが形成されたフィルム状の基板に半導体素子を搭載
し、半導体素子と配線パターンを電気的に接続して成る
表面実装型の樹脂封止型半導体装置に関する。
ーンが形成されたフィルム状の基板に半導体素子を搭載
し、半導体素子と配線パターンを電気的に接続して成る
表面実装型の樹脂封止型半導体装置に関する。
従来の樹脂封止型半導体装置においては、第５図に示す
ように、板厚が約０．１５ｍｍのリードフレームに形成
されるダイハツト１７上に半導体素子１を搭載し、半導
体素子１の電極パッドとダイパッド１７周囲に配置され
る複数の内部リード１６とを金属細線２で接続し半導体
素子〕の周囲を樹脂封止部１８で覆っていた。
ように、板厚が約０．１５ｍｍのリードフレームに形成
されるダイハツト１７上に半導体素子１を搭載し、半導
体素子１の電極パッドとダイパッド１７周囲に配置され
る複数の内部リード１６とを金属細線２で接続し半導体
素子〕の周囲を樹脂封止部１８で覆っていた。
上述した従来の樹脂封止型半導体装置は、板厚が約０．
１５ｍｍのリードフレームを用いているため、金属細線
の接続部である内部リードの先端ピッチを約０．２〜０
．２２ｍｍに加工するのが限界であった。
１５ｍｍのリードフレームを用いているため、金属細線
の接続部である内部リードの先端ピッチを約０．２〜０
．２２ｍｍに加工するのが限界であった。
そのため電極パッドピッチを縮少し全体が小型化された
半導体素子を搭載できず、市場ニーズのパッケージの小
型化、多ピン化に対応できないという欠点があった。ま
た、従来の樹脂封止型半導体装置は、樹脂封止時の外部
リード部への樹脂流れ防止のためあらかじめ外部リード
をタイバーで接続する必要があるため、外部リートピッ
チが０．４間以下になるとタイバー切断が困難という問
題があった。さらに、従来ｍ造の３００ビンクラスの樹
脂封止型半導体装置では、熱抵抗を無風状態で約４０°
Ｃ／Ｗ以下にするのが困難とされていた。
半導体素子を搭載できず、市場ニーズのパッケージの小
型化、多ピン化に対応できないという欠点があった。ま
た、従来の樹脂封止型半導体装置は、樹脂封止時の外部
リード部への樹脂流れ防止のためあらかじめ外部リード
をタイバーで接続する必要があるため、外部リートピッ
チが０．４間以下になるとタイバー切断が困難という問
題があった。さらに、従来ｍ造の３００ビンクラスの樹
脂封止型半導体装置では、熱抵抗を無風状態で約４０°
Ｃ／Ｗ以下にするのが困難とされていた。
本発明の樹脂封止型半導体装置は、配線パターンが形成
されたフィルム状の基板と、フィルム状基板最下面に絶
縁層を介して固着された金属板と、フィルム状基板上の
みに形成された樹脂封止部と、樹脂封止部周囲下部の内
部リード側面に樹脂止めを有している。
されたフィルム状の基板と、フィルム状基板最下面に絶
縁層を介して固着された金属板と、フィルム状基板上の
みに形成された樹脂封止部と、樹脂封止部周囲下部の内
部リード側面に樹脂止めを有している。
次に本発明について図面を用いて詳細に説明する。第１
図および第２図は、本発明の第１の実施例を示し、第１
図は最終構造を示す断面図、第２図は樹脂封止前の状態
を示す平面図である。第１図、第２図においてフィルム
状の多層基板１２は、内部リード６、外部リード５及び
ダイハツト７を含む配線パターンと、内部リード６及び
外部リート５の上部に固着された絶縁層ａ４と、さらに
ダイパッド７、内部リード６及び外部リード５の下部に
絶縁層ｂ８を介して固着された金属板９で構成されてい
る。ダイパッド７の周囲に配置される内部リード６は、
外部リード５へ延長され、外部リード５は、樹脂封止部
３の各辺に垂直になるよう同ピツチで導出されており、
内部リード６の先端部を除く上面と外部リート上面一体
に固着された絶縁層ａ４と共にカルウィング状に成形さ
れている。ダイパッド７の上部には半導体素子ｌが固着
され半導体素子１の電極パッドと内部り−ド６の先端間
は金属細線２で接続され、外部り−ド５を除いた基板１
２の上面を樹脂封止部３で覆っている。樹脂封止部３の
周囲下部の内部り一ド６間には絶縁材料でできた樹脂止
め１３が設けられており、樹脂止め１３は樹脂封止した
時溶融した樹脂が樹脂封止部３外に漏れるのを防止する
。内部リード６及び外部リード５の配線パターンには約
３５μｍの薄い銅箔が用いられているため内部リード６
の先端ピッチは０．１６〜０．１８ｍｍの微細エツチン
グ加工が可能である。また、絶縁層ａ４と絶縁層ｂ８に
は、厚さが約２５μｍのポリイミド等の絶縁材料が用い
られている。金属板９は、厚さが約３５μｍの薄い銅箔
であり、樹脂封止部３とほぼ同外形で内部リード６、外
部リード５から絶縁層ｂ８で完全絶縁されている。樹脂
封止部３の各辺から導出した外部リード５の上面を絶縁
層ａ４で固定しているため外部リード５への外力による
変形はない。また、外部に露出する外部リード５の下面
および側面は、プリント板等への実装を容易にするため
半田メツキが施されている。
図および第２図は、本発明の第１の実施例を示し、第１
図は最終構造を示す断面図、第２図は樹脂封止前の状態
を示す平面図である。第１図、第２図においてフィルム
状の多層基板１２は、内部リード６、外部リード５及び
ダイハツト７を含む配線パターンと、内部リード６及び
外部リート５の上部に固着された絶縁層ａ４と、さらに
ダイパッド７、内部リード６及び外部リード５の下部に
絶縁層ｂ８を介して固着された金属板９で構成されてい
る。ダイパッド７の周囲に配置される内部リード６は、
外部リード５へ延長され、外部リード５は、樹脂封止部
３の各辺に垂直になるよう同ピツチで導出されており、
内部リード６の先端部を除く上面と外部リート上面一体
に固着された絶縁層ａ４と共にカルウィング状に成形さ
れている。ダイパッド７の上部には半導体素子ｌが固着
され半導体素子１の電極パッドと内部り−ド６の先端間
は金属細線２で接続され、外部り−ド５を除いた基板１
２の上面を樹脂封止部３で覆っている。樹脂封止部３の
周囲下部の内部り一ド６間には絶縁材料でできた樹脂止
め１３が設けられており、樹脂止め１３は樹脂封止した
時溶融した樹脂が樹脂封止部３外に漏れるのを防止する
。内部リード６及び外部リード５の配線パターンには約
３５μｍの薄い銅箔が用いられているため内部リード６
の先端ピッチは０．１６〜０．１８ｍｍの微細エツチン
グ加工が可能である。また、絶縁層ａ４と絶縁層ｂ８に
は、厚さが約２５μｍのポリイミド等の絶縁材料が用い
られている。金属板９は、厚さが約３５μｍの薄い銅箔
であり、樹脂封止部３とほぼ同外形で内部リード６、外
部リード５から絶縁層ｂ８で完全絶縁されている。樹脂
封止部３の各辺から導出した外部リード５の上面を絶縁
層ａ４で固定しているため外部リード５への外力による
変形はない。また、外部に露出する外部リード５の下面
および側面は、プリント板等への実装を容易にするため
半田メツキが施されている。
Claims (1)
- 【特許請求の範囲】 １、樹脂封止型半導体装置において、半導体素子を搭載
するフィルム状基板の最下面に絶縁層を介して金属板が
設けられ、樹脂封止部が前記基板上面にのみ形成された
ことを特徴とする樹脂封止型半導体装置。 ２、前記樹脂封止部の周囲には、上面が絶縁層で固着さ
れた外部リードがカルウィング状に形成され導出された
ことを特徴とする請求項１記載の樹脂封止型半導体装置
。 ３、前記樹脂封止部の周囲下部の内部リード側面に樹脂
止めを設けたことを特徴とする請求項１記載の樹脂封止
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1685090A JPH03220759A (ja) | 1990-01-25 | 1990-01-25 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1685090A JPH03220759A (ja) | 1990-01-25 | 1990-01-25 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220759A true JPH03220759A (ja) | 1991-09-27 |
Family
ID=11927690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1685090A Pending JPH03220759A (ja) | 1990-01-25 | 1990-01-25 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220759A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010058572A (ko) * | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 반도체패키지 및 그 실장 방법 |
| US8786063B2 (en) * | 2009-05-15 | 2014-07-22 | Stats Chippac Ltd. | Integrated circuit packaging system with leads and transposer and method of manufacture thereof |
-
1990
- 1990-01-25 JP JP1685090A patent/JPH03220759A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010058572A (ko) * | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 반도체패키지 및 그 실장 방법 |
| US8786063B2 (en) * | 2009-05-15 | 2014-07-22 | Stats Chippac Ltd. | Integrated circuit packaging system with leads and transposer and method of manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557150A (en) | Overmolded semiconductor package | |
| US6828661B2 (en) | Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH05343588A (ja) | 一部モールド型ｐｃｂチップキャリヤタイプパッケージ | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| US6650005B2 (en) | Micro BGA package | |
| JPH03220759A (ja) | 樹脂封止型半導体装置 | |
| JP2003086751A (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
| JP3503502B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH0517709B2 (ja) | ||
| JP3271500B2 (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| JP2001077271A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPS63255954A (ja) | 混成集積回路装置 |