JPS59207647A - 半導体装置およびリ−ドフレ−ム - Google Patents

半導体装置およびリ−ドフレ−ム

Info

Publication number
JPS59207647A
JPS59207647A JP58081964A JP8196483A JPS59207647A JP S59207647 A JPS59207647 A JP S59207647A JP 58081964 A JP58081964 A JP 58081964A JP 8196483 A JP8196483 A JP 8196483A JP S59207647 A JPS59207647 A JP S59207647A
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor chip
leads
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58081964A
Other languages
English (en)
Inventor
Matsuki Kawakami
川上　末喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58081964A priority Critical patent/JPS59207647A/ja
Publication of JPS59207647A publication Critical patent/JPS59207647A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は樹脂封止型の半導体装置と、これを製造するリ
ードフレームの改良に関する。
〔発明の技術的背景〕
第１図は樹脂封止型半導体装置の一般的構造を示す断面
図である。同図において、１はベッド部である。該ベッ
ド部ｌ上には銀−エポキシ系接着剤等のマウント剤２を
介して半導体チップ３がマウントされている。この半導
体チップ３の表面に形成された内部端子は、ビンディン
グワイヤ４を介してベッド部１の周囲に配役されたリー
ド５に接続されている。そして、ベッド部１、半導体チ
ップ３、ビンディングワイヤ４およびリード５の一部は
エポキシ樹脂等（７）％−ルド樹脂層６で封止されてい
る。樹脂封止されたり−１部分はインナーリードと呼ば
れる。また、リード５は樹脂モールド層６の側壁から外
部に延出され、下方に折）曲けられている。
上記の樹脂封止型半導体装置は、第２図のようなり一ト
９フレームを用いて製造される。このリードフレーム１
は銅あるいはＮｉ−Ｆｅ合金等の導電性金属板をプレス
加工、エツチング加工等によシ所定のパターン形状とし
たものである。
即ち、外枠８で囲まれた領域の略中夫にはベッド部１が
配置され、該ベッド部１はタイバー９１を介して外枠８
に連結され、支持されている。
また、外枠８からは多数のリード５・・・が内方に延設
され、これら多数のり−ド５・・・はその先端部がベッ
ド部１？：囲繞するように配設されている。そして、同
じ向きに延設されたリード５・・・は夫々タイバー９２
で連結され、該タイバー９２．９□は外枠８に連結され
ている。このタイバー９２を境にして、リード５はイン
ナーリード５１　と外部リーＰ５鵞に分けられている。
第２図のリードフレームＡを用いて第１図の樹脂封止型
半導体装置を製造するには、まずリードフレームのベッ
ド都１上に半導体チップ３をマウントしくダイがンディ
ング工程）、続いてがンディングワイヤ４によシボンデ
ィングパッドとインナーリード５１の先端部とを接続す
る（ワイヤがンディング工程）。次いで、トランスファ
ーモールドを行なうことにより、第３図（Ａ）に示すよ
うに所定領域を樹脂モールド層６で封止する（樹脂封止
工程）。その後、タイ・々−９１，９２を切除すると共
に、外部リード５２を外枠８から切断し、更に分離され
た夫々の外部リード５１を所定方向に折９曲げれば第１
図の構造をもった樹脂封止型半導体装置が得られる。な
お、第３図（Ｂ）はその側面図を示している。
上述のように、リートフレームスは樹脂封止型半導体装
置の製造工程を通して半導体チップ３とリード５・・・
とを所定の位置関係に保持し、これによって確実なワイ
ヤデンディングおよびリード５・・・の位置づれを生じ
ない樹脂封止を可能とするもので、樹脂封止型半導体装
置を製造する直接的な器具に類するものである。
ところで、第１図の構造から明らかなように、リードフ
レームの外枠から切断されたリード５・・・は樹脂モー
ルド層６との密着力によって固定されているにすぎない
。このため、リード５・・・に外向きの引張シ応力が加
わると、リード５・・・が樹脂モールド層６から抜けて
しまうといった所副ビン抜は不良が生じる。そこで、こ
のようなピン抜は不良を防止するために従来次のような
対策が採られている。
第４図（Ａ）はピン抜は対策を講じた従来のリードフレ
ームの要部を示す平面図であシ、第４図（Ｂ）は同図（
Ａ）のＢ−Ｂ線に沿う断面図である。図示のように、こ
のリードフレームでは夫々のインナーリード５１の先端
部に幅方向の突起１０が設けられている。従って、この
ようなリードフレームによシ製造された第１図の樹脂封
止型半導体装置では、リード５を外方に引張っても突起
１θによシ樹脂モールド層６内で係止され５− ることになってピン抜けが防止される。
〔背景技術の問題点〕
ところが、近年における微細化技術の発達によって半導
体装置はとと凍るところなく高集積化され、これに伴っ
てビン数の増大と共に外囲器の小型化の要求が強くなっ
ている。そのため、例えば従来はリード間隔２．５４　
ｓｎピッチのＤＩＰ（デュアル・インライン・ノソッケ
ージ）タイプが半導体外囲器の主流であったが、最近で
はリード間隔１間のものや０．５ｍのものも出現し、ま
たピン数が６０〜１００ピンのものまで出現するに至っ
ている。
このように外囲器が多ピン化し、リード間隔が狭くなる
と、第４図（４）のようにインナーリード５１の幅方向
に突起１０を設けるにしてもその突出長を充分大きくで
きず、従ってピン抜けを有効に防止できないという問題
があった。
また、当然ながら、突起１０はリード間隔を狭める上で
障害となるから、外囲器の多ピン化および小型化に対応
したリードフレームを得る−６〜 のが困難であった。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、ビン抜は不
良を防止でき、しかも外囲器の多ビン化および小型化に
充分対応し得る樹脂封止型半導体装置と、これを製造す
るリードフレームを提供するものである。
〔発明の概要〕
本発明はインナーリード（リードのうち樹脂モールド層
で封止される部分）の厚さ方向に凹凸を設けたことを特
徴とするものである。
上記特徴を有する樹脂封止型半導体装置では、樹脂モー
ルド層がインナーリードの厚さ方向に設けられた凹凸に
噛合して形成されるため、リードの引き抜きに対する抵
抗力が増大してビン抜は不良を防止することができる。
また上記特徴を有するリードフレームは、インナーリー
ドの幅方向に突起を設ける場合と異なり、厚さ方向に凹
凸を設けることはリードピッチを縮小する上で何等障害
にならないから、外囲器の多ビン化および小型化に充分
対応することができる。
他方、本発明において従来採用されているインナーリー
ドの幅方向に設けた突起を併用してもよく、これによっ
て更に大きなビン抜は防止効果を得ることができる。こ
の場合にも、幅方向の突起は従来よりも短かくてすむか
ら、従来のリードフレームに比べれば、外囲器の多ピン
化および小型化の傾向に対応することができる。
なお、本発明のリードフレームは、エツチングによりイ
ンナーリードの厚さ方向に四部を形成して製造する。従
って、プレス加工ではなくエツチング加工で製造されて
いるリードフレームでは、従来の製造工程を変更するこ
となく本発明のリードフレームを実現できる。即ち、エ
ツチング加工によるリードフレームは、材料の金属板を
その厚さ方向の両面側からエツチングを行なって所定の
リードフレ−ムが形成されているから、このエツチング
工程を利用して所望の凹凸を形成することができる。
〔発明の実施例〕
以下、第５図（Ａ）　（Ｂ）〜第７図を参照して本発明
の一実施例を説明する。
第５図（４）は本発明の一実施例になるリードフレーム
において、第４図（ハ））と同様の部分を示す要部平面
図であり、第５図（Ｂ）は同図（Ａ）のＢ−Ｂ線に沿う
断面図である。これらの図において、第４図（Ａ）　（
Ｂ）と同一部分には同一の参照番号が付しである。また
、この実施例のリードフレームは、図示以外の部分にお
いて第２図の一般的なリードフレームの形態を有してい
る。
図示のように、この実施例のリードフレームでは夫々の
インナーリード５１の先端部に幅方向の突起１０が設け
られている他、更に夫々のインナーリード５１の表面に
凹溝１’１ｓｌｋ面に凹溝１ノ２が設けられている。こ
れら凹溝１１１＋１１２はインナーリード５１の全幅に
亘って形成されてお夛、これによってインナーリード５
１の表面および裏面に凹凸が形成されている。
９− 第６図は、上記実施例のリードフレームによシ製造され
た本発明の一実施例になる樹脂封止型半導体装置を示す
断面図である。図示のように、インナーリード５１・・
・に凹溝１１１＊１１＊が設けられているため、樹脂モ
ールド層６はこれら凹溝１１１，１１．内に侵入して形
成される。従って、この侵入部分により樹脂モールド層
６のビン抜けに対する抵抗力が増大し、インナーリード
に幅方向の突起を設けただけの従来の樹脂封止型半導体
装置よシも大きなビン抜は防止効果が得られる。
また、上記実施例のリードフレームおよび樹脂封止型半
導体装置によれば突起１０を小さくしても凹溝１１１．
１１．の寄与によυビン抜は防止を図れるから、リード
ピッチを短縮して外囲器の小型化および多ピン化に対応
することが容易に可能となる。
更に、上記実施例の樹脂封止型半導体装置の場合、凹溝
１１１．１１．の寄与によって耐湿性が向上するという
効果が得られる。即ち、樹１０− 脂封止型半導体装置はその構造上、リード５と樹脂モー
ルド層６との間を通って水分が侵入し易いため、一般に
セラミツクツ４ツケージ等に比較して耐湿性に劣る。と
ころが、上記実施例では凹溝１１１．１１．の部分で水
分の侵入路が屈曲しているため水分の通シが悪くなシ、
その分だけ水分が半導体チッグ３まで侵入する速度が遅
くなって耐湿性が向上する。第７図はこの効果を示す図
で、図中曲線Ｘは上記実施例の半導体装置における水分
の侵入速度を示し、曲線Ｙは従来の樹脂封止型半導体装
置における水分の侵入速度を示している。
なお、上記実施例における溝１１１．１１２の替りに、
インナーリード５！の表面および裏面にリード幅に沿う
突条を設けることにより凹凸を形成してもよく、この場
合にも同様の効果を得ることができる。
〔発明の効果〕
以上詳述したように、本発明によればビン抜は不良を防
止でき、しかも外囲器の小型化および多ビン化に充分対
応し得る樹脂封止型半導体装置並びにリードフレームを
提供できるものである。
【図面の簡単な説明】
第１図は樹脂封止型半導体の一般的構造を示す断面図、
第２図は一般的なリードフレームの一例を示す平面図、
第３図（Ａ）　（Ｂ）はリードフレームによる樹脂封止
型半導体装置の製造工程に示す説明図、第４図（Ａ）は
ビン抜は不良の防止を目的とした従来のリードフレーム
における要部平面図であシ、第４図（Ｂ）は同図（Ａ）
のＢ−Ｂ線に沿う断面図、第５図（Ａ）は本発明の一実
施例になるリードフレームを示す要部平面図であり、第
５図の）は同図（５））のＢ−Ｂ線に沿う断面図、第６
図は本発明の一実施例になる樹脂封止型半導体装置の断
面図であり、第７図はその耐湿性向上効果を示す線図で
ある。 １・・・ベッド部、２・・・マウント剤、３・・・半導
体チップ、４・・・ポンディングワイヤ、５・・・リー
ド、５１　・・・インナーリード、５．・・・外部リー
ド、６・・・樹脂モールド層、ス・・・リードフレーム
、８・・・外枠、９１＊９２・・・タイバー、１０・・
・突起、１１１．１１ｇ・・・凹溝。 出願人代理人　弁理士　鈴　江　武　彦１３− ヘヒ 区　　　　　　　　　　　　　区 く　　　　　　　　　　　　　　　　　　　　　νＵＪ
　　　　　　　　　　　　　　　　Ｌ−ｌｒ−−メー−
）

Claims (2)

    【特許請求の範囲】
  1. （１）イツト部上にマウントされた半導体チ。 プと、該半導体チップの周囲に配設された金属製のリー
    ドと、該リードの一端部と前記半導体チップとを接続す
    るがンディングワイヤと、前記ベッド部、半導体チップ
    、ボンディングワイヤおよびリードの一端部を封止する
    樹脂モールド層とを具備し、前記リードの他端部が前記
    樹脂モールド層から外部に延出されると共に、前記樹脂
    モールド層で封止されたリード部分に厚さ方向の凹凸を
    設けたことを特徴とする半導体装置。
  2. （２）リードパターンを支持固定する金属製の外枠と、
    該外枠に連結支持されてこの外枠で囲まれた領域内に延
    設され、かつその先端が半導体チップの設置予定部を囲
    繞するように配設された多数のリードパターンと、該リ
    ードパターンの先端部で囲まれた領域内に設けられた半
    導体チップをマウントするためのベッド部とを具備し、
    前記リードパターンのインナーリード部分に厚さ方向の
    凹凸を設けたこと′（ｉｌ−特徴とするリードフレーム
    。
JP58081964A 1983-05-11 1983-05-11 半導体装置およびリ−ドフレ−ム Pending JPS59207647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58081964A JPS59207647A (ja) 1983-05-11 1983-05-11 半導体装置およびリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58081964A JPS59207647A (ja) 1983-05-11 1983-05-11 半導体装置およびリ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS59207647A true JPS59207647A (ja) 1984-11-24

Family

ID=13761184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58081964A Pending JPS59207647A (ja) 1983-05-11 1983-05-11 半導体装置およびリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS59207647A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218139A (ja) * 1985-03-25 1986-09-27 Hitachi Chiyou Lsi Eng Kk 半導体装置
JPH04124864A (ja) * 1990-09-14 1992-04-24 Matsushita Electric Works Ltd リードフレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218139A (ja) * 1985-03-25 1986-09-27 Hitachi Chiyou Lsi Eng Kk 半導体装置
JPH04124864A (ja) * 1990-09-14 1992-04-24 Matsushita Electric Works Ltd リードフレーム

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
US6031281A (en) Semiconductor integrated circuit device having dummy bonding wires
US6424024B1 (en) Leadframe of quad flat non-leaded package
US6541702B2 (en) Semiconductor device
US4801997A (en) High packing density lead frame and integrated circuit
US5708294A (en) Lead frame having oblique slits on a die pad
US6329278B1 (en) Multiple row wire bonding with ball bonds of outer bond pads bonded on the leads
JPH04269856A (ja) 半導体集積回路装置
JP2765542B2 (ja) 樹脂封止型半導体装置
JPH08510092A (ja) プラスチック封止の集積回路パッケージ及びその製造方法
JPS59207647A (ja) 半導体装置およびリ−ドフレ−ム
JPH0399459A (ja) 樹脂封止型半導体装置
JP3104695B2 (ja) Ｂｇａ型樹脂封止半導体装置
JPH046859A (ja) 樹脂封止型半導体装置
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0653399A (ja) 樹脂封止型半導体装置
JPH0661412A (ja) 樹脂封止型半導体装置およびその製造方法
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR200156135Y1 (ko) 반도체 패키지
TW202315014A (zh) 導線架以及封裝方法
JP2006073904A (ja) 半導体装置、リードフレーム、及びその製造方法
JP2667901B2 (ja) 半導体装置の製造方法
JPH04163956A (ja) 半導体装置用リードフレーム
JPH05251619A (ja) 樹脂封止半導体装置およびその製造方法