JPH0399459A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0399459A
JPH0399459A JP1236406A JP23640689A JPH0399459A JP H0399459 A JPH0399459 A JP H0399459A JP 1236406 A JP1236406 A JP 1236406A JP 23640689 A JP23640689 A JP 23640689A JP H0399459 A JPH0399459 A JP H0399459A
Authority
JP
Japan
Prior art keywords
lead
leads
metal
semiconductor
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1236406A
Other languages
English (en)
Other versions
JP2519806B2 (ja
Inventor
Hiromichi Sawatani
沢谷　博道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1236406A priority Critical patent/JP2519806B2/ja
Priority to EP19900913544 priority patent/EP0443044A4/en
Priority to PCT/JP1990/001167 priority patent/WO1991004575A1/ja
Priority to US07/678,336 priority patent/US5200806A/en
Publication of JPH0399459A publication Critical patent/JPH0399459A/ja
Application granted granted Critical
Publication of JP2519806B2 publication Critical patent/JP2519806B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、ＡＶ機器やＯＡ／ＦＡ機器などに利用する樹
脂封止型半導体装置に係わり、特に、そのパッケイジ（
Ｐａｃｋａｇｅ）に好適する。
（従来の技術） 最近のように半導体素子の利用分野の拡大に伴って、い
わゆるプリント基板を利用するモジュール型の半導体装
置の需要が拡大しており、その組立工程には、表面実装
方式が多用されているのが現状である。ところで半導体
素子の組立工程の主流であるリードフレームを利用する
方式では、従来通りマウンタ及びワイヤーボンダを利用
している。
モジュール型の半導体装置では、必要とする回路を構成
する抵抗、Ｌ成分及び半導体素子をプリント基板に常法
に従ってマウントすることによって、主要な回路素子の
外に周辺回路を一体に形成して経費、スペースなどを削
減可能となり需要が増大している。
ここで、複数の半導体素子がマウント可能なリードフレ
ームとしては第１図と第２図に示す構造が知られており
、リードフレームに半導体素子がマウントされた上面図
が第１図ａと第２図ａに、この半導体素子の樹脂封止後
の斜視図が第１図すと第２図すに示されている。
リードフレームは種類によって細部の構造が異なるが、
金属製枠体を起点としてリードが形成されるのは同じで
あり、図のＤＩＰ型では、リード１の導出方向に交差し
て設置する枠体２にスリット３を形成し、遊端となる各
リードの終端付近に設置したアイランド（以後ベッド部
と記載する）に半導体ベレット４をマウントする。この
ベッド部は第１図ａの例では各リード及びベッド部５に
連続した金属接続部６により枠体２に固定している。し
かし、第２図ａに示すように枠体２の中央部分には、上
記のようにリード１より幅広でかつ縦横同じ長さに形成
したベッド部５が形成されている。このリードフレーム
に組立てられた半導体ベレット４は、所定の工程を経て
封止樹脂層６からなるパッケイジ（以後外囲器と記載す
る）で被覆し、最終形状が第１図すと第２図すに示され
ている。即ち、封止樹脂層６外に導出する外部リード１
端は所定の角度に折曲げて他の機器との接続に備えるが
、表面実装方式用には、特殊な折曲形状とする例もある
。第２図すの封止樹脂層６における丸い部分は、マーク
としての役割りを果たすものである。
（発明が解決しようとする課題） リードフレームに形成するリードは、ベッド部にマウン
トする半導体ペレットより径小なために、当然ベッド部
も径大とせざるを得ず、封止樹脂層における金属面積の
実装密度を大幅に向上する基になる。
一方複数の半導体ベレットをマウントして付加価値を高
めた半導体素子を形成するには、ベッド部に工夫をこら
さなければならない。即ち、通常のベッド部にマウント
できる半導体ベレット数はその大きさにより制限される
ので、当然外の場所に形成しなければならない。ところ
でベッド部にマウントした半導体ベレットは、リード間
に金属細線をいわゆるボンディング法により固着して回
路接続を行わなければならないので、複数の半導体ペレ
ットをマウントした場合は、封止樹脂層端付近に対応位
置するリード先端部分にはこの回路接続の密度が大きい
。このため、リードの終端でなく途中にその径より大き
く、通常のベッド部より小型のベッド部を設置する方式
が知られている。
しかし、樹脂封止工程後に実施するカット＆ベンド工程
でマウントされた半導体ベレットがばらばらにならない
ようにするために通常リードフレームには、吊りピンが
形成されている。
このような複数のベッド部に半導体ペレットをマウント
する型のリードフレームでは、吊りピンを設置するスペ
ース（Ｓｐａｃｅ）がないので、所定の半導体素子を形
成することができず、高付加価値の半導体装置を実現す
ることができなかった。
本発明は、このような事情により成されたもので、特に
、民生用／産業用を問わず、高付加価値の半導体装置を
実現することを目的とする。
（発明の構成） （課題を解決するための手段） 相対的な大小関係にあり半導体素子をマウントする複数
の金属製ベッド部の中最大のものを囲むように配置する
リードと、このリードの途中に形成し最大の金属製ベッ
ド部より径小金属製ベッド部と、金属製ベッド部にマウ
ントする半導体素子の電極と径小なリード間を結ぶ金属
細線と、各部品を被覆する封止樹脂層と、この封止樹脂
層外に相対向して導出するリード端及び最大の金属製ベ
ッド部の延長部と、リード端に位置しかつ導出方向に沿
って形成する吊りピンに本発明に係わる樹脂封止型半導
体装置の特徴がある。
（作　用） リードフレームに複数の半導体素子をマウント可能にす
るためには、金属製ベッド部を複数個形成する必要があ
るが、各リードと枠体の中間的な場所にならざるを得ず
、樹脂封止後にリードフレームのリード切断工程におい
て、リードフレームと被封止半導体素子を接続状態とす
る吊りピンを端の部分に形成することによってハイブリ
ッド方式により複数の半導体素子や抵抗などを備えた電
子回路を備えたモジュール製品を形成可能にするもので
ある。
（実施例） 第３図ａ、ｂ、ｃにより本発明に係わる一実施例を説明
する。即ち、第３図ａに明らかなように、純鉄、鉄合金
（Ｆｅ−ＮＬ）または鋼や銅合金にプレス工程を施して
ＤＩＰ型またはＳＩＰ型とＤＩＰ型用の混合型用のリー
ドフレームを形成する。その構造の概略は、周囲に配置
する枠体（図示していない）から中心に向かって延長し
、樹脂封止工程後アウターリード（Ｏｕｔｅｒ　Ｌｅａ
ｄ）として機能しかつこの名称に変更される複数のリー
ド２０・・・を形成する。リード２０・・・の導出方向
は、図では２方向即ち相対向する方向であるが、枠体を
４方向に形成した場合は、当然リードの導出方向は４方
向になる。
図に示すように、各リードの先端を道端とし、それに近
い位置即ち枠体のほぼ中心位置に最大の金属製のベッド
部２１を形成する。この図では、幅が広いベルト状の支
持帯２２によって支えており、リード２０・・・の一部
の中間にも他の金属製のベッド部２３・・・を形成する
。しかし、この各リード２０・・・を導出する方向に沿
って吊りピン２４．２４を形成しているが、場所として
は、当然端の部分になる。
ところで、金属製のベッド部２１及び２３・・・には、
夫々所定の特性をもった半導体ペレット２５・・・をマ
ウントしてＡＶ機器などに必要なインターフｊ−−スを
含めた電子回路を構成する。従って、各半導体ペレット
２５・・・と各リード間に金属細線２Ｂ・・・を熱圧着
法または超音波熱圧着法によりポールボンディング（Ｂ
ａｌ　Ｉ　ＢｏｎｄＩｎｇ）　Ｌ、完成図が第３図ａに
示されている。この図では、単純な金属細線２６・・・
接続図が明らかにされているが、複雑な回路にあっては
、−旦接続した金属細線の上方に更に他の金属細線を異
なったループ（Ｌｏｏｐ）により形成して違った回路端
子を接続するいわゆるＴ−０＠Ｂ（Ｔｕｒｎ　０ｖｅｒ
　Ｂｏｎｄｌｎｇ）なども成されることもある。
また、後続の樹脂封止工程では、金型に形成されたカル
及びランナーを経て溶融樹脂層がゲートからキャビティ
内に流入するので、溶融樹脂層の流路に交差する方向に
金属細線２Ｂ・・・の長手方向を位置させるのは好まし
くない。
第３図ａに示されていないが、各リードに交差する方向
には、機械的強度を増すためにいわゆる金属細条を設置
しであるが、枠体共々機械的手段即ちプレス工程により
切断・除去する。しかし、吊りピン２４．２４の存在に
より各リードや大小の金属製ベッド部２１．２３・・・
がばらばらにならず、しかも各種の半導体ペレット２５
・・・をマウントしたリードフレームが得られ、樹脂封
止工程に移行して多角形状の封止樹脂層２７を形成する
。
第３図すには、リードフレームを利用して半導体ペレッ
トをマウントしたモジュール製品の斜視図を示したが、
吊りピン２４．２４は、アウターリード２０の成型時に
切断除去し、多角形状の封止樹脂層２７の厚さ方向を構
成する導出面２８には、アウターリードや金属製ベッド
部の支持帯２２が成型されて導出されている。
〔発明の効果〕
（１）このように本発明に係わる樹脂封止型半導体装置
は、実装密度が高く、高付加価値に形成でき、しかも軽
薄短小、高信頼性の電子機器を低コスト（Ｃｏｓｔ）で
、その上従来の製造ラインを同等変更せずに製造するこ
とができる。
（２）特定のパターン即ち複数個のベッド部を形成した
リードフレームに、複数個の半導体素子をマウントして
、システム（Ｓｙｓｔｅｓ＋）規模の樹脂封止型半導体
装置を製造する方が、回路基板を利用するよりも低コス
トで形成でき、しかも吊りピンの取出しを、実装密度を
損なうことなく実現できる本発明は、明らかに従来のも
のより有利となる。
【図面の簡単な説明】
第１図ａ及び第２図ａは、従来の樹脂封止型半導体装置
のマウント状況を示す上面図、第１図す及び第２図すは
、第１図ａ及び第２図ａのマウント後樹脂封止して完成
した樹脂封止型半導体装置の斜視図、第３図ａは、本発
明の樹脂封止型半導体装置のマウント状況を示す上面図
、第３図すはその完成図である。 １．２０・・・リード、　　　　　２・・・枠体、３・
・・スリット、 ４．２５・・・半導体ペレット、 ５．２１．２３・・・ベッド部、 ２２・・・支持帯、 ２６・・・金属細線、 ６・・・金属接続部、 ２４・・・吊りビン、 ２７・・・封止樹脂層。

Claims (1)

    【特許請求の範囲】
  1. 相対的な大小関係にあり半導体素子をマウントする複数
    の金属製ベッド部の中最大のものを囲むように配置する
    リードと、このリードの途中に形成し最大の金属製ベッ
    ド部より径小な金属製ベッド部と、金属製べッド部にマ
    ウントする半導体素子の電極と径小なリード間を結ぶ金
    属細線と，各部品を被覆する封止樹脂層と、この封止樹
    脂層外に相対向して導出するリード端及び最大の金属製
    べッド部の延長部と、リード端に位置しかつ導出方向に
    沿って形成する吊りピンを具備することを特徴とする樹
    脂封止型半導体装置。
JP1236406A 1989-09-12 1989-09-12 樹脂封止型半導体装置 Expired - Lifetime JP2519806B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1236406A JP2519806B2 (ja) 1989-09-12 1989-09-12 樹脂封止型半導体装置
EP19900913544 EP0443044A4 (en) 1989-09-12 1990-09-12 Lead frame for semiconductor device and semiconductor device using the lead frame
PCT/JP1990/001167 WO1991004575A1 (en) 1989-09-12 1990-09-12 Lead frame for semiconductor device and semiconductor device using the lead frame
US07/678,336 US5200806A (en) 1989-09-12 1990-09-12 Lead frame having a plurality of island regions and a suspension pin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1236406A JP2519806B2 (ja) 1989-09-12 1989-09-12 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0399459A true JPH0399459A (ja) 1991-04-24
JP2519806B2 JP2519806B2 (ja) 1996-07-31

Family

ID=17000283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1236406A Expired - Lifetime JP2519806B2 (ja) 1989-09-12 1989-09-12 樹脂封止型半導体装置

Country Status (4)

Country Link
US (1) US5200806A (ja)
EP (1) EP0443044A4 (ja)
JP (1) JP2519806B2 (ja)
WO (1) WO1991004575A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2519806B2 (ja) * 1989-09-12 1996-07-31 株式会社東芝 樹脂封止型半導体装置
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
JPH05206365A (ja) * 1992-01-30 1993-08-13 Fuji Electric Co Ltd 半導体装置およびその組立用リードフレーム
WO1993017455A2 (en) * 1992-02-20 1993-09-02 Vlsi Technology, Inc. Integrated-circuit package configuration for packaging an integrated-circuit die and method of packaging an integrated-circuit die
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
JP2959521B2 (ja) * 1997-05-21 1999-10-06 日本電気株式会社 半導体装置の製造方法、リードフレーム
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623898Y2 (ja) * 1974-06-20 1981-06-04
JPS5167065A (ja) * 1974-12-09 1976-06-10 Hitachi Ltd Handotaisoshikumitateyofureemu
JPS53108368A (en) * 1977-03-04 1978-09-21 Hitachi Ltd Manufacture for resin seal type semiconductor device and its lead frame for its manufacture
DE3106376A1 (de) * 1981-02-20 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Halbleiteranordnung mit aus blech ausgeschnittenen anschlussleitern
JPS5827332A (ja) * 1981-08-11 1983-02-18 Toshiba Corp リードフレームを用いた半導体装置の製造方法
JPS58220479A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 半導体発光表示装置用リ−ドフレ−ム
JPS61150356A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 樹脂封止型半導体装置の平面実装形態
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
JPH0740790B2 (ja) * 1987-02-23 1995-05-01 株式会社東芝 大電力パワ−モジユ−ル
JPS63265455A (ja) * 1987-04-23 1988-11-01 Matsushita Electronics Corp リ−ドフレ−ム
JP2754236B2 (ja) * 1989-04-26 1998-05-20 株式会社日立製作所 リードフレームおよびそれを使用する半導体装置の製造方法
JP2519806B2 (ja) * 1989-09-12 1996-07-31 株式会社東芝 樹脂封止型半導体装置
JPH03152965A (ja) * 1989-11-09 1991-06-28 Nec Corp リードフレーム及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP0443044A1 (en) 1991-08-28
WO1991004575A1 (en) 1991-04-04
US5200806A (en) 1993-04-06
EP0443044A4 (en) 1993-04-14
JP2519806B2 (ja) 1996-07-31

Similar Documents

Publication Publication Date Title
US7247944B2 (en) Connector assembly
US6541702B2 (en) Semiconductor device
JPH07273268A (ja) 半導体パッケージ及び半導体パッケージ用リードフレーム
JP3851845B2 (ja) 半導体装置
JPH09129663A (ja) 半導体素子及びその製作方法
JP2002198482A (ja) 半導体装置およびその製造方法
JPH04269856A (ja) 半導体集積回路装置
JPH0399459A (ja) 樹脂封止型半導体装置
JP2765542B2 (ja) 樹脂封止型半導体装置
JP2007180077A (ja) 半導体装置
JPH11121680A (ja) リードフレームおよび半導体装置
US20090004782A1 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JP2954108B2 (ja) 半導体装置およびその製造方法
KR950005454B1 (ko) 수지밀봉형 반도체장치
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
US6472731B2 (en) Solder clad lead frame for assembly of semiconductor devices and method
JPH05291487A (ja) 半導体リードフレーム
JP2005135938A (ja) 半導体装置およびその製造方法
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH01227462A (ja) リードフレーム
JPH03245560A (ja) リードフレーム
JPH04326741A (ja) 半導体パッケージ
JPH05304241A (ja) 半導体装置
JPH0697357A (ja) リードフレームとこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14