ITTO20150231A1 - Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti - Google Patents

Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti Download PDF

Info

Publication number
ITTO20150231A1
ITTO20150231A1 ITTO2015A000231A ITTO20150231A ITTO20150231A1 IT TO20150231 A1 ITTO20150231 A1 IT TO20150231A1 IT TO2015A000231 A ITTO2015A000231 A IT TO2015A000231A IT TO20150231 A ITTO20150231 A IT TO20150231A IT TO20150231 A1 ITTO20150231 A1 IT TO20150231A1
Authority
IT
Italy
Prior art keywords
lead frame
producing
circuit
printing
conductors
Prior art date
Application number
ITTO2015A000231A
Other languages
English (en)
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITTO2015A000231A priority Critical patent/ITTO20150231A1/it
Priority to CN201510850097.XA priority patent/CN106067423A/zh
Priority to US14/969,481 priority patent/US10074596B2/en
Publication of ITTO20150231A1 publication Critical patent/ITTO20150231A1/it
Priority to US15/631,579 priority patent/US9997438B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Wire Bonding (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione ? relativa ai componenti elettronici. Una o pi? forme di attuazione possono applicarsi alla produzione dei cosiddetti lead frame nei componenti elettronici, come per es. i circuiti integrati (IC, ?Integrated Circuit?).
Sfondo tecnologico
I componenti elettronici come i circuiti integrati (IC) possono comprendere uno o pi? circuiti elettronici (per es. un chip o un ?die?). Questi circuiti possono essere racchiusi in un package ed eventualmente disposti su un die pad. Il package pu? comprendere la realizzazione di un package di plastica o di ceramica (per es. un materiale di stampaggio o MC (?Moulding Compound?)) con die pad connessi ai pin del package, con il die sigillato all?interno del package e fili elettricamente conduttivi (per es. in oro) che connettono i pad ai pin.
Un tempo tali fili erano attaccati a mano. Nella tecnologia attuale, tale compito ? svolto con macchine, il che porta ad un lead frame (LF), un insieme di conduttori metallici che si estendono all?esterno del package/involucro in modo da formare i pin di connessione elettrica per il componente.
I lead frame possono essere prodotti con vari processi.
Per esempio, i lead frame possono essere incisi chimicamente (?etched?) per es. con processi fotolitografici, usando della luce per trasferire un disegno (?pattern?) geometrico da una foto-maschera su uno strato di ?fotoresist? chimico, sensibile alla luce, depositato su una striscia metallica. Una volta sviluppato, lo strato di resist pu? essere rimosso chimicamente da tutte quelle aree non interessate dal disegno di esposizione e una foto-maschera rimane sulla superficie di metallo per proteggere localmente la striscia dall?azione di incisione chimica per es. di un flusso di acido.
I lead frame possono anche essere stampati creando una configurazione di frame su una striscia con l?azione progressiva di pi? punzoni che rimuovono il materiale dalla striscia con un?azione meccanica.
Produrre un instradamento tale da permettere un pinout dedicato a partire da un dispositivo esistente ? un compito tutt?altro che facile con uno qualsiasi di tali processi.
Tali tecnologie standard non permettono facilmente di avere conduttori che s?incrociano e isolati elettricamente. Qualsiasi ?incrocio di segnali? pu? quindi essere gestito attraverso il wire bonding (che pu? avere come risultato un aumento della lunghezza dei fili, uno spostamento dei fili (?wire sweeping?) e/o una distanza ridotta tra i fili).
Inoltre, il layout del pad del semiconduttore (per es. di silicio) pu? essere collegato al progetto del lead frame e la creazione di abbassamenti (?downset?), pu? comportare una deformazione plastica ottenuta con una lavorazione con utensili dedicati.
Le tecniche di produzione basate sulla rimozione di materiale (chimica/meccanica) impongono cos? limitazioni sul progetto del lead frame.
Fra i possibili inconvenienti dei processi tradizionali per produrre lead frame basati sulla rimozione chimica/meccanica di materiale si possono quindi citare uno o pi? fra:
- la ridotta flessibilit? nel progetto del lead frame pu? non permettere di adattare la configurazione dei conduttori a un die con un layout dei pad vincolato;
- un layout del pad del dispositivo pu? essere dettato dal layout desiderato dal prodotto finale e pu? cos? richiedere di essere customizzato su tale base;
- un dispositivo esistente pu? risultare a malapena compatibile con tipi di package diversi; per es. un die per package dual-in-line pu? non essere compatibile con un package single-in-line;
- pu? essere richiesto un utensile dedicato per deformare plasticamente ciascun downset del frame (barra di collegamento, anello di massa, barra di alimentazione);
- gestire le variazioni di spessore in aree di frame differenti pu? comportare di fresare un coil con una configurazione di progetto limitata;
- una finitura controllata e migliorata (rugosit? superficiale) del lead frame comporta pressoch? inevitabilmente una elettro-placcatura o un?incisione, una placcatura/incisione selettiva gestita tramite una mascheratura.
Scopo e sintesi
Lo scopo di una o pi? forme di attuazione ? di fornire ulteriori perfezionamenti nella produzione di lead frame per componenti elettronici atti a superare gli inconvenienti delineati in precedenza.
Una o pi? forme di attuazione raggiungono tale scopo grazie a un procedimento avente le caratteristiche elencate nelle rivendicazioni seguenti.
Una o pi? forme di attuazione possono riferirsi a un corrispondente componente (per es. un componente microelettronico, come un circuito integrato).
Inoltre, una o pi? forme di attuazione possono riferirsi a un prodotto informatico caricabile nella memoria di almeno un elaboratore atto a pilotare un?apparecchiatura di stampa in 3D e comprendente porzioni di codice software per eseguire le fasi di stampa in 3D del procedimento di una o pi? forme di attuazione quando il prodotto ? eseguito su almeno un elaboratore. Cos? come qui utilizzato, un riferimento a un tale prodotto informatico intende essere equivalente a un riferimento a un mezzo leggibile da elaboratore contenente istruzioni per controllare un?apparecchiatura di stampa in 3D al fine di coordinare l?implementazione del procedimento secondo le forme di attuazione. Un riferimento ad ?almeno un elaboratore? intende evidenziare la possibilit? che le forme di attuazione siano implementate sotto forma modulare e/o distribuita.
Le rivendicazioni formano parte integrante della descrizione di uno o pi? esempi di forme di attuazione come qui fornita.
Al contrario dei processi tradizionali che comportano una rimozione di materiale, una o pi? forme di attuazione possono comportare di produrre un lead frame tramite un processo additivo, per es. con materiale elettricamente conduttivo aggiunto, invece che rimosso, formando una struttura tridimensionale di conduttori aventi superfici in sovrapposizione con un intervallo (?gap?) tra loro.
Una o pi? forme di attuazione possono basarsi sul riconoscimento che la stampa in 3D (fabbricazione additiva o AM (?Additive Manufacturing?)) sta diventando una tecnologia comune, con le dimensioni, la risoluzione, il passo (?pitch?) disponibili che diventano sempre pi? accurati e con piccole dimensioni.
In una o pi? forme di attuazione, si pu? produrre una struttura di conduttori tridimensionale aventi superfici sovrapposte con un intervallo tra loro che fornisce un isolamento elettrico, eventualmente dopo lo stampaggio dell?involucro senza aggiungere distanziatori di isolamento.
In una o pi? forme di attuazione, si pu? creare un frame finale con dei downset senza una deformazione plastica (per es. senza utensili dedicati).
In una o pi? forme di attuazione, il routing tridimensionale pu? estendere la compatibilit? di un dispositivo esistente con un pin-out customizzato come specificato da differenti clienti.
Una o pi? forme di attuazione possono offrire uno o pi? dei seguenti vantaggi:
- il progetto del frame pu? essere adattato a layout del pad complessi con una flessibilit? comparabile ai substrati organici (routing multistrato) poich? il routing in 3D ? ottenuto attraverso un processo additivo;
- si possono creare in modo ?nativo? frame con modifiche superficiali localizzate in termini di densit?, rugosit? e/o porosit? per migliorare per es. l?adesione della resina;
- si possono creati in modo nativo frame con sottosquadri (?undercut?) localizzati per es. per migliorare l?ancoraggio/adesione tra il materiale di stampaggio del package e il frame;
- si pu? stampare un frame con aree con spessori differenti senza vincoli; similmente, si pu? stampare uno spesso slug di potenza come una parte monolitica del frame, facendo cos? eventualmente a meno della rivettatura o della saldatura laser;
- lo spessore del frame pu? essere differenziato in modo da migliorare la distanza da filo a filo (wire looping).
Breve descrizione delle figure
Una o pi? forme di attuazione saranno ora descritte, puramente a titolo di esempio non limitativo, con riferimento alle figure allegate, nelle quali:
- la Figura 1 ? una rappresentazione schematica di una o pi? forme di attuazione;
- la Figura 2 corrisponde sostanzialmente a una vista in sezione trasversale lungo la linea II-II della Figura 1;
- la Figura 3 ? una rappresentazione schematica di una o pi? forme di attuazione;
- la Figura 4 corrisponde sostanzialmente a una vista in sezione trasversale lungo la linea IV-IV della Figura 3;
- le Figure 5 e 6 sono due viste in prospettiva approssimativamente opposte che rappresentano certi dettagli delle forme di attuazione secondo le Figure 3 e 4;
- la Figura 7 ? una rappresentazione schematica di una o pi? forme di attuazione;
- la Figura 8 corrisponde sostanzialmente a una vista in sezione trasversale lungo la linea VIII-VIII della Figura 7; e
- la Figura 9 ? una rappresentazione schematica di certe parti di una o pi? forme di attuazione.
Si apprezzer? che, al fine di facilitare la comprensione delle forme di attuazione, le varie figure possono non essere state disegnate con una stessa scala.
Descrizione dettagliata
Nella descrizione che segue sono illustrati uno o pi? dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio per evitare di rendere poco chiari certi aspetti delle forme di attuazione.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? che possono essere presenti in uno o pi? punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione. Vale a dire, una o pi? caratteristiche esemplificate in relazione a una certa figura possono essere applicate a una forma di attuazione qualsiasi come esemplificato in un?altra figura qualsiasi.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l?ambito di protezione o l?ambito delle forme di attuazione.
In tutte le figure, forme di attuazione di un componente elettronico sono indicate in generale come 10.
Tali forme di attuazione possono comprendere un circuito elettronico 12 come un chip (o un ?die?) disposto in un package 14. Il profilo di un tale package ? indicato schematicamente con una linea a tratto e punto nelle Figure 1, 3, 8 e 9.
In una o pi? forme di attuazione, il die 12 pu? essere disposto su un die pad 16, che pu? essere disposto all?interno del package o situato sulla superficie (per es. sul fondo) del package. In una o pi? forme di attuazione, il die pad 16 pu? essere assente.
In una o pi? forme di attuazione, il package 14 pu? comprendere un package realizzato di plastica o di ceramica (per es. un materiale di stampaggio o MC).
Inoltre, sebbene nelle figure sia rappresentato a titolo di esempio un solo chip/die 12, nel componente 10 possono essere inclusi una pluralit? di chip/die 12.
Fornire un contatto elettrico con il o i chip 12 pu? comportare di connettere dei pad 18 ai pin 20 del package, e di sigillare il die 12 all?interno del package 14, con fili 22 elettricamente conduttivi (per es. in oro) che connettono i pad 18 ai pin 20.
Un tempo i fili 22 erano una volta attaccati a mano. Nella tecnologia attuale, tale compito ? eseguito con macchine, il che porta ad un lead frame (LF), che ? un insieme di conduttori di metallo (per es. barre) che possono estendersi all?esterno del package/alloggiamento 14 in modo da formare i pin 20.
La designazione di stampa in 3D (o fabbricazione additiva, AM) copre vari processi che possono essere usati per produrre oggetti tridimensionali per mezzo di un processo additivo. In un tale processo, strati di materiale possono essere stesi successivamente per mezzo di una ?stampante 3D? che pu? essere considerata come una sorta di robot industriale. Un processo di stampa in 3D pu? essere controllato da elaboratore, in modo tale che un oggetto con una certa sagoma/geometria possa essere prodotto partendo per es. da una sorgente di dati, vale a dire per mezzo di un prodotto informatico per pilotare un?apparecchiatura di stampa in 3D e comprendente porzioni di codice software per eseguire le fasi di un procedimento di stampa in 3D quando il prodotto ? eseguito su un tale elaboratore.
Il termine stampa in 3D ? stato usato originariamente per indicare (soltanto) quei processi che comportano una deposizione sequenziale di materiale per es. su un letto di polvere per mezzo di una testina di una stampante che somiglia sostanzialmente a una stampante a getto d?inchiostro. Il termine stampa in 3D ? ora usato correntemente per indicare una variet? di processi compresi per es. processi di estrusione o di sinterizzazione. Sebbene il termine fabbricazione additiva (AM) possa essere usato in effetti in questo senso pi? ampio, le due designazioni, stampa in 3D e fabbricazione additiva (AM) saranno usate qui sostanzialmente come sinonimi.
Cos? come qui utilizzata, una formulazione come per es. ?stampa in 3D? e ?stampato in 3D? indicher? perci? un processo di fabbricazione additiva e un articolo prodotto tramite una fabbricazione additiva.
Una o pi? forme di attuazione possono basarsi sul riconoscimento che, sebbene considerato come un processo intrinsecamente ?lento?, i recenti sviluppi della stampa in 3D/AM possono presentare - in relazione a materiali quali il rame, l?alluminio, l?acciaio, varie leghe di metalli ? parametri compatibili con la produzione di lead frame di componenti elettronici, come gli IC.
Una o pi? forme di attuazione possono cos? comportare di produrre un insieme di conduttori elettricamente conduttivi (per es. di metallo) formanti un lead frame 20 per un componente elettronico 10 per es. per mezzo di una stampa in 3D (fabbricazione additiva).
Le figure allegate sono esempi di rappresentazioni schematiche di possibili risultati ottenibili con una stampa in 3D di un lead frame per un componente elettronico, il che pu? avvenire tramite un qualsiasi processo di fabbricazione additiva/stampa in 3D noto nella tecnica.
In una o pi? forme di attuazione come esemplificate nelle Figure 1 e 2, un lead frame 20 prodotto tramite stampa in 3D pu? comprendere conduttori che incrociano una barra di potenza (per es. in 202) e/o una barra di potenza che incrocia altri supporti di barra di potenza (per es. in 204).
Come rappresentato schematicamente nella vista in sezione trasversale della Figura 2, i conduttori incrociati prodotti con una stampa in 3D possono essere separati (vale a dire, possono avere superfici in sovrapposte, per esempio mutuamente affacciate, con un intervallo o gap tra loro) e cos? possono risultare elettricamente isolati l?uno dall?altro, senza alcun dispositivo interposto, con un materiale elettricamente isolante del package 14 (per es.
una resina da stampaggio) che agisce eventualmente come isolatore tra le superfici che sono affacciate o in sovrapposizione.
In tal modo, si possono produrre configurazioni in 3D di conduttori con una stampa in 3D senza alcuna lavorazione con utensili di downset.
In una o pi? forme di attuazione, il wire looping pu? essere facilitato da altezze di bonding secondario differenti; vale a dire (cos? come rappresentato schematicamente a titolo di esempio per es. nella Figura 9), il lead frame 20 prodotto tramite stampa in 3D pu? comprendere altezze di bonding differenti per i fili 22 sottoposti a bonding tra il die 12 e il lead frame 20.
Una o pi? forme di attuazione come esemplificate nelle Figure 1 e 2 possono cos? presentare uno o pi? delle seguenti caratteristiche fornitei da una stampa in 3D:
- riduzione delle lunghezze dei fili 22, con un adattamento facilitato del progetto del frame al layout del pad (per es. in 202);
- rischio ridotto di cortocircuiti tra fili 22 e le barre di potenza per es. nelle zone di arrivo dei fili (si veda di nuovo per es. 202);
- possibilit? di connettere barre di potenza incrociate a conduttori alternati (si veda per es. 204);
- ottimizzazione del wire looping resa possibile modificando l?altezza di bonding secondaria (si veda per es. 206 e la Figura 9).
Quanto precede pu? anche applicarsi a una o pi? forme di attuazione come esemplificate nelle Figure da 3 a 6.
Le Figure da 3 a 6 esemplificano la possibilit?, fornita dalla stampa in 3D in una o pi? forme di attuazione, di avere per es. una barra di potenza incrociata con una pluralit? di conduttori (per es. come esemplificato in 208 ed evidenziato nelle Figure 5 e 6).
Questo pu? nuovamente facilitare una riduzione della lunghezza dei fili grazie alla possibilit? di adattare il progetto del frame al layout del pad.
Il rischio di cortocircuiti tra i fili e le barre di potenza nelle zone di arrivo dei fili pu? di nuovo essere ridotto, e l?ottimizzazione del wire looping pu? di nuovo essere facilitata modificando l?altezza di bonding secondaria.
Quanto precede pu? anche applicarsi, oltre che alle forme di attuazione esemplificate in una qualsiasi delle Figure da 1 a 6, anche a una o pi? forme di attuazione come esemplificate nelle Figure 7 e 8.
Le Figure 7 e 8 (per le quali pu? valere in modo simile quanto ? stato descritto con riferimento alle Figure da 1 a 6) esemplificano la possibilit?, offerta in una o pi? forme di attuazione dalla stampa in 3D, di avere conduttori fatti passare (?routed?) sotto il die 12 (per es. sotto il die pad 16) per essere sottoposti a bonding con i pad sul lato opposto del die 12 come rappresentato schematicamente in 210.
Ancora una volta, questo pu? facilitare la riduzione della lunghezza dei fili grazie alla possibilit? di adattare il progetto del frame al layout del pad 12.
Inoltre, il routing in 3D di un conduttore sotto il die (pad) pu? permettere di assemblare un die per un package dual-in-line in un package single-in-line.
Si apprezzer? che, per semplicit? di rappresentazione, il die 12 non ? visibile nella vista in sezione trasversale della Figura 8.
Si apprezzer? cos? che una o pi? forme di attuazione possono comportare di produrre componenti elettronici 10 comprendenti almeno un circuito 12 avente ad esso accoppiate connessioni elettriche 20, 22 costituenti un lead frame 20 di materiale elettricamente conduttivo.
In una o pi? forme di attuazione, il lead frame 20 pu? essere prodotto per mezzo di un processo additivo (teoricamente a singola fase), che comporta l?aggiunta di materiale elettricamente conduttivo (per es. stampa in 3D) al fine di formare una struttura tridimensionale di conduttori aventi superfici in sovrapposizione, per es. che sono reciprocamente affacciate, con un intervallo o gap tra loro.
In certe figure, come le Figure 1, 3, 5, 6 o 7, il numero di riferimento 209 indica una cosiddetta barra di ?diga? (?dam? bar), rappresentata in linea tratteggiata.
In una o pi? forme di attuazione, la dam bar 209 pu? essere formata integralmente (per es. di pezzo) con il resto del lead frame, per es. tramite stampa in 3D, come parte di una struttura tridimensionale per mezzo di un processo additivo di materiale elettricamente conduttivo.
In varie forme di attuazione, la dam bar 209 pu? essere per es. coplanare con altri conduttori nel lead frame.
In una o pi? forme di attuazione, ? previsto che la barra 209 agisca in effetti come una diga (?dam?) esercitando un?azione di contenimento del materiale del package 14 allo stato fuso quando questo viene stampato sul circuito 10 per ottenere un package per il circuito.
In una o pi? forme di attuazione, la barra 209 pu? essere formata integralmente (per es. in un solo pezzo) con il resto del lead frame 20 tramite un processo additivo comune (per es. stampa in 3D) del materiale elettricamente conduttivo e cos? ?cortocircuitare? in modo indesiderato conduttori adiacenti nel lead frame 20. In una o pi? forme di attuazione, la barra 209 pu? quindi essere rimossa, almeno parzialmente, per es. rimuovendo i ?ponti? che si estendono tra conduttori adiacenti nel lead frame.
La rimozione (eventualmente parziale) della dam bar 209 pu? avere luogo in qualsiasi modo noto nella tecnica, per es. tramite punzonatura.
La Figura 9, gi? menzionata in precedenza, evidenzia inoltre la possibilit?, fornita dai processi additivi come per es. la stampa in 3D, di avere conduttori con aree di bonding che si differenziano per le altezze di bonding, il che pu? facilitare l?ottimizzazione dei wire loop.
In una o pi? forme di attuazione, una qualsiasi delle superfici dei conduttori (per es. stampate in 3D) pu? essere provvista di configurazioni modificate, come per es. rugosit?, porosit?, un disegno scolpito come per es. un disegno a nido d?ape, e cos? via, al fine di migliorare l?adesione tra il package 14 (per es. il materiale da stampatura) e il lead frame 20.
Il fatto che una o pi? forme di attuazione siano state adottate nella produzione di un componente elettronico possono essere rilevate per es. tramite un?analisi superficiale dei conduttori esposti e/o un?analisi ai raggi X della configurazione in 3D dei conduttori interni.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? illustrato qui puramente a titolo di esempio non limitativo, senza uscire con ci? dall?ambito di protezione.
L?ambito di protezione ? determinato dalle rivendicazioni annesse.

Claims (11)

  1. RIVENDICAZIONI 1. Procedimento per produrre componenti elettronici (10) comprendenti almeno un circuito (12) avente ad esso accoppiate connessioni elettriche (20, 22) comprendenti un lead frame (20) di materiale elettricamente conduttivo, il procedimento comprendendo produrre detto lead frame (20) tramite un processo additivo di detto materiale elettricamente conduttivo formando una struttura tridimensionale comprendente conduttori aventi superfici in sovrapposizione con un intervallo o gap tra loro.
  2. 2. Procedimento secondo la rivendicazione 1, comprendente produrre detto lead frame (20) con almeno uno tra: - un conduttore che incrocia con un intervallo tra loro una barra di potenza (202) in detto lead frame (20); - una barra di potenza che incrocia con un intervallo tra loro almeno un supporto per un?altra barra di potenza (204) in detto lead frame (20); - una barra di potenza incrociata con un intervallo tra loro con una pluralit? di conduttori (208) in detto lead frame (20).
  3. 3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, comprendente produrre detto lead frame (20) con almeno un conduttore (210) in detto lead frame (20) fatto passare sotto detto almeno un circuito (12).
  4. 4. Procedimento secondo la rivendicazione 3, in cui detto almeno un circuito comprende un die (12) montato su un die pad (16), il procedimento comprendendo produrre detto lead frame (20) con almeno un conduttore (210) in detto lead frame (20) fatto passare sotto detto die pad (16).
  5. 5. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui dette connessioni elettriche (20, 22) comprendono fili (22) sottoposti a bonding tra detto almeno un circuito (12) e detto lead frame (20), il procedimento comprendendo produrre detto lead frame (20) con differenti altezze di bonding per detti fili (22).
  6. 6. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente fornire un package (14) di materiale elettricamente isolante per detto almeno un circuito (12), per cui detto materiale elettricamente isolante si estende tra dette superfici in sovrapposizione di detti conduttori con un intervallo tra loro in modo da fornire un isolamento elettrico tra detti conduttori.
  7. 7. Procedimento secondo la rivendicazione 6, comprendente: - provvedere detto package (14) di materiale elettricamente isolante tramite stampaggio di detto materiale elettricamente isolante su detto almeno un circuito (12), - produrre detto lead frame (20) in modo che esso comprenda una barra di diga o dam bar (209) per contenere detto materiale elettricamente isolante durante lo stampaggio su detto almeno un circuito (12), e - rimuovere almeno parzialmente detta dam bar (209) dal lead frame (20) dopo avere provvisto detto package
  8. 8. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente produrre detto lead frame (20) tramite una stampa in 3D.
  9. 9. Procedimento secondo la rivendicazione 8, comprendente produrre detto lead frame (20) stampando in 3D almeno un materiale scelto tra rame, alluminio, acciaio e leghe metalliche.
  10. 10. Componente elettronico (10), preferibilmente circuito integrato, comprendente almeno un circuito (12) avente ad esso accoppiate connessioni elettriche (20, 22) comprendenti un lead frame (20) prodotto con il procedimento secondo una qualsiasi delle rivendicazioni da 1 a 9.
  11. 11. Prodotto informatico caricabile nella memoria di un elaboratore per pilotare un?apparecchiatura di stampa in 3D e comprendente porzioni di codice software per eseguire le fasi di stampa in 3D secondo la rivendicazione 8 o la rivendicazione 9 quando il prodotto ? eseguito su un tale elaboratore.
ITTO2015A000231A 2015-04-24 2015-04-24 Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti ITTO20150231A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
ITTO2015A000231A ITTO20150231A1 (it) 2015-04-24 2015-04-24 Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
CN201510850097.XA CN106067423A (zh) 2015-04-24 2015-11-27 制作电子部件引线架的方法、相应部件和计算机程序产品
US14/969,481 US10074596B2 (en) 2015-04-24 2015-12-15 Method of fabricating a lead frame by additive process
US15/631,579 US9997438B2 (en) 2015-04-24 2017-06-23 Leads frames with crossing leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITTO2015A000231A ITTO20150231A1 (it) 2015-04-24 2015-04-24 Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti

Publications (1)

Publication Number Publication Date
ITTO20150231A1 true ITTO20150231A1 (it) 2016-10-24

Family

ID=53385787

Family Applications (1)

Application Number Title Priority Date Filing Date
ITTO2015A000231A ITTO20150231A1 (it) 2015-04-24 2015-04-24 Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti

Country Status (3)

Country Link
US (2) US10074596B2 (it)
CN (1) CN106067423A (it)
IT (1) ITTO20150231A1 (it)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10900136B2 (en) 2017-07-18 2021-01-26 Honeywell International Inc. Additive-based electroforming manufacturing methods and metallic articles produced thereby
WO2019029979A1 (en) 2017-08-11 2019-02-14 Philips Lighting Holding B.V. METHOD FOR MANUFACTURING A 3D ARTICLE HAVING AN ELECTROCONDUCTIVE COIL
US11052462B2 (en) 2018-04-24 2021-07-06 Hamilton Sunstrand Corporation Embedded electronics in metal additive manufacturing builds enabled by low-melting temperature transition zone using material gradients
JP7070070B2 (ja) * 2018-05-15 2022-05-18 株式会社デンソー 半導体装置
CN110901216B (zh) * 2019-12-02 2021-07-23 珠海格力新元电子有限公司 半导体引线框架印刷用钢网及装置
CN113640558B (zh) * 2021-08-11 2022-06-14 山东大学 一种可更换探针组及探针卡

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
KR920007161A (ko) 1990-09-26 1992-04-28 기따지마 요시도기 다층 리드프레임(lead frame), 이 다층 리드프레임에 사용되는 도전판 및 이 도전판의 제조방법
JP2917607B2 (ja) 1991-10-02 1999-07-12 セイコーエプソン株式会社 半導体装置用リードフレーム
JPH05218281A (ja) * 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
JPH05235245A (ja) 1992-02-26 1993-09-10 Hitachi Ltd 半導体集積回路装置
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
KR100372153B1 (ko) 1995-04-05 2003-06-19 내셔널 세미콘덕터 코포레이션 다층리드프레임
JPH09102575A (ja) 1995-09-11 1997-04-15 Internatl Business Mach Corp <Ibm> 配線上の飛びの無いリードオン・チップのリードフレーム構成
KR100242393B1 (ko) * 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US6462404B1 (en) * 1997-02-28 2002-10-08 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
TW497376B (en) * 1999-05-14 2002-08-01 Siliconware Precision Industries Co Ltd Dual-die semiconductor package using lead as die pad
US6747341B2 (en) 2002-06-27 2004-06-08 Semiconductor Components Industries, L.L.C. Integrated circuit and laminated leadframe package
US6784525B2 (en) * 2002-10-29 2004-08-31 Micron Technology, Inc. Semiconductor component having multi layered leadframe
US6992377B2 (en) 2004-02-26 2006-01-31 Freescale Semiconductor, Inc. Semiconductor package with crossing conductor assembly and method of manufacture
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
US20070018292A1 (en) * 2005-07-22 2007-01-25 Sehat Sutardja Packaging for high speed integrated circuits
US7667304B2 (en) * 2008-04-28 2010-02-23 National Semiconductor Corporation Inkjet printed leadframes
US7619307B1 (en) * 2008-06-05 2009-11-17 Powertech Technology Inc. Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8067305B2 (en) * 2008-09-03 2011-11-29 Ultratech, Inc. Electrically conductive structure on a semiconductor substrate formed from printing
TW201019450A (en) 2008-11-04 2010-05-16 Powertech Technology Inc Inner-connecting structure of lead frame and its connecting method
US8575742B1 (en) * 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
WO2013010108A1 (en) * 2011-07-13 2013-01-17 Nuvotronics, Llc Methods of fabricating electronic and mechanical structures
US9935028B2 (en) * 2013-03-05 2018-04-03 Global Circuit Innovations Incorporated Method and apparatus for printing integrated circuit bond connections
JP5947107B2 (ja) * 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
CN104795377B (zh) * 2014-01-17 2019-02-19 恩智浦美国有限公司 具有引线网的半导体器件
US9685351B2 (en) * 2014-07-18 2017-06-20 Nxp Usa, Inc. Wire bond mold lock method and structure

Also Published As

Publication number Publication date
CN106067423A (zh) 2016-11-02
US20170294370A1 (en) 2017-10-12
US9997438B2 (en) 2018-06-12
US20160315035A1 (en) 2016-10-27
US10074596B2 (en) 2018-09-11

Similar Documents

Publication Publication Date Title
ITTO20150231A1 (it) Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
US8624363B2 (en) Method for semiconductor leadframes in low volume and rapid turnaround
US10529653B2 (en) Electronic components with integral lead frame and wires
CN106057765B (zh) 半导体封装结构
CN101685782A (zh) 具有对称外部介电层的无核基板封装
US20210210453A1 (en) Pre-Molded Leadframes in Semiconductor Devices
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
KR101156896B1 (ko) 반도체 패키지 기판 및 그 제조방법
TWI506753B (zh) 無芯層封裝結構及其製造方法
JP2015050450A (ja) 端子製造方法、並びに端子及び電子部品コアの製造方法
ITTO20150229A1 (it) Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
IT201600086488A1 (it) Dispositivo a semiconduttore e corrispondente procedimento
TW201304630A (zh) 多層配線板及多層配線板之製造方法
CN106356351B (zh) 基板结构及其制作方法
JP2005191100A (ja) 半導体基板及びその製造方法
JP2007294568A (ja) 半導体装置
JP2015502035A (ja) クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法
CN110600382B (zh) 一种芯片封装工艺及产品
CN102044445B (zh) 无外引脚半导体封装构造的导线架制造方法
JP2007053146A (ja) 封止型プリント基板及びその製造方法
JP5240160B2 (ja) マスクを用いた成膜品の製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
IT201900004835A1 (it) Procedimento per produrre dispositivi elettronici e dispositivo elettronico corrispondente
CN104851868B (zh) 封装装置及其制作方法
TW503676B (en) Method to manufacture the external bonding pad of substrate